JP2002532904A - バイポーラトランジスタおよびバイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタおよびバイポーラトランジスタの製造方法Info
- Publication number
- JP2002532904A JP2002532904A JP2000588810A JP2000588810A JP2002532904A JP 2002532904 A JP2002532904 A JP 2002532904A JP 2000588810 A JP2000588810 A JP 2000588810A JP 2000588810 A JP2000588810 A JP 2000588810A JP 2002532904 A JP2002532904 A JP 2002532904A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- region
- cap
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 63
- 238000000407 epitaxy Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000005215 recombination Methods 0.000 abstract description 7
- 230000006798 recombination Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000007704 transition Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 238000004088 simulation Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 240000006829 Ficus sundaica Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100454436 Biomphalaria glabrata BG06 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
(57)【要約】
本発明の課題はバイポーラトランジスタおよびその製造方法を提供し、特に最小のベースエミッタキャパシタンスと最良の高周波数特性とを実現することである。その際に低濃度にドープされたキャップ層を備えたバイポーラトランジスタのスタティック特性、とりわけベース電流の理想値および低周波数ノイズなどが大きく劣化したりプロセスの複雑性を増大させたりしないようにする。本発明によればこの課題は特別なドーププロフィルをエピタキシで形成されたキャップ層（キャップドープ）内へ導入することにより解決される。このドーププロフィルを用いれば最小のベースエミッタキャパシタンスと最良の高周波数特性とが得られ、しかもポリシリコンオーバラップ領域のキャップ層と絶縁層との生成／再結合界面の作用もトランジスタの当該の動作領域において制限され、ベース電流理想値が改善される。良好な高周波数特性にとって重要なのは低濃度にドープされたキャップ層のベース側セクションを設けることのみである。このセクションは有利には５／１０ １６ｃｍ−３よりも低くドープされており、有利には２０ｎｍ〜７０ｎｍの厚さを有する。
Description
【０００１】 本発明はバイポーラトランジスタおよびバイポーラトランジスタの製造方法に
関する。
関する。
【０００２】 エピタキシで製造されたシリコン‐ゲルマニウム‐ヘテロバイポーラトランジ
スタＳｉＧｅ‐ＨＢＴの実現と技術プロセスのコスト削減および簡単化とがシリ
コンバイポーラトランジスタの更なる開発に対して最近の新たな推進力となって
いる。この観点からの魅力的なアプローチとして、エピタキシで形成されたベー
スと個別ポリシリコンテクノロジのプロセスを簡単化する手段との結合が示され
ている。
スタＳｉＧｅ‐ＨＢＴの実現と技術プロセスのコスト削減および簡単化とがシリ
コンバイポーラトランジスタの更なる開発に対して最近の新たな推進力となって
いる。この観点からの魅力的なアプローチとして、エピタキシで形成されたベー
スと個別ポリシリコンテクノロジのプロセスを簡単化する手段との結合が示され
ている。
【０００３】 インプランテーションまたは拡散の際に導入されていた従来のベースプロフィ
ルに比べて小さなベース幅およびベース層抵抗がエピタキシで形成されたシリコ
ン‐ゲルマニウムベース層を用いて同時に形成される。その際に不必要に小さな
電流増幅度または高いリーク電流を甘受する必要はない。この場合電気的に活性
のベースのドープ物質濃度は１・１０２０ｃｍ−３以上で実現された。これは例
えばA.Schueppen, A.Gruhle, U.Erben, H.Kibbel &U.Koenig, "90GHz fmax SiGe
-HBTs", DRC94, S.IIA-2, 1994 に記載されている。ただしトンネリングプロセ
スによるリーク電流を回避するために、低濃度にドープされたゾーンがエミッタ
からベースにかけての高濃度領域の間に必要となる。つまりベースドープの値が
５・１０１８ｃｍ−３を超えると、インプランテーションされたベースのプロフ
ィルで一般的であるようにエミッタの高濃度がベース内へ達し、許容不能に高い
トンネル電流が生じる。インプランテーションのベースプロフィルとは異なって
、エピタキシを適用する場合には問題なく同時に狭いベースプロフィルと低濃度
にドープされたゾーン（キャップ層：Ｃａｐ層）とを形成することができる。
ルに比べて小さなベース幅およびベース層抵抗がエピタキシで形成されたシリコ
ン‐ゲルマニウムベース層を用いて同時に形成される。その際に不必要に小さな
電流増幅度または高いリーク電流を甘受する必要はない。この場合電気的に活性
のベースのドープ物質濃度は１・１０２０ｃｍ−３以上で実現された。これは例
えばA.Schueppen, A.Gruhle, U.Erben, H.Kibbel &U.Koenig, "90GHz fmax SiGe
-HBTs", DRC94, S.IIA-2, 1994 に記載されている。ただしトンネリングプロセ
スによるリーク電流を回避するために、低濃度にドープされたゾーンがエミッタ
からベースにかけての高濃度領域の間に必要となる。つまりベースドープの値が
５・１０１８ｃｍ−３を超えると、インプランテーションされたベースのプロフ
ィルで一般的であるようにエミッタの高濃度がベース内へ達し、許容不能に高い
トンネル電流が生じる。インプランテーションのベースプロフィルとは異なって
、エピタキシを適用する場合には問題なく同時に狭いベースプロフィルと低濃度
にドープされたゾーン（キャップ層：Ｃａｐ層）とを形成することができる。
【０００４】 図１には概略的にＳｉＧｅ‐ＨＢＴのエミッタ領域が示されている。トランジ
スタ構造は個別ポリシリコンプロセスの典型的な特徴を再現している。単結晶の
コレクタ領域１１の上方にエピタキシによりＳｉＧｅベース１２が堆積され、続
いてキャップ層１３が堆積される。トランジスタ領域の側方のアイソレーション
は図１には示されていない。エピタキシステップ中に単結晶の基板１１上にも図
示されていない絶縁領域上にも半導体材料がディファレンシャルエピタキシ（di
fferentielle Epitaxie）で成長する場合、成長した半導体層を絶縁領域上のコ
ンタクトと内部トランジスタとの間の接続部材として利用することができる。こ
の接続部材はできる限り低オームに構成しなければならない。したがってエピタ
キシ層の厚さはベース幅とは無関係に調整できると都合がよい。ウェットケミカ
ルエッチングによりエミッタウィンドウのエッチングされた絶縁層１４上方にポ
リシリコン層１５またはαシリコン層１５が堆積される。αシリコン層１５は堆
積中または後からインプランテーションに際してエミッタの導電型と同じドープ
物質を受け取り、これを単結晶基板内のエミッタドープ１６に対する拡散ソース
として利用する。絶縁層１４はキャップ層１３が後に行われる多結晶のαシリコ
ン層１５のパターニングの際に損なわれないようにするために使用される。ポリ
シリコンのオーバラップ領域１７、すなわちエミッタウィンドウの縁部とパター
ニングされたポリシリコン層またはαシリコン層１５の外側境界部との間の領域
は、半導体材料、絶縁材料および半導体材料の層シーケンスから成る。キャップ
層１３のドープ状態、界面電荷状態、表面の再結合特性、およびトランジスタの
駆動条件に依存して、この構造はＭＯＳキャパシタンスと同様にキャップ層１３
の表面での運動電荷担体の増減に作用する。
スタ構造は個別ポリシリコンプロセスの典型的な特徴を再現している。単結晶の
コレクタ領域１１の上方にエピタキシによりＳｉＧｅベース１２が堆積され、続
いてキャップ層１３が堆積される。トランジスタ領域の側方のアイソレーション
は図１には示されていない。エピタキシステップ中に単結晶の基板１１上にも図
示されていない絶縁領域上にも半導体材料がディファレンシャルエピタキシ（di
fferentielle Epitaxie）で成長する場合、成長した半導体層を絶縁領域上のコ
ンタクトと内部トランジスタとの間の接続部材として利用することができる。こ
の接続部材はできる限り低オームに構成しなければならない。したがってエピタ
キシ層の厚さはベース幅とは無関係に調整できると都合がよい。ウェットケミカ
ルエッチングによりエミッタウィンドウのエッチングされた絶縁層１４上方にポ
リシリコン層１５またはαシリコン層１５が堆積される。αシリコン層１５は堆
積中または後からインプランテーションに際してエミッタの導電型と同じドープ
物質を受け取り、これを単結晶基板内のエミッタドープ１６に対する拡散ソース
として利用する。絶縁層１４はキャップ層１３が後に行われる多結晶のαシリコ
ン層１５のパターニングの際に損なわれないようにするために使用される。ポリ
シリコンのオーバラップ領域１７、すなわちエミッタウィンドウの縁部とパター
ニングされたポリシリコン層またはαシリコン層１５の外側境界部との間の領域
は、半導体材料、絶縁材料および半導体材料の層シーケンスから成る。キャップ
層１３のドープ状態、界面電荷状態、表面の再結合特性、およびトランジスタの
駆動条件に依存して、この構造はＭＯＳキャパシタンスと同様にキャップ層１３
の表面での運動電荷担体の増減に作用する。
【０００５】 順方向で極性付けられているベースエミッタダイオードではこれによりベース
電流の理想値および低周波数ノイズ特性が悪影響を受けることがある。阻止方向
では生成電流およびパンチスルー電圧が状況に応じて負の影響を受ける。トンネ
リングの危険のためにキャップ層のドーパント濃度は５・１０１８ｃｍ−３のレ
ベルを超えてはならないという条件のもと、どのようにしてこのゾーンを適切に
ドープすべきかという問題が発生する。続いて従来周知のｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴのバリエーションについて考察する。つまりトンネリング限界の近傍、また
はいわば非ドープ領域（ｉゾーン）にある均一なｎ型ドープ物質またはｐドープ
物質である。A.Chantre, M.Marty, J.L.Regolini, M.Mouis, J.dePontcharra, D
.Dutartre, C.Morin, D.Gloria, S.Jouan, R.Pantel, M.Laurens & A.Monroy, "
A high performance low complexity SiGe HBT for BiCMOS integration", BCTM
, '98, p.93-96, 1998 では約５・１０１８ｃｍ−３のｐ型ドープ物質が使用さ
れている。これによればキャップ層の厚さを数ｎｍのトレランス範囲でポリシリ
コンエミッタ層から拡散するドープ物質の侵入深度に適合させなければならない
という重大な欠点が生じる。キャップ層の厚さが比較的大きいと内部のベースと
絶縁層上の端子とを低オームで接続するには有利であるが、それ以外はゲルマニ
ウムプロフィルの作用が強く制限されてしまうので採用されない。A.Gruhle, C.
Maehner, "Low 1/f noise SiGe HBTs with application to low phase noise mi
crowave oscillators", Electronics Letters, Vol.33, No.24, p2050-2052, 19
97 には１００ｎｍの厚さのキャップ層が１〜２・１０１８ｃｍ−３のｎ濃度で
使用されることが示されている。このバリエーションではキャップ層の厚さのト
レランスの問題とキャップ層内のドープ物質濃度の低減によるトンネル電流の危
険は排除されているが、この場合にもベースエミッタキャパシタンスを低減する
手段は最適に利用されてはいない。
電流の理想値および低周波数ノイズ特性が悪影響を受けることがある。阻止方向
では生成電流およびパンチスルー電圧が状況に応じて負の影響を受ける。トンネ
リングの危険のためにキャップ層のドーパント濃度は５・１０１８ｃｍ−３のレ
ベルを超えてはならないという条件のもと、どのようにしてこのゾーンを適切に
ドープすべきかという問題が発生する。続いて従来周知のｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴのバリエーションについて考察する。つまりトンネリング限界の近傍、また
はいわば非ドープ領域（ｉゾーン）にある均一なｎ型ドープ物質またはｐドープ
物質である。A.Chantre, M.Marty, J.L.Regolini, M.Mouis, J.dePontcharra, D
.Dutartre, C.Morin, D.Gloria, S.Jouan, R.Pantel, M.Laurens & A.Monroy, "
A high performance low complexity SiGe HBT for BiCMOS integration", BCTM
, '98, p.93-96, 1998 では約５・１０１８ｃｍ−３のｐ型ドープ物質が使用さ
れている。これによればキャップ層の厚さを数ｎｍのトレランス範囲でポリシリ
コンエミッタ層から拡散するドープ物質の侵入深度に適合させなければならない
という重大な欠点が生じる。キャップ層の厚さが比較的大きいと内部のベースと
絶縁層上の端子とを低オームで接続するには有利であるが、それ以外はゲルマニ
ウムプロフィルの作用が強く制限されてしまうので採用されない。A.Gruhle, C.
Maehner, "Low 1/f noise SiGe HBTs with application to low phase noise mi
crowave oscillators", Electronics Letters, Vol.33, No.24, p2050-2052, 19
97 には１００ｎｍの厚さのキャップ層が１〜２・１０１８ｃｍ−３のｎ濃度で
使用されることが示されている。このバリエーションではキャップ層の厚さのト
レランスの問題とキャップ層内のドープ物質濃度の低減によるトンネル電流の危
険は排除されているが、この場合にもベースエミッタキャパシタンスを低減する
手段は最適に利用されてはいない。
【０００６】 こうした欠点はキャップドープを完全に放棄すれば、例えばB.Heinemann, F.H
erzel &U.Zillmann, "Influence of low dopued emitter and collector region
s on high-frequency performance of SiGe-base HBTS", Solid-St. Electron.,
Bd.38(6), p1183-1189, 1995 に記載されているように回避することができる。
ただし上述のようにオーバラップ領域１７での空乏化が容易に生じうる。この関
係を以下に２次元のモジュールシミュレーションを用いて説明する。
erzel &U.Zillmann, "Influence of low dopued emitter and collector region
s on high-frequency performance of SiGe-base HBTS", Solid-St. Electron.,
Bd.38(6), p1183-1189, 1995 に記載されているように回避することができる。
ただし上述のようにオーバラップ領域１７での空乏化が容易に生じうる。この関
係を以下に２次元のモジュールシミュレーションを用いて説明する。
【０００７】 図２にはシミュレーションで使用された簡単なトランジスタ構造が示されてい
る。オーバラップ領域の酸化物と半導体との界面での電気作用は正の表面電荷密
度１・１０１１ｃｍ−２、表面再結合速度１０００ｃｍ／ｓでモデリングされる
。図３にはオーバラップ領域に対して垂直な切断線に沿った垂直方向のプロフィ
ルが示されている。このプロフィルはキャップ層１３内の３つのドープバリエー
ションを示しており、全てのケースで同一に設けられたｐ型ドープのＳｉＧｅベ
ース１２が見てとれる。キャップドープ、すなわちいわばドープされていないキ
ャップ層１３（プロフィルｉ）と２つの均一なｎ型ドープ（１・１０１８ｃｍ− ３ のプロフィルｎ１および２・１０１７ｃｍ−３のプロフィルｎ２）とが比較さ
れる。図４には種々のキャップドープに対する遷移周波数がコレクタ電流の関数
として示されている。特にコレクタ電流が小さい場合には遷移周波数がキャップ
層１３内のドープレベルの低下にともなって増大することが認められる。プロフ
ィルｉでは比較によって良好なほうの遷移周波数が送出されるが、ベース電流の
理想値がガンメルプロット（Gummelプロット）において比較プロフィルに比べて
大幅に劣化するという欠点が生じる。
る。オーバラップ領域の酸化物と半導体との界面での電気作用は正の表面電荷密
度１・１０１１ｃｍ−２、表面再結合速度１０００ｃｍ／ｓでモデリングされる
。図３にはオーバラップ領域に対して垂直な切断線に沿った垂直方向のプロフィ
ルが示されている。このプロフィルはキャップ層１３内の３つのドープバリエー
ションを示しており、全てのケースで同一に設けられたｐ型ドープのＳｉＧｅベ
ース１２が見てとれる。キャップドープ、すなわちいわばドープされていないキ
ャップ層１３（プロフィルｉ）と２つの均一なｎ型ドープ（１・１０１８ｃｍ− ３ のプロフィルｎ１および２・１０１７ｃｍ−３のプロフィルｎ２）とが比較さ
れる。図４には種々のキャップドープに対する遷移周波数がコレクタ電流の関数
として示されている。特にコレクタ電流が小さい場合には遷移周波数がキャップ
層１３内のドープレベルの低下にともなって増大することが認められる。プロフ
ィルｉでは比較によって良好なほうの遷移周波数が送出されるが、ベース電流の
理想値がガンメルプロット（Gummelプロット）において比較プロフィルに比べて
大幅に劣化するという欠点が生じる。
【０００８】 本発明の課題は、上述の従来の装置の欠点を克服するバイポーラトランジスタ
およびその製造方法を提供し、特に最小のベースエミッタキャパシタンスと最良
の高周波数特性とを実現することである。その際に低濃度にドープされたキャッ
プ層を備えたバイポーラトランジスタのスタティック特性、特にベース電流の理
想値および低周波数ノイズ特性が大きく劣化したりプロセスの複雑性を増大させ
たりしないようにする。
およびその製造方法を提供し、特に最小のベースエミッタキャパシタンスと最良
の高周波数特性とを実現することである。その際に低濃度にドープされたキャッ
プ層を備えたバイポーラトランジスタのスタティック特性、特にベース電流の理
想値および低周波数ノイズ特性が大きく劣化したりプロセスの複雑性を増大させ
たりしないようにする。
【０００９】 本発明によればこの課題は、特別なドーププロフィルをエピタキシで形成され
たキャップ層（キャップドープ）内へ導入することにより解決される。このドー
ププロフィルを用いれば最小のベースエミッタキャパシタンスと最良の高周波数
特性とが得られ、しかもポリシリコンオーバラップ領域のキャップ層と絶縁層と
の生成／再結合界面の作用もトランジスタの当該の動作領域において制限され、
ベース電流理想値が改善される。
たキャップ層（キャップドープ）内へ導入することにより解決される。このドー
ププロフィルを用いれば最小のベースエミッタキャパシタンスと最良の高周波数
特性とが得られ、しかもポリシリコンオーバラップ領域のキャップ層と絶縁層と
の生成／再結合界面の作用もトランジスタの当該の動作領域において制限され、
ベース電流理想値が改善される。
【００１０】 良好な高周波数特性にとって重要なのは低濃度にドープされたキャップ層のベ
ース側セクションを設けることのみである。このセクションは有利には５／１０ １６ ｃｍ−３よりも低くドープされており、有利には２０ｎｍ〜７０ｎｍの厚さ
を有する。
ース側セクションを設けることのみである。このセクションは有利には５／１０ １６ ｃｍ−３よりも低くドープされており、有利には２０ｎｍ〜７０ｎｍの厚さ
を有する。
【００１１】 エミッタ側ではキャップ層は高濃度にドープされる。ドープ物質がベース層と
同じ導電型を有する場合、トンネル電流を回避するためにキャップ層内のドープ
物質濃度は有利には５・１０１８ｃｍ−３よりも低い濃度で使用される。
同じ導電型を有する場合、トンネル電流を回避するためにキャップ層内のドープ
物質濃度は有利には５・１０１８ｃｍ−３よりも低い濃度で使用される。
【００１２】 有利にはキャップドーププロフィルはインプランテーションまたはその場的な
（in situ）エピタキシステップ中に導入される。
（in situ）エピタキシステップ中に導入される。
【００１３】 本発明の特徴は特許請求の範囲、発明の詳細な説明および図から得られる。個
々の特徴はそれぞれ単独でまたは従属関係のかたちで組み合わされて保護すべき
複数の実施形態として請求される。本発明の実施例を図示し、以下に詳細に説明
する。
々の特徴はそれぞれ単独でまたは従属関係のかたちで組み合わされて保護すべき
複数の実施形態として請求される。本発明の実施例を図示し、以下に詳細に説明
する。
【００１４】 図１には個別ポリシリコンテクノロジでエピタキシにより堆積されたベースを
有するバイポーラトランジスタのエミッタ領域の概略図が示されている。図２に
は図１のバイポーラトランジスタのシミュレーション領域の概略図が示されてい
る（縮尺通りではない）。図３にはオーバラップ領域の下方の種々のキャップド
ープ濃度の垂直方向のドープ濃度プロフィルが示されている。図４には種々のド
ープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波数が示され
ている。図５には種々のドーププロフィルに対するガンメルプロットが示されて
いる。図６には種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向
でのドーププロフィルが示されている。図７には種々のドーププロフィルに対す
るガンメルプロットが示されている。図８には種々のドーププロフィルに対する
コレクタ電流密度の関数として遷移周波数が示されている。図９にはバイポーラ
トランジスタの製造時の概略図が示されている。
有するバイポーラトランジスタのエミッタ領域の概略図が示されている。図２に
は図１のバイポーラトランジスタのシミュレーション領域の概略図が示されてい
る（縮尺通りではない）。図３にはオーバラップ領域の下方の種々のキャップド
ープ濃度の垂直方向のドープ濃度プロフィルが示されている。図４には種々のド
ープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波数が示され
ている。図５には種々のドーププロフィルに対するガンメルプロットが示されて
いる。図６には種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向
でのドーププロフィルが示されている。図７には種々のドーププロフィルに対す
るガンメルプロットが示されている。図８には種々のドーププロフィルに対する
コレクタ電流密度の関数として遷移周波数が示されている。図９にはバイポーラ
トランジスタの製造時の概略図が示されている。
【００１５】 本発明のキャップドーププロフィルの特徴および作用をｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴの２次元のモジュールシミュレーションを用いて説明する。ここでの説明は
相応にｐｎｐ型トランジスタにも適用可能である。
ＢＴの２次元のモジュールシミュレーションを用いて説明する。ここでの説明は
相応にｐｎｐ型トランジスタにも適用可能である。
【００１６】 図６にはここで提案されているキャップ層１３内の垂直方向プロフィルがオー
バラップ領域に対して垂直な切断線に沿って示されている。キャッププロフィル
ｐ１はキャップ層表面へ向かって上昇しており、そこで約９・１０１７ｃｍ−３ の最大濃度に達している。一方１０ｎｍ幅の箱形のプロフィルｐ２、ｎ３は２・
１０１８ｃｍ−３でドープされている。プロフィルｐ１、ｐ２はｐ導電型であり
、ｎ３はｎ型である。図７にはプロフィルｐ１、ｐ２、ｎ３に対するガンメルプ
ロットが示されており、ここでは比較のために図５のプロフィルｉの特性曲線が
取り入れられている。図７では明らかに、キャップドープを使用した場合にプロ
フィルｉの特性に比べてベース電流特性の理想値が改善された様子が認められる
。このプロフィルに対するダイナミック計算は図８に再現された結果をもたらす
。すなわち濃度１・１０１８ｃｍ−３、２・１０１７ｃｍ−３での均一なドープ
ｎ１、ｎ２とは異なり、キャッププロフィルｐ１、ｐ２、ｎ３に対してプロフィ
ルｉと比べての遷移周波数の劣化は認められない。高周波数特性に対して重要な
のは低濃度でドープされたキャップ層のセクションのみである。このセクション
は有利には５・１０１６ｃｍ−３よりも低くドープされており、有利な厚さは少
なくとも２０ｎｍである。結果として、ここで考察している実施例ではｎプロフ
ィルもｐプロフィルもキャップ層内で近似に同値の結果に達することが示される
。
バラップ領域に対して垂直な切断線に沿って示されている。キャッププロフィル
ｐ１はキャップ層表面へ向かって上昇しており、そこで約９・１０１７ｃｍ−３ の最大濃度に達している。一方１０ｎｍ幅の箱形のプロフィルｐ２、ｎ３は２・
１０１８ｃｍ−３でドープされている。プロフィルｐ１、ｐ２はｐ導電型であり
、ｎ３はｎ型である。図７にはプロフィルｐ１、ｐ２、ｎ３に対するガンメルプ
ロットが示されており、ここでは比較のために図５のプロフィルｉの特性曲線が
取り入れられている。図７では明らかに、キャップドープを使用した場合にプロ
フィルｉの特性に比べてベース電流特性の理想値が改善された様子が認められる
。このプロフィルに対するダイナミック計算は図８に再現された結果をもたらす
。すなわち濃度１・１０１８ｃｍ−３、２・１０１７ｃｍ−３での均一なドープ
ｎ１、ｎ２とは異なり、キャッププロフィルｐ１、ｐ２、ｎ３に対してプロフィ
ルｉと比べての遷移周波数の劣化は認められない。高周波数特性に対して重要な
のは低濃度でドープされたキャップ層のセクションのみである。このセクション
は有利には５・１０１６ｃｍ−３よりも低くドープされており、有利な厚さは少
なくとも２０ｎｍである。結果として、ここで考察している実施例ではｎプロフ
ィルもｐプロフィルもキャップ層内で近似に同値の結果に達することが示される
。
【００１７】 どちらの型をドープすると実際に有利であるかは、例えばＳｉ／絶縁体の界面
での電荷または絶縁体内の電荷がどちらの型を有しているか、またどの程度の密
度であるか、またはキャップドープに対してどのような製造方法が問題にしてい
るかに依存する。このようにして提案されたプロフィルは例えばインプランテー
ションの際に導入される。ただしこれらのバリエーションは点欠陥のベースプロ
フィルへの作用がコントロール可能である場合にしか有利でない。点欠陥の修復
によりベースドープ物質のＳｉＧｅ層からの拡散が増大し、これにより電気特性
が許容不能に劣化する場合、他のドープバリエーションが必要となる。例えばエ
ピタキシ中のその場的な（in situ）ドープが行われる。この手段ではキャップ
ドープの型が堆積プロセスの確実性および簡単性によって定められる。続いて本
発明によるバイポーラトランジスタの製造をｎｐｎ型ＳｉＧｅ‐ＨＢＴの実施例
で説明する。ここで提案される手法は同様にｐｎｐ型トランジスタにも移行可能
である。さらに本発明によればベース層のエピタキシを省略して、エピタキシに
よるキャップ層の製造前にインプランテーションに際してこのベースプロフィル
を導入することができる。
での電荷または絶縁体内の電荷がどちらの型を有しているか、またどの程度の密
度であるか、またはキャップドープに対してどのような製造方法が問題にしてい
るかに依存する。このようにして提案されたプロフィルは例えばインプランテー
ションの際に導入される。ただしこれらのバリエーションは点欠陥のベースプロ
フィルへの作用がコントロール可能である場合にしか有利でない。点欠陥の修復
によりベースドープ物質のＳｉＧｅ層からの拡散が増大し、これにより電気特性
が許容不能に劣化する場合、他のドープバリエーションが必要となる。例えばエ
ピタキシ中のその場的な（in situ）ドープが行われる。この手段ではキャップ
ドープの型が堆積プロセスの確実性および簡単性によって定められる。続いて本
発明によるバイポーラトランジスタの製造をｎｐｎ型ＳｉＧｅ‐ＨＢＴの実施例
で説明する。ここで提案される手法は同様にｐｎｐ型トランジスタにも移行可能
である。さらに本発明によればベース層のエピタキシを省略して、エピタキシに
よるキャップ層の製造前にインプランテーションに際してこのベースプロフィル
を導入することができる。
【００１８】 図９に示されているように、単結晶の基板層１１１上に導電型Ｉでパターニン
グされた領域が形成されている。この領域は導電型ＩＩのコレクタ領域１１２と
これを包囲する絶縁領域１１３とから成っている。エミッタおよびコレクタが例
えばｎ導電型である場合ベースはｐ型であり、逆も同様である。種々の適切な絶
縁技術、例えばＬＯＣＯＳプロセス、スペーサを備えたメサの構成、またはディ
ープトレンチアイソレーションないしシャロウトレンチアイソレーションが知ら
れている。
グされた領域が形成されている。この領域は導電型ＩＩのコレクタ領域１１２と
これを包囲する絶縁領域１１３とから成っている。エミッタおよびコレクタが例
えばｎ導電型である場合ベースはｐ型であり、逆も同様である。種々の適切な絶
縁技術、例えばＬＯＣＯＳプロセス、スペーサを備えたメサの構成、またはディ
ープトレンチアイソレーションないしシャロウトレンチアイソレーションが知ら
れている。
【００１９】 ディファレンシャルエピタキシに基づいて、全面でバッファ層１１４、導電型
Ｉでその場的に（in situ）ドープされたベース層１１５を有するＳｉＧｅ層１
１５、およびキャップ層１１６が形成される。
Ｉでその場的に（in situ）ドープされたベース層１１５を有するＳｉＧｅ層１
１５、およびキャップ層１１６が形成される。
【００２０】 一方ではバッファ層１１４、ベース層１１５、およびキャップ層１１６が単結
晶のシリコン基板上で成長し、多結晶層１１４／１、１１５／１、１１６／１が
絶縁層１１３上に成長する。フォトリソグラフィによるマスキングの後、ドライ
エッチング技術が使用され、トランジスタの設けられない領域のエピタキシ層が
除去される。
晶のシリコン基板上で成長し、多結晶層１１４／１、１１５／１、１１６／１が
絶縁層１１３上に成長する。フォトリソグラフィによるマスキングの後、ドライ
エッチング技術が使用され、トランジスタの設けられない領域のエピタキシ層が
除去される。
【００２１】 ディファレンシャルエピタキシに代えて専らシリコン支持体の上方でのみ成長
する選択的なエピタキシを使用する場合には、ディファレンシャルエピタキシを
によるプロセスシーケンスとは異なり、エピタキシスタックのパターニングが省
略される。
する選択的なエピタキシを使用する場合には、ディファレンシャルエピタキシを
によるプロセスシーケンスとは異なり、エピタキシスタックのパターニングが省
略される。
【００２２】 次のステップではシリコン領域が絶縁層１１７でカバーされる。これは熱酸化
および／または堆積により達成することができる。誘電体、例えば酸化シリコン
や窒化シリコンなどの層スタックが使用される。さらに電気的な絶縁層がポリシ
リコン層によってカバーされ、これにより後のプロセスシーケンスに対する付加
的な自由度が確保される。
および／または堆積により達成することができる。誘電体、例えば酸化シリコン
や窒化シリコンなどの層スタックが使用される。さらに電気的な絶縁層がポリシ
リコン層によってカバーされ、これにより後のプロセスシーケンスに対する付加
的な自由度が確保される。
【００２３】 本発明の方法において重要なのはキャップドーププロフィルがエピタキシによ
って形成されたキャップ層内で実現されることである。図６と同様のプロフィル
をその場的に（in situ）エピタキシ中に導入することができる。さらにインプ
ランテーションにより絶縁層１１７の形成の前後に平坦なプロフィルを形成する
ことができる。さらにこの種のプロフィルを拡散させる種々の手法が知られる。
このためにドープ物質を高濃度に有する絶縁層が用いられる。拡散ステップは他
のプロセスステップの前後に行われる。特にドーパント拡散の加速を促すインプ
ランテーション、拡散、または熱酸化などのプロセスステップを適用する際には
、拡散を抑圧する添加剤をコレクタ、ベース、またはキャップ層１１６内で使用
すると有効である。この添加剤は例えば炭素である。
って形成されたキャップ層内で実現されることである。図６と同様のプロフィル
をその場的に（in situ）エピタキシ中に導入することができる。さらにインプ
ランテーションにより絶縁層１１７の形成の前後に平坦なプロフィルを形成する
ことができる。さらにこの種のプロフィルを拡散させる種々の手法が知られる。
このためにドープ物質を高濃度に有する絶縁層が用いられる。拡散ステップは他
のプロセスステップの前後に行われる。特にドーパント拡散の加速を促すインプ
ランテーション、拡散、または熱酸化などのプロセスステップを適用する際には
、拡散を抑圧する添加剤をコレクタ、ベース、またはキャップ層１１６内で使用
すると有効である。この添加剤は例えば炭素である。
【００２４】 トランジスタの形成は更にエミッタウィンドウを開放するためのレジストマス
クをパターニングするステップへ続く。そこでカバー層が周知のエッチングプロ
セスにより被着される。良好なトランジスタ特性を達成するために、有利には半
導体表面を露出させる際にはウェットエッチング技術が適用される。
クをパターニングするステップへ続く。そこでカバー層が周知のエッチングプロ
セスにより被着される。良好なトランジスタ特性を達成するために、有利には半
導体表面を露出させる際にはウェットエッチング技術が適用される。
【００２５】 このプロセスに続いてポリシリコンエミッタを形成するためのアモルファスシ
リコン層が堆積される。この層はすでに堆積中または堆積に続いてインプランテ
ーションによりドープすることができる。
リコン層が堆積される。この層はすでに堆積中または堆積に続いてインプランテ
ーションによりドープすることができる。
【００２６】 このプロセスに続いて従来のパターニング、インプランテーション、およびパ
ッシベーションのステップが行われる。インプランテーションによる欠陥を修復
し、ポリエミッタを形成するために必要な高温ステップが行われる。プロセスは
エミッタ、ベース、およびコレクタ用のコンタクトホールを開放し、トランジス
タコンタクトに対する標準的なメタライゼーションを行って完成される。
ッシベーションのステップが行われる。インプランテーションによる欠陥を修復
し、ポリエミッタを形成するために必要な高温ステップが行われる。プロセスは
エミッタ、ベース、およびコレクタ用のコンタクトホールを開放し、トランジス
タコンタクトに対する標準的なメタライゼーションを行って完成される。
【００２７】 本発明では実際の実施例に則してバイポーラトランジスタおよびその製造方法
を説明した。ただし本発明はこの実施例で説明した個々の例に限定されるもので
はない。本発明の特許請求の範囲に種々の変更態様および修正態様が請求されて
いる。
を説明した。ただし本発明はこの実施例で説明した個々の例に限定されるもので
はない。本発明の特許請求の範囲に種々の変更態様および修正態様が請求されて
いる。
【図１】 バイポーラトランジスタのエミッタ領域の概略図である。
【図２】 図１のバイポーラトランジスタのシミュレーション領域の概略図である。
【図３】 オーバラップ領域の下方の種々のキャップドープ濃度の垂直方向のドープ濃度
プロフィルである。
プロフィルである。
【図４】 種々のドープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波
数を示す図である。
数を示す図である。
【図５】 種々のドーププロフィルに対するガンメルプロットである。
【図６】 種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向でのドーププ
ロフィルである。
ロフィルである。
【図７】 種々のドーププロフィルに対するガンメルプロットである。
【図８】 種々のドーププロフィルに対するコレクタ電流密度の関数として遷移周波数を
示す図である。
示す図である。
【図９】 バイポーラトランジスタの製造時の概略図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１１月１８日（２０００．１１．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 バイポーラトランジスタおよびバイポーラトランジスタの製造
方法
方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 本発明はバイポーラトランジスタおよびバイポーラトランジスタの製造方法に
関する。
関する。
【０００２】 エピタキシで製造されたシリコン‐ゲルマニウム‐ヘテロバイポーラトランジ
スタＳｉＧｅ‐ＨＢＴの実現と技術プロセスのコスト削減および簡単化とがシリ
コンバイポーラトランジスタの更なる開発に対して最近の新たな推進力となって
いる。この観点からの魅力的なアプローチとして、エピタキシで形成されたベー
スと個別ポリシリコンテクノロジのプロセスを簡単化する手段との結合が示され
ている。
スタＳｉＧｅ‐ＨＢＴの実現と技術プロセスのコスト削減および簡単化とがシリ
コンバイポーラトランジスタの更なる開発に対して最近の新たな推進力となって
いる。この観点からの魅力的なアプローチとして、エピタキシで形成されたベー
スと個別ポリシリコンテクノロジのプロセスを簡単化する手段との結合が示され
ている。
【０００３】 インプランテーションまたは拡散の際に導入されていた従来のベースプロフィ
ルに比べて小さなベース幅およびベース層抵抗がエピタキシで形成されたシリコ
ン‐ゲルマニウムベース層を用いて同時に形成される。その際に不必要に小さな
電流増幅度または高いリーク電流を甘受する必要はない。この場合電気的に活性
のベースのドープ物質濃度は１・１０２０ｃｍ−３以上で実現された。これは例
えばA.Schueppen, A.Gruhle, U.Erben, H.Kibbel &U.Koenig, "90GHz fmax SiGe
-HBTs", DRC94, S.IIA-2, 1994 に記載されている。ただしトンネリングプロセ
スによるリーク電流を回避するために、低濃度にドープされたゾーンがエミッタ
からベースにかけての高濃度領域の間に必要となる。つまりベースドープの値が
５・１０１８ｃｍ−３を超えると、インプランテーションされたベースのプロフ
ィルで一般的であるようにエミッタの高濃度がベース内へ達し、許容不能に高い
トンネル電流が生じる。インプランテーションのベースプロフィルとは異なって
、エピタキシを適用する場合には問題なく同時に狭いベースプロフィルと低濃度
にドープされたゾーン（キャップ層：Ｃａｐ層）とを形成することができる。
ルに比べて小さなベース幅およびベース層抵抗がエピタキシで形成されたシリコ
ン‐ゲルマニウムベース層を用いて同時に形成される。その際に不必要に小さな
電流増幅度または高いリーク電流を甘受する必要はない。この場合電気的に活性
のベースのドープ物質濃度は１・１０２０ｃｍ−３以上で実現された。これは例
えばA.Schueppen, A.Gruhle, U.Erben, H.Kibbel &U.Koenig, "90GHz fmax SiGe
-HBTs", DRC94, S.IIA-2, 1994 に記載されている。ただしトンネリングプロセ
スによるリーク電流を回避するために、低濃度にドープされたゾーンがエミッタ
からベースにかけての高濃度領域の間に必要となる。つまりベースドープの値が
５・１０１８ｃｍ−３を超えると、インプランテーションされたベースのプロフ
ィルで一般的であるようにエミッタの高濃度がベース内へ達し、許容不能に高い
トンネル電流が生じる。インプランテーションのベースプロフィルとは異なって
、エピタキシを適用する場合には問題なく同時に狭いベースプロフィルと低濃度
にドープされたゾーン（キャップ層：Ｃａｐ層）とを形成することができる。
【０００４】 図１には概略的にＳｉＧｅ‐ＨＢＴのエミッタ領域が示されている。トランジ
スタ構造は個別ポリシリコンプロセスの典型的な特徴を再現している。単結晶の
コレクタ領域１１の上方にエピタキシによりＳｉＧｅベース１２が堆積され、続
いてキャップ層１３が堆積される。トランジスタ領域の側方のアイソレーション
は図１には示されていない。エピタキシステップ中に単結晶の基板１１上にも図
示されていない絶縁領域上にも半導体材料がディファレンシャルエピタキシ（di
fferentielle Epitaxie）で成長する場合、成長した半導体層を絶縁領域上のコ
ンタクトと内部トランジスタとの間の接続部材として利用することができる。こ
の接続部材はできる限り低オームに構成しなければならない。したがってエピタ
キシ層の厚さはベース幅とは無関係に調整できると都合がよい。ウェットケミカ
ルエッチングによりエミッタウィンドウのエッチングされた絶縁層１４上方にポ
リシリコン層１５またはαシリコン層１５が堆積される。αシリコン層１５は堆
積中または後からインプランテーションに際してエミッタの導電型と同じドープ
物質を受け取り、これを単結晶基板内のエミッタドープ１６に対する拡散ソース
として利用する。絶縁層１４はキャップ層１３が後に行われる多結晶のαシリコ
ン層１５のパターニングの際に損なわれないようにするために使用される。ポリ
シリコンのオーバラップ領域１７、すなわちエミッタウィンドウの縁部とパター
ニングされたポリシリコン層またはαシリコン層１５の外側境界部との間の領域
は、半導体材料、絶縁材料および半導体材料の層シーケンスから成る。キャップ
層１３のドープ状態、界面電荷状態、表面の再結合特性、およびトランジスタの
駆動条件に依存して、この構造はＭＯＳキャパシタンスと同様にキャップ層１３
の表面での運動電荷担体の増減に作用する。
スタ構造は個別ポリシリコンプロセスの典型的な特徴を再現している。単結晶の
コレクタ領域１１の上方にエピタキシによりＳｉＧｅベース１２が堆積され、続
いてキャップ層１３が堆積される。トランジスタ領域の側方のアイソレーション
は図１には示されていない。エピタキシステップ中に単結晶の基板１１上にも図
示されていない絶縁領域上にも半導体材料がディファレンシャルエピタキシ（di
fferentielle Epitaxie）で成長する場合、成長した半導体層を絶縁領域上のコ
ンタクトと内部トランジスタとの間の接続部材として利用することができる。こ
の接続部材はできる限り低オームに構成しなければならない。したがってエピタ
キシ層の厚さはベース幅とは無関係に調整できると都合がよい。ウェットケミカ
ルエッチングによりエミッタウィンドウのエッチングされた絶縁層１４上方にポ
リシリコン層１５またはαシリコン層１５が堆積される。αシリコン層１５は堆
積中または後からインプランテーションに際してエミッタの導電型と同じドープ
物質を受け取り、これを単結晶基板内のエミッタドープ１６に対する拡散ソース
として利用する。絶縁層１４はキャップ層１３が後に行われる多結晶のαシリコ
ン層１５のパターニングの際に損なわれないようにするために使用される。ポリ
シリコンのオーバラップ領域１７、すなわちエミッタウィンドウの縁部とパター
ニングされたポリシリコン層またはαシリコン層１５の外側境界部との間の領域
は、半導体材料、絶縁材料および半導体材料の層シーケンスから成る。キャップ
層１３のドープ状態、界面電荷状態、表面の再結合特性、およびトランジスタの
駆動条件に依存して、この構造はＭＯＳキャパシタンスと同様にキャップ層１３
の表面での運動電荷担体の増減に作用する。
【０００５】 順方向で極性付けられているベースエミッタダイオードではこれによりベース
電流の理想値および低周波数ノイズ特性が悪影響を受けることがある。阻止方向
では生成電流およびパンチスルー電圧が状況に応じて負の影響を受ける。トンネ
リングの危険のためにキャップ層のドーパント濃度は５・１０１６ｃｍ−３のレ
ベルを超えてはならないという条件のもと、どのようにしてこのゾーンを適切に
ドープすべきかという問題が発生する。続いて従来周知のｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴのバリエーションについて考察する。つまりトンネリング限界の近傍、また
はいわば非ドープ領域（ｉゾーン）にある均一なｎ型ドープ物質またはｐドープ
物質である。A.Chantre, M.Marty, J.L.Regolini, M.Mouis, J.dePontcharra, D
.Dutartre, C.Morin, D.Gloria, S.Jouan, R.Pantel, M.Laurens & A.Monroy, "
A high performance low complexity SiGe HBT for BiCMOS integration", BCTM
, '98, p.93-96, 1998 では約５・１０１８ｃｍ−３のｐ型ドープ物質が使用さ
れている。これによればキャップ層の厚さを数ｎｍのトレランス範囲でポリシリ
コンエミッタ層から拡散するドープ物質の侵入深度に適合させなければならない
という重大な欠点が生じる。キャップ層の厚さが比較的大きいと内部のベースと
絶縁層上の端子とを低オームで接続するには有利であるが、それ以外はゲルマニ
ウムプロフィルの作用が強く制限されてしまうので採用されない。A.Gruhle, C.
Maehner, "Low 1/f noise SiGe HBTs with application to low phase noise mi
crowave oscillators", Electronics Letters, Vol.33, No.24, p2050-2052, 19
97 には１００ｎｍの厚さのキャップ層が１〜２・１０１８ｃｍ−３のｎ濃度で
使用されることが示されている。同様の条件はヨーロッパ特許出願公開第０７９
５８９９号明細書にも示されており、ここでは有利には厚さ７０ｎｍ、ｎ型ドー
プ濃度２・１０１８ｃｍ−３のキャップ層が使用されている。このバリエーショ
ンではキャップ層の厚さのトレランスの問題とキャップ層内のドープ物質濃度の
低減によるトンネル電流の危険は排除されているが、この場合にもベースエミッ
タキャパシタンスを低減する手段は最適に利用されてはいない。
電流の理想値および低周波数ノイズ特性が悪影響を受けることがある。阻止方向
では生成電流およびパンチスルー電圧が状況に応じて負の影響を受ける。トンネ
リングの危険のためにキャップ層のドーパント濃度は５・１０１６ｃｍ−３のレ
ベルを超えてはならないという条件のもと、どのようにしてこのゾーンを適切に
ドープすべきかという問題が発生する。続いて従来周知のｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴのバリエーションについて考察する。つまりトンネリング限界の近傍、また
はいわば非ドープ領域（ｉゾーン）にある均一なｎ型ドープ物質またはｐドープ
物質である。A.Chantre, M.Marty, J.L.Regolini, M.Mouis, J.dePontcharra, D
.Dutartre, C.Morin, D.Gloria, S.Jouan, R.Pantel, M.Laurens & A.Monroy, "
A high performance low complexity SiGe HBT for BiCMOS integration", BCTM
, '98, p.93-96, 1998 では約５・１０１８ｃｍ−３のｐ型ドープ物質が使用さ
れている。これによればキャップ層の厚さを数ｎｍのトレランス範囲でポリシリ
コンエミッタ層から拡散するドープ物質の侵入深度に適合させなければならない
という重大な欠点が生じる。キャップ層の厚さが比較的大きいと内部のベースと
絶縁層上の端子とを低オームで接続するには有利であるが、それ以外はゲルマニ
ウムプロフィルの作用が強く制限されてしまうので採用されない。A.Gruhle, C.
Maehner, "Low 1/f noise SiGe HBTs with application to low phase noise mi
crowave oscillators", Electronics Letters, Vol.33, No.24, p2050-2052, 19
97 には１００ｎｍの厚さのキャップ層が１〜２・１０１８ｃｍ−３のｎ濃度で
使用されることが示されている。同様の条件はヨーロッパ特許出願公開第０７９
５８９９号明細書にも示されており、ここでは有利には厚さ７０ｎｍ、ｎ型ドー
プ濃度２・１０１８ｃｍ−３のキャップ層が使用されている。このバリエーショ
ンではキャップ層の厚さのトレランスの問題とキャップ層内のドープ物質濃度の
低減によるトンネル電流の危険は排除されているが、この場合にもベースエミッ
タキャパシタンスを低減する手段は最適に利用されてはいない。
【０００６】 こうした欠点はキャップドープを完全に放棄すれば、例えばB.Heinemann, F.H
erzel &U.Zillmann, "Influence of low dopued emitter and collector region
s on high-frequency performance of SiGe-base HBTS", Solid-St. Electron.,
Bd.38(6), p1183-1189, 1995 に記載されているように回避することができる。
ただし上述のようにオーバラップ領域１７での空乏化が容易に生じうる。この関
係を以下に２次元のモジュールシミュレーションを用いて説明する。
erzel &U.Zillmann, "Influence of low dopued emitter and collector region
s on high-frequency performance of SiGe-base HBTS", Solid-St. Electron.,
Bd.38(6), p1183-1189, 1995 に記載されているように回避することができる。
ただし上述のようにオーバラップ領域１７での空乏化が容易に生じうる。この関
係を以下に２次元のモジュールシミュレーションを用いて説明する。
【０００７】 図２にはシミュレーションで使用された簡単なトランジスタ構造が示されてい
る。オーバラップ領域の酸化物と半導体との界面での電気作用は正の表面電荷密
度１・１０１１ｃｍ−２、表面再結合速度１０００ｃｍ／ｓでモデリングされる
。図３にはオーバラップ領域に対して垂直な切断線に沿った垂直方向のプロフィ
ルが示されている。このプロフィルはキャップ層１３内の３つのドープバリエー
ションを示しており、全てのケースで同一に設けられたｐ型ドープのＳｉＧｅベ
ース１２が見てとれる。キャップドープ、すなわちいわばドープされていないキ
ャップ層１３（プロフィルｉ）と２つの均一なｎ型ドープ（１・１０１８ｃｍ− ３ のプロフィルｎ１および２・１０１７ｃｍ−３のプロフィルｎ２）とが比較さ
れる。図４には種々のキャップドープに対する遷移周波数がコレクタ電流の関数
として示されている。特にコレクタ電流が小さい場合には遷移周波数がキャップ
層１３内のドープレベルの低下にともなって増大することが認められる。プロフ
ィルｉでは比較によって良好なほうの遷移周波数が送出されるが、ベース電流の
理想値がガンメルプロット（Gummelプロット）において比較プロフィルに比べて
大幅に劣化するという欠点が生じる。
る。オーバラップ領域の酸化物と半導体との界面での電気作用は正の表面電荷密
度１・１０１１ｃｍ−２、表面再結合速度１０００ｃｍ／ｓでモデリングされる
。図３にはオーバラップ領域に対して垂直な切断線に沿った垂直方向のプロフィ
ルが示されている。このプロフィルはキャップ層１３内の３つのドープバリエー
ションを示しており、全てのケースで同一に設けられたｐ型ドープのＳｉＧｅベ
ース１２が見てとれる。キャップドープ、すなわちいわばドープされていないキ
ャップ層１３（プロフィルｉ）と２つの均一なｎ型ドープ（１・１０１８ｃｍ− ３ のプロフィルｎ１および２・１０１７ｃｍ−３のプロフィルｎ２）とが比較さ
れる。図４には種々のキャップドープに対する遷移周波数がコレクタ電流の関数
として示されている。特にコレクタ電流が小さい場合には遷移周波数がキャップ
層１３内のドープレベルの低下にともなって増大することが認められる。プロフ
ィルｉでは比較によって良好なほうの遷移周波数が送出されるが、ベース電流の
理想値がガンメルプロット（Gummelプロット）において比較プロフィルに比べて
大幅に劣化するという欠点が生じる。
【０００８】 本発明の課題は、上述の従来の装置の欠点を克服するバイポーラトランジスタ
およびその製造方法を提供し、特に最小のベースエミッタキャパシタンスと最良
の高周波数特性とを実現することである。その際に低濃度にドープされたキャッ
プ層を備えたバイポーラトランジスタのスタティック特性、特にベース電流の理
想値および低周波数ノイズ特性が大きく劣化したりプロセスの複雑性を増大させ
たりしないようにする。
およびその製造方法を提供し、特に最小のベースエミッタキャパシタンスと最良
の高周波数特性とを実現することである。その際に低濃度にドープされたキャッ
プ層を備えたバイポーラトランジスタのスタティック特性、特にベース電流の理
想値および低周波数ノイズ特性が大きく劣化したりプロセスの複雑性を増大させ
たりしないようにする。
【０００９】 本発明によればこの課題は、特別なドーププロフィルをキャップ層（キャップ
ドープ）内へ導入することにより解決される。このドーププロフィルを用いれば
最小のベースエミッタキャパシタンスと最良の高周波数特性とが得られ、しかも
ポリシリコンオーバラップ領域のキャップ層と絶縁層との生成／再結合界面の作
用もトランジスタの当該の動作領域において制限され、ベース電流理想値が改善
される。
ドープ）内へ導入することにより解決される。このドーププロフィルを用いれば
最小のベースエミッタキャパシタンスと最良の高周波数特性とが得られ、しかも
ポリシリコンオーバラップ領域のキャップ層と絶縁層との生成／再結合界面の作
用もトランジスタの当該の動作領域において制限され、ベース電流理想値が改善
される。
【００１０】 良好な高周波数特性にとって重要なのは低濃度にドープされたキャップ層のベ
ース側セクションを設けることのみである。このセクションは有利には５／１０ １６ ｃｍ−３よりも低くドープされており、有利には２０ｎｍ〜７０ｎｍの厚さ
を有する。
ース側セクションを設けることのみである。このセクションは有利には５／１０ １６ ｃｍ−３よりも低くドープされており、有利には２０ｎｍ〜７０ｎｍの厚さ
を有する。
【００１１】 エミッタ側ではキャップ層は高濃度にドープされる。ドープ物質がベース層と
同じ導電型を有する場合、トンネル電流を回避するためにキャップ層内のドープ
物質濃度は有利には５・１０１８ｃｍ−３よりも低い濃度で使用される。
同じ導電型を有する場合、トンネル電流を回避するためにキャップ層内のドープ
物質濃度は有利には５・１０１８ｃｍ−３よりも低い濃度で使用される。
【００１２】 有利にはキャップドーププロフィルはインプランテーションまたはその場的な
（in situ）エピタキシステップ中に導入される。
（in situ）エピタキシステップ中に導入される。
【００１３】 本発明の特徴は特許請求の範囲、発明の詳細な説明および図から得られる。個
々の特徴はそれぞれ単独でまたは従属関係のかたちで組み合わされて保護すべき
複数の実施形態として請求される。本発明の実施例を図示し、以下に詳細に説明
する。
々の特徴はそれぞれ単独でまたは従属関係のかたちで組み合わされて保護すべき
複数の実施形態として請求される。本発明の実施例を図示し、以下に詳細に説明
する。
【００１４】 図１には個別ポリシリコンテクノロジでエピタキシにより堆積されたベースを
有するバイポーラトランジスタのエミッタ領域の概略図が示されている。図２に
は図１のバイポーラトランジスタのシミュレーション領域の概略図が示されてい
る（縮尺通りではない）。図３にはオーバラップ領域の下方の種々のキャップド
ープ濃度の垂直方向のドープ濃度プロフィルが示されている。図４には種々のド
ープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波数が示され
ている。図５には種々のドーププロフィルに対するガンメルプロットが示されて
いる。図６には種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向
でのドーププロフィルが示されている。図７には種々のドーププロフィルに対す
るガンメルプロットが示されている。図８には種々のドーププロフィルに対する
コレクタ電流密度の関数として遷移周波数が示されている。図９にはバイポーラ
トランジスタの製造時の概略図が示されている。
有するバイポーラトランジスタのエミッタ領域の概略図が示されている。図２に
は図１のバイポーラトランジスタのシミュレーション領域の概略図が示されてい
る（縮尺通りではない）。図３にはオーバラップ領域の下方の種々のキャップド
ープ濃度の垂直方向のドープ濃度プロフィルが示されている。図４には種々のド
ープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波数が示され
ている。図５には種々のドーププロフィルに対するガンメルプロットが示されて
いる。図６には種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向
でのドーププロフィルが示されている。図７には種々のドーププロフィルに対す
るガンメルプロットが示されている。図８には種々のドーププロフィルに対する
コレクタ電流密度の関数として遷移周波数が示されている。図９にはバイポーラ
トランジスタの製造時の概略図が示されている。
【００１５】 本発明のキャップドーププロフィルの特徴および作用をｎｐｎ型ＳｉＧｅ‐Ｈ
ＢＴの２次元のモジュールシミュレーションを用いて説明する。ここでの説明は
相応にｐｎｐ型トランジスタにも適用可能である。
ＢＴの２次元のモジュールシミュレーションを用いて説明する。ここでの説明は
相応にｐｎｐ型トランジスタにも適用可能である。
【００１６】 図６にはここで提案されているキャップ層１３内の垂直方向プロフィルがオー
バラップ領域に対して垂直な切断線に沿って示されている。キャッププロフィル
ｐ１はキャップ層表面へ向かって上昇しており、そこで約９・１０１７ｃｍ−３ の最大濃度に達している。一方１０ｎｍ幅の箱形のプロフィルｐ２、ｎ３は２・
１０１８ｃｍ−３でドープされている。プロフィルｐ１、ｐ２はｐ導電型であり
、ｎ３はｎ型である。図７にはプロフィルｐ１、ｐ２、ｎ３に対するガンメルプ
ロットが示されており、ここでは比較のために図５のプロフィルｉの特性曲線が
取り入れられている。図７では明らかに、キャップドープを使用した場合にプロ
フィルｉの特性に比べてベース電流特性の理想値が改善された様子が認められる
。このプロフィルに対するダイナミック計算は図８に再現された結果をもたらす
。すなわち濃度１・１０１８ｃｍ−３、２・１０１７ｃｍ−３での均一なドープ
ｎ１、ｎ２とは異なり、キャッププロフィルｐ１、ｐ２、ｎ３に対してプロフィ
ルｉと比べての遷移周波数の劣化は認められない。高周波数特性に対して決め手
となるのは低濃度でドープされたキャップ層のセクションのみである。このセク
ションは有利には５・１０１６ｃｍ−３よりも低くドープされており、有利な厚
さは少なくとも２０ｎｍである。結果として、ここで考察している実施例ではｎ
プロフィルもｐプロフィルもキャップ層内で近似に同値の結果に達することが示
される。
バラップ領域に対して垂直な切断線に沿って示されている。キャッププロフィル
ｐ１はキャップ層表面へ向かって上昇しており、そこで約９・１０１７ｃｍ−３ の最大濃度に達している。一方１０ｎｍ幅の箱形のプロフィルｐ２、ｎ３は２・
１０１８ｃｍ−３でドープされている。プロフィルｐ１、ｐ２はｐ導電型であり
、ｎ３はｎ型である。図７にはプロフィルｐ１、ｐ２、ｎ３に対するガンメルプ
ロットが示されており、ここでは比較のために図５のプロフィルｉの特性曲線が
取り入れられている。図７では明らかに、キャップドープを使用した場合にプロ
フィルｉの特性に比べてベース電流特性の理想値が改善された様子が認められる
。このプロフィルに対するダイナミック計算は図８に再現された結果をもたらす
。すなわち濃度１・１０１８ｃｍ−３、２・１０１７ｃｍ−３での均一なドープ
ｎ１、ｎ２とは異なり、キャッププロフィルｐ１、ｐ２、ｎ３に対してプロフィ
ルｉと比べての遷移周波数の劣化は認められない。高周波数特性に対して決め手
となるのは低濃度でドープされたキャップ層のセクションのみである。このセク
ションは有利には５・１０１６ｃｍ−３よりも低くドープされており、有利な厚
さは少なくとも２０ｎｍである。結果として、ここで考察している実施例ではｎ
プロフィルもｐプロフィルもキャップ層内で近似に同値の結果に達することが示
される。
【００１７】 どちらの型をドープすると実際に有利であるかは、例えばＳｉ／絶縁体の界面
での電荷または絶縁体内の電荷がどちらの型を有しているか、またどの程度の濃
度であるか、またはキャップドープに対してどのような製造方法を問題にしてい
るかに依存する。このようにして提案されたプロフィルは例えばインプランテー
ションの際に導入される。ただしこれらのバリエーションは点欠陥のベースプロ
フィルへの作用がコントロール可能である場合にしか有利でない。点欠陥の修復
によりベースドープ物質のＳｉＧｅ層からの拡散が増大し、これにより電気特性
が許容不能に劣化する場合、他のドープバリエーションが必要となる。例えばエ
ピタキシ中のその場的な（in situ）ドープが行われる。この手段ではキャップ
ドープの型が堆積プロセスの確実性および簡単性によって定められる。
での電荷または絶縁体内の電荷がどちらの型を有しているか、またどの程度の濃
度であるか、またはキャップドープに対してどのような製造方法を問題にしてい
るかに依存する。このようにして提案されたプロフィルは例えばインプランテー
ションの際に導入される。ただしこれらのバリエーションは点欠陥のベースプロ
フィルへの作用がコントロール可能である場合にしか有利でない。点欠陥の修復
によりベースドープ物質のＳｉＧｅ層からの拡散が増大し、これにより電気特性
が許容不能に劣化する場合、他のドープバリエーションが必要となる。例えばエ
ピタキシ中のその場的な（in situ）ドープが行われる。この手段ではキャップ
ドープの型が堆積プロセスの確実性および簡単性によって定められる。
【００１８】 続いて本発明によるバイポーラトランジスタの製造をｎｐｎ型ＳｉＧｅ‐ＨＢ
Ｔの実施例で説明する。ここで提案される手法は同様にｐｎｐ型トランジスタに
も移行可能である。さらに本発明によればベース層のエピタキシを省略して、エ
ピタキシによるキャップ層の製造前にインプランテーションに際してこのベース
プロフィルを導入することができる。
Ｔの実施例で説明する。ここで提案される手法は同様にｐｎｐ型トランジスタに
も移行可能である。さらに本発明によればベース層のエピタキシを省略して、エ
ピタキシによるキャップ層の製造前にインプランテーションに際してこのベース
プロフィルを導入することができる。
【００１９】 図９に示されているように、単結晶の基板層１１１上に導電型Ｉでパターニン
グされた領域が形成されている。この領域は導電型ＩＩのコレクタ領域１１２と
これを包囲する絶縁領域１１３とから成っている。エミッタおよびコレクタが例
えばｎ導電型である場合ベースはｐ型であり、逆も同様である。種々の適切な絶
縁技術、例えばＬＯＣＯＳプロセス、スペーサを備えたメサの構成、またはディ
ープトレンチアイソレーションないしシャロウトレンチアイソレーションが知ら
れている。
グされた領域が形成されている。この領域は導電型ＩＩのコレクタ領域１１２と
これを包囲する絶縁領域１１３とから成っている。エミッタおよびコレクタが例
えばｎ導電型である場合ベースはｐ型であり、逆も同様である。種々の適切な絶
縁技術、例えばＬＯＣＯＳプロセス、スペーサを備えたメサの構成、またはディ
ープトレンチアイソレーションないしシャロウトレンチアイソレーションが知ら
れている。
【００２０】 ディファレンシャルエピタキシに基づいて、全面でバッファ層１１４、導電型
Ｉでその場的に（in situ）ドープされたベース層１１５を有するＳｉＧｅ層１
１５、およびキャップ層１１６が形成される。
Ｉでその場的に（in situ）ドープされたベース層１１５を有するＳｉＧｅ層１
１５、およびキャップ層１１６が形成される。
【００２１】 一方ではバッファ層１１４、ベース層１１５、およびキャップ層１１６が単結
晶のシリコン基板上で成長し、多結晶層１１４／１、１１５／１、１１６／１が
絶縁層１１３上に成長する。フォトリソグラフィによるマスキングの後、ドライ
エッチング技術が使用され、トランジスタの設けられない領域のエピタキシ層が
除去される。
晶のシリコン基板上で成長し、多結晶層１１４／１、１１５／１、１１６／１が
絶縁層１１３上に成長する。フォトリソグラフィによるマスキングの後、ドライ
エッチング技術が使用され、トランジスタの設けられない領域のエピタキシ層が
除去される。
【００２２】 ディファレンシャルエピタキシに代えて専らシリコン支持体の上方でのみ成長
する選択的なエピタキシを使用する場合には、ディファレンシャルエピタキシを
によるプロセスシーケンスとは異なり、エピタキシスタックのパターニングが省
略される。
する選択的なエピタキシを使用する場合には、ディファレンシャルエピタキシを
によるプロセスシーケンスとは異なり、エピタキシスタックのパターニングが省
略される。
【００２３】 次のステップではシリコン領域が絶縁層１１７でカバーされる。これは熱酸化
および／または堆積により達成することができる。誘電体、例えば酸化シリコン
や窒化シリコンなどの層スタックが使用される。さらに電気的な絶縁層がポリシ
リコン層によってカバーされ、これにより後のプロセスシーケンスに対する付加
的な自由度が確保される。
および／または堆積により達成することができる。誘電体、例えば酸化シリコン
や窒化シリコンなどの層スタックが使用される。さらに電気的な絶縁層がポリシ
リコン層によってカバーされ、これにより後のプロセスシーケンスに対する付加
的な自由度が確保される。
【００２４】 本発明の方法において重要なのはキャップドーププロフィルがエピタキシによ
って形成されたキャップ層内で実現されることである。図６と同様のプロフィル
をその場的に（in situ）エピタキシ中に導入することができる。さらにインプ
ランテーションにより絶縁層１１７の形成の前後に平坦なプロフィルを形成する
ことができる。さらにこの種のプロフィルを拡散させる種々の手法が知られる。
このためにドープ物質を高濃度に有する絶縁層が用いられる。拡散ステップは他
のプロセスステップの前後に行われる。特にドーパント拡散の加速を促すインプ
ランテーション、拡散、または熱酸化などのプロセスステップを適用する際には
、拡散を抑圧する添加剤をコレクタ、ベース、またはキャップ層１１６内で使用
すると有効である。この添加剤は例えば炭素である。
って形成されたキャップ層内で実現されることである。図６と同様のプロフィル
をその場的に（in situ）エピタキシ中に導入することができる。さらにインプ
ランテーションにより絶縁層１１７の形成の前後に平坦なプロフィルを形成する
ことができる。さらにこの種のプロフィルを拡散させる種々の手法が知られる。
このためにドープ物質を高濃度に有する絶縁層が用いられる。拡散ステップは他
のプロセスステップの前後に行われる。特にドーパント拡散の加速を促すインプ
ランテーション、拡散、または熱酸化などのプロセスステップを適用する際には
、拡散を抑圧する添加剤をコレクタ、ベース、またはキャップ層１１６内で使用
すると有効である。この添加剤は例えば炭素である。
【００２５】 トランジスタの形成は更にエミッタウィンドウを開放するためのレジストマス
クをパターニングするステップへ続く。そこでカバー層が周知のエッチングプロ
セスにより被着される。良好なトランジスタ特性を達成するために、有利には半
導体表面を露出させる際にはウェットエッチング技術が適用される。
クをパターニングするステップへ続く。そこでカバー層が周知のエッチングプロ
セスにより被着される。良好なトランジスタ特性を達成するために、有利には半
導体表面を露出させる際にはウェットエッチング技術が適用される。
【００２６】 このプロセスに続いてポリシリコンエミッタを形成するためのアモルファスシ
リコン層が堆積される。この層はすでに堆積中または堆積に続いてインプランテ
ーションによりドープすることができる。
リコン層が堆積される。この層はすでに堆積中または堆積に続いてインプランテ
ーションによりドープすることができる。
【００２７】 このプロセスに続いて従来のパターニング、インプランテーション、およびパ
ッシベーションのステップが行われる。インプランテーションによる欠陥を修復
し、ポリエミッタを形成するために必要な高温ステップが行われる。プロセスは
エミッタ、ベース、およびコレクタ用のコンタクトホールを開放し、トランジス
タコンタクトに対する標準的なメタライゼーションを行って完成される。
ッシベーションのステップが行われる。インプランテーションによる欠陥を修復
し、ポリエミッタを形成するために必要な高温ステップが行われる。プロセスは
エミッタ、ベース、およびコレクタ用のコンタクトホールを開放し、トランジス
タコンタクトに対する標準的なメタライゼーションを行って完成される。
【００２８】 本発明では実際の実施例に則してバイポーラトランジスタおよびその製造方法
を説明した。ただし本発明はこの実施例で説明した個々の例に限定されるもので
はない。本発明の特許請求の範囲に種々の変更態様および修正態様が請求されて
いる。
を説明した。ただし本発明はこの実施例で説明した個々の例に限定されるもので
はない。本発明の特許請求の範囲に種々の変更態様および修正態様が請求されて
いる。
【図面の簡単な説明】
【図１】 バイポーラトランジスタのエミッタ領域の概略図である。
【図２】 図１のバイポーラトランジスタのシミュレーション領域の概略図である。
【図３】 オーバラップ領域の下方の種々のキャップドープ濃度の垂直方向のドープ濃度
プロフィルである。
プロフィルである。
【図４】 種々のドープ濃度プロフィルに対するコレクタ電流密度の関数として遷移周波
数を示す図である。
数を示す図である。
【図５】 種々のドーププロフィルに対するガンメルプロットである。
【図６】 種々のキャップドープ濃度のオーバラップ領域の下方の垂直方向でのドーププ
ロフィルである。
ロフィルである。
【図７】 種々のドーププロフィルに対するガンメルプロットである。
【図８】 種々のドーププロフィルに対するコレクタ電流密度の関数として遷移周波数を
示す図である。
示す図である。
【図９】 バイポーラトランジスタの製造時の概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール−エルンスト エーヴァルト ドイツ連邦共和国 フランクフルト アン デア オーデル プフラウメンヴェーク 17 (72)発明者 ディーター クノル ドイツ連邦共和国 フランクフルト アン デア オーデル ウーファーシュトラー セ ７ Ｆターム(参考） 5F003 AP05 BB01 BE01 BF06 BG06 BM01 【要約の続き】 を有する。
Claims (18)
- 【請求項１】 単結晶の基板層（１１１）上にパターニングされた領域がエ
ミッタドープ物質ソースおよびコンタクト層として用いられ、 前記領域はコレクタ領域（１１２）と該領域を包囲する絶縁領域（１１３）と
から形成されており、 コレクタ領域（１１２）の上方にベース層（１１５）とエピタキシにより形成
されたキャップ層（１１６）とが設けられており、 キャップ層（１１６）の上方に絶縁層（１１７）が堆積されており、 該絶縁層はエミッタの作用領域の範囲で開放されており、 開放された絶縁層（１１７）の上方にポリシリコン層またはαシリコン層が堆
積されている、 バイポーラトランジスタの製造方法において、 ベース側が低濃度でありかつエミッタ側が高濃度であるドーププロフィルをキ
ャップ層（１１６）内へ導入する、 ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項２】 キャップ層（１１６）のベース側の低濃度のドープ物質濃度
は５・１０１６ｃｍ−３を超えない、請求項１記載の方法。 - 【請求項３】 キャップ層（１１６）のベース側の低濃度のドープ物質濃度
を有する部分は多くとも７０ｎｍの層厚さである、請求項１または２記載の方法
。 - 【請求項４】 キャップ層（１１６）のベース側の低濃度のドープ物質濃度
を有する部分は５・１０１６ｃｍ−３の値の部分の層厚さが少なくとも２０ｎｍ
を超えない、請求項１から３までのいずれか１項記載の方法。 - 【請求項５】 キャップ層（１１６）のエミッタ側の高濃度のドープ物質濃
度はドープ物質がベース層（１１５）と同じ導電型を有する場合には５・１０１ ６ ｃｍ−３の値を超えない、請求項１から４までのいずれか１項記載の方法。 - 【請求項６】 キャップドーププロフィルをインプランテーションにより導
入する、請求項１から５までのいずれか１項記載の方法。 - 【請求項７】 キャップドーププロフィルをその場的に（in situ）エピタ
キシステップ中に導入する、請求項１から６までのいずれか１項記載の方法。 - 【請求項８】 ドープ物質を高濃度に有する絶縁層（１１７）からの拡散に
よりキャップドーププロフィルを形成する、請求項１から７までのいずれか１項
記載の方法。 - 【請求項９】 ベースをエピタキシにより実現する、請求項１から８までの
いずれか１項記載の方法。 - 【請求項１０】 ベース層（１１５）をＳｉＧｅ層としてエピタキシにより
実現する、請求項１から９までのいずれか１項記載の方法。 - 【請求項１１】 コレクタ領域（１１２）、ベース領域（１１５）、および
／またはエミッタ領域に拡散抑圧剤を導入する、請求項１から１０までのいずれ
か１項記載の方法。 - 【請求項１２】 拡散抑圧剤として炭素を導入する、請求項１から１１まで
のいずれか１項記載の方法。 - 【請求項１３】 ベース層（１１５）に５・１０１６ｃｍ−３以上のホウ素
濃度を導入する、請求項１から１３までのいずれか１項記載の方法。 - 【請求項１４】 単結晶の基板層（１１１）上にパターニングされた領域が
エミッタドープ物質ソースおよびコンタクト層として用いられ、 前記領域はコレクタ領域（１１２）と該領域を包囲する絶縁領域（１１３）と
から形成されており、 コレクタ領域（１１２）の上方にベース層（１１５）とエピタキシにより形成
されたキャップ層（１１６）とが設けられており、 キャップ層（１１６）の上方に絶縁層（１１７）が堆積されており、 該絶縁層はエミッタの作用領域の範囲で開放されており、 開放された絶縁層（１１７）の上方にポリシリコン層またはαシリコン層が堆
積されている バイポーラトランジスタにおいて、 ベース側が低濃度でありかつエミッタ側が高濃度であるドーププロフィルがキ
ャップ層（１１６）内へ導入される、 ことを特徴とするバイポーラトランジスタ。 - 【請求項１５】 キャップ層（１１６）のベース側の低濃度のドープ物質濃
度は５・１０１６ｃｍ−３の値を超えない、請求項１４記載のバイポーラトラン
ジスタ。 - 【請求項１６】 キャップ層（１１６）のベース側の低濃度のドープ物質濃
度を有する部分は５・１０１６ｃｍ−３の値の部分の層厚さが少なくとも２０ｎ
ｍを超えない、請求項１４または１５記載のバイポーラトランジスタ。 - 【請求項１７】 キャップ層（１１６）のベース側の低濃度のドープ物質濃
度を有する部分は多くとも７０ｎｍの層厚さである、請求項１４から１６までの
いずれか１項記載のバイポーラトランジスタ。 - 【請求項１８】 キャップ層（１１６）のエミッタ側の高濃度のドープ物質
濃度はドープ物質がベース層（１１５）と同じ導電型を有する場合には５・１０ １８ ｃｍ−３の値を超えない、請求項１４から１７までのいずれか１項記載のバ
イポーラトランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19857640A DE19857640A1 (de) | 1998-12-14 | 1998-12-14 | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19857640.4 | 1998-12-14 | ||
| PCT/DE1999/003961 WO2000036653A1 (de) | 1998-12-14 | 1999-12-08 | Bipolartransistor und verfahren zu seiner herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002532904A true JP2002532904A (ja) | 2002-10-02 |
Family
ID=7891035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000588810A Pending JP2002532904A (ja) | 1998-12-14 | 1999-12-08 | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6740560B1 (ja) |
| EP (1) | EP1153437B1 (ja) |
| JP (1) | JP2002532904A (ja) |
| AT (1) | ATE304223T1 (ja) |
| DE (2) | DE19857640A1 (ja) |
| WO (1) | WO2000036653A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| DE10231407B4 (de) * | 2002-07-11 | 2007-01-11 | Infineon Technologies Ag | Bipolartransistor |
| US20100286626A1 (en) * | 2007-12-21 | 2010-11-11 | Petersen Scott R | Longitudinally incompressible, laterally flexible interior shaft for catheter |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037105A (ja) | 1983-08-09 | 1985-02-26 | Kawasaki Steel Corp | 鉄損の低い一方向性電磁鋼板とその製造方法 |
| JPS6221067A (ja) | 1985-07-19 | 1987-01-29 | Koichi Yoshida | コンタクト式プロ−ブ |
| US5648294A (en) * | 1989-11-29 | 1997-07-15 | Texas Instruments Incorp. | Integrated circuit and method |
| DE4102888A1 (de) | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| JPH05182980A (ja) * | 1992-01-07 | 1993-07-23 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5177025A (en) * | 1992-01-24 | 1993-01-05 | Hewlett-Packard Company | Method of fabricating an ultra-thin active region for high speed semiconductor devices |
| JP2582519B2 (ja) * | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| FR2693839B1 (fr) * | 1992-07-17 | 1994-09-02 | Thomson Csf | Procédé de réalisation d'un transistor bipolaire. |
| US5298438A (en) * | 1992-08-31 | 1994-03-29 | Texas Instruments Incorporated | Method of reducing extrinsic base-collector capacitance in bipolar transistors |
| DE4240738A1 (en) * | 1992-12-03 | 1993-08-26 | Siemens Ag | Bipolar transistor prodn. for long service life - by forming base in surface of substrate, short term temp. adjusting, and forming emitter |
| US5583059A (en) * | 1994-06-01 | 1996-12-10 | International Business Machines Corporation | Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI |
| US5548158A (en) * | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| US5581115A (en) * | 1994-10-07 | 1996-12-03 | National Semiconductor Corporation | Bipolar transistors using isolated selective doping to improve performance characteristics |
| US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| DE19609933A1 (de) | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JP3836189B2 (ja) | 1996-07-22 | 2006-10-18 | シチズン時計株式会社 | 半導体装置とその検査方法およびこれを用いた電子時計 |
| DE19755979A1 (de) * | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
| US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
-
1998
- 1998-12-14 DE DE19857640A patent/DE19857640A1/de not_active Withdrawn
-
1999
- 1999-12-08 JP JP2000588810A patent/JP2002532904A/ja active Pending
- 1999-12-08 EP EP99964430A patent/EP1153437B1/de not_active Expired - Lifetime
- 1999-12-08 US US09/857,859 patent/US6740560B1/en not_active Expired - Fee Related
- 1999-12-08 DE DE59912536T patent/DE59912536D1/de not_active Expired - Lifetime
- 1999-12-08 WO PCT/DE1999/003961 patent/WO2000036653A1/de active IP Right Grant
- 1999-12-08 AT AT99964430T patent/ATE304223T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000036653A1 (de) | 2000-06-22 |
| EP1153437B1 (de) | 2005-09-07 |
| DE59912536D1 (de) | 2005-10-13 |
| US6740560B1 (en) | 2004-05-25 |
| DE19857640A1 (de) | 2000-06-15 |
| EP1153437A1 (de) | 2001-11-14 |
| ATE304223T1 (de) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294129B1 (ko) | 고속이며 기생용량이 낮은 반도체 장치 및 그 제조방법 | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US6756604B2 (en) | Si-Ge base heterojunction bipolar device | |
| US6846710B2 (en) | Method for manufacturing self-aligned BiCMOS | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
| US7170083B2 (en) | Bipolar transistor with collector having an epitaxial Si:C region | |
| JP2006279046A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| US4951115A (en) | Complementary transistor structure and method for manufacture | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| KR100603120B1 (ko) | 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터 | |
| US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
| US6876060B2 (en) | Complimentary bipolar transistor | |
| US6586818B1 (en) | Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement | |
| KR20020069002A (ko) | 인듐-증진형 바이폴라 트랜지스터 | |
| KR20030047274A (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| JP2005510867A (ja) | 半導体デバイスおよび該半導体デバイスの製造方法 | |
| US7579635B2 (en) | Heterojunction bipolar transistor | |
| JP2002532904A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| US7008851B2 (en) | Silicon-germanium mesa transistor | |
| US20020042178A1 (en) | Bipolar transistor manufacturing | |
| US6830982B1 (en) | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor | |
| US7235861B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| US6847063B2 (en) | Semiconductor device | |
| JP3908023B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090512 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090519 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090612 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090710 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100521 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100528 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100623 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100723 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110810 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111110 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111117 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120405 |