KR20020069002A - 인듐-증진형 바이폴라 트랜지스터 - Google Patents
인듐-증진형 바이폴라 트랜지스터 Download PDFInfo
- Publication number
- KR20020069002A KR20020069002A KR1020027004298A KR20027004298A KR20020069002A KR 20020069002 A KR20020069002 A KR 20020069002A KR 1020027004298 A KR1020027004298 A KR 1020027004298A KR 20027004298 A KR20027004298 A KR 20027004298A KR 20020069002 A KR20020069002 A KR 20020069002A
- Authority
- KR
- South Korea
- Prior art keywords
- indium
- base
- beta
- profile
- boron
- Prior art date
Links
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 69
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 69
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052796 boron Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 235000013599 spices Nutrition 0.000 description 3
- 229910015890 BF2 Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- QYHNIMDZIYANJH-UHFFFAOYSA-N diindium Chemical compound [In]#[In] QYHNIMDZIYANJH-UHFFFAOYSA-N 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/917—Plural dopants of same conductivity type in same region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Bipolar Transistors (AREA)
Abstract
트랜지스터의 베이스에 인듐을 추가함으로써 바이폴라 실리콘 고주파 트랜지스터의 특성을 개선하는 방법이 기재되어 있다. 베타-얼리전압 곱을 개선하기 위해 높은 베타 및 높은 베이스 저항을 희생하여 기판내의 붕소를 인듐으로 교체하는 대신, 개별적인 붕소와 인듐 도핑 프로파일이 베이스내에 결합된다. 따라서, 순수한 붕소-베이스 트랜지스터의 가장 우수한 특성을 유지하지만, 인듐 프로파일의 추가로 인해 일부 파라미터가 개선되는 트랜지스트가 얻어진다. 이러한 "이중-프로파일" 또는 "인듐-증진형" 트랜지스터는 베타-얼리전압 곱 개선, 컬렉터-베이스 커패시턴스 스윙폭 감소, 및 낮아진 베타의 온도 의존성을 나타내지만, 순수한 붕소-베이스 트랜지스터의 유리한 특성을 유지한다. 이것을 안정되게 작동시키기 위해서는, 베타 및 유효 베이스 폭이 대체로 영향을 받지 않도록 인듐 프로파일이 붕소 프로파일내에 포함되어야 하는데, 이와 같이 이루어지지 않는다면 고주파 특성이 저하된다. 추가 인듐 주입의 잇점을 강조하는 어떤 기록된 파라미터와 함께 바이폴라 실리콘 고주파 NPN 트랜지스터를 제조하기 위한 보편적인 공정이 제시된다.
Description
바이폴라 트랜지스터를 사용하는 집적 회로는 근래의 전기통신 시스템에서 중요한 역할을 한다. 상기 회로는 전류 및 전압 교환과 같은 아날로그 기능과 고주파 무선 기능(믹서(mixer), 증폭기, 검출기 등)에 대부분 사용된다. 이동 통신 응용(예컨대, 핸드셋(handset))에 있어서, 회로는 에너지를 보존하여 배터리 동작을 가능하게 하도록 낮은 공급 전압(<3.5V)에서 동작한다.
우수한 고주파 특성의 트랜지스터를 얻기 위해서는, 베이스(base)가 매우 좁게 형성되어야 한다. 실용적인 면 뿐아니라 물리적인 면에서 여러가지 문제가 야기된다. 적절한 베타(beta)(전류 이득)를 제공하고, 이미터-베이스 접합 내의 도핑(doping)을 너무 높지 않게 하며(그렇지않으면, 낮은 BVebo가 이루어지게됨), 펀치-스루 항복(punch-through breakdown)에 빠지지 않고 베이스에 인가된 전압을 견디기에 충분하도록 도핑되며, 얼리전압(early voltage)이 높아야하고, 베이스 저항이 낮아야 하는 등, 베이스의 도핑이 조심스럽게 조정되어야 한다.
베이스는 일반적으로 붕소(boron) 이온 주입으로 형성된다. 얇은 베이스의 경우, 바람직한 도핑 모양은 박스(box)이지만, 이온 주입을 이용하면 일반적으로 완만하며 거의 반-삼각형(half-traiangle)인 형태가 얻어진다. 프로파일(profile) 문제에 대한 보다 개선된 접근방법은 본래의 위치에 도핑된 베이스층을 에피택셜로(epitaxially) 증착함으로써 박스 프로파일 구조를 얻는 것이다. 그러나, 이것은 단지 상기 언급된 파라미터 중 몇 가지만을 개선할 뿐이다.
에피택셜-베이스 트랜지스터는 베이스의 재료로서 Si1-xGex(보편적으로 0<x<0.2)를 사용함으로써 더욱 개선될 수 있다. SiGe-베이스 트랜지스터는 헤테로접합 바이폴라 트랜지스터(heterojunction bipolar transistor:HBT)이다. SiGe와 Si 사이의 밴드 갭(band-gap)의 차이는 적절한 베타와 베이스 저항을 유지하면서 베이스폭을 더 줄여 트랜지스터의 고주파 특성을 증가시키기 위해 사용된다. SiGe-베이스 트랜지스터는 또한 증가된 베타-얼리전압 곱(product)(hFE·VA)을 증가시킬 수 있을 뿐 아니라 hFE의 온도 의존성을 줄일 수 있다.
인듐(indium)은 적절히 낮은 확산 계수 및 좁은 도핑층을 얻기에 적합한 주입(implant) 특성을 갖는다. 인듐은 p형-불순물이며, 바이폴라 트랜지스터의 베이스에 붕소대신 사용될 수 있다. 붕소와 비교해 가장 눈에띄는 차이점은 "얕지않은(non-shallow)" 억셉터로서의 인듐의 특성이다. 보편적인 트랜지스터 동작 온도에서, 인듐 억셉터 상태의 일부만이 이온화 또는 활성화된다("불순물 프리즈 아웃(freeze-out)"[1]이라 함). 따라서, 유효 Gummel 수가 감소되고, 전류 이득이 증가한다.
또 다른 흥미로운 점은, 컬렉터-베이스 공핍 영역내로 떨어지는 인듐 억셉터 상태가 이온화함으로써 역방향 바이어스된 접합에 의해 준-중성 베이스가 공핍되는 것을 방지하기 때문에, 인듐-베이스 바이폴라 트랜지스터는 역방향 바이어스된 컬렉터-베이스 접합(보통 동작 상태)에 의해 야기되는 베이스폭 변조(즉, 얼리 효과)에 덜 영향을 받게 된다는 점이다. 이것은 또한 베이스-컬렉터 접합의 전압-의존 커패시턴스의 변화를 줄임으로써, 고주파 전달 특성의 비선형성에 기여한다.
모든 바이폴라 실리콘 트랜지스터는 베타에 대해 매우 높은 양의 온도 계수를 나타낸다. 즉, 베타가 온도에 따라 증가한다. 이러한 온도 의존성은 회로 설계에 있어 많은 어려움과 절충을 일으킨다. 더욱이, 바이폴라 전력 소자의 경우, 양의 부호의 계수는 열적인 불안정성 문제를 일으키는데, 이러한 문제는 일반적으로 발라스팅(ballasting) 이미터 저항에 의해 해결되지만 성능이 감소하고 비용이 증가된 채로 해결된다. 베이스에 인듐을 사용하는 바이폴라 트랜지스터는, 고온에서 더욱 많은 억셉터 상태가 이온화됨에 따라 유효 베이스 도핑을 증가시키기 때문에 베타의 온도 의존성을 줄이게 된다. 이것은 온도에 따른 베타의 증가를 감소시키게 된다.
Ham 및 Kizilyalli 에 의한 미합중국 특허 제 5,681,763호에는, 인듐으로 도핑된 베이스를 가진 바이폴라 트랜지스터를 제조하는 방법이 기재되어 있다. 상기 특허에 있어서, 베이스에 대해 붕소와 인듐으로 도핑하는 것이 상세히 논의되어 있지만(주로, 트랜지스터의 얼리전압을 향상시킬 목적으로), 본문과 특허청구범위 제1항의 공정 흐름에서 인듐으로 베이스를 도핑할 때 붕소로 베이스를 도핑하는 것 역시 바람직할 수 있다는 것이 언급되어 있다 하더라도, 상기 두 종류를 결합하는 효과는 전혀 논의되어 있지 않다.
상기 특허에 나타난 인듐 도즈(dose)의 범위(1·1012-1·1015cm-2)는 너무 넓다. 높은 도핑 레벨에서, 깊은 레벨의 불순믈인 인듐은 베이스 재결합 전류를 생성함에 따라, 누설 트랜지스터 및 낮은 전류 베타를 일으키게 된다. 대신, 상기 효과를 억제하기 위해서는 도즈의 범위가 1·1014cm-2미만으로 유지되어야 한다. 높은 인듐 레벨에서, 붕소와 인듐 두 가지 모두의 TED(transient enhanced diffusion)는 장점이 전혀 없이 발생하게 된다.
인듐이 주입된 베이스를 가진 바이폴라 트랜지스터는 실험상으로 0.5㎛ 및 0.25㎛의 BiCMOS 기술을 사용하여 입증되었다[2,3]. 가장 중요한 개선점은 증가된 얼리전압에 따른 향상된 베타-얼리전압 곱(hFE·VA곱)이다. 그러나, 베타 및 베이스 저항이 10배 이상 증가되었다. 이로써, 임의의 실제 무선회로 설계에서 상기 제안된 소자를 사용하는 것은 다소 불가능하다.
전기통신용 고주파 바이폴라 트랜지스터에 있어서, 50-150 범위의 인수 베타가 바람직하다. [2]에서는 120 에서 16000까지의 베타 증가가 얻어지고, [3]에서는 120에서 1300까지의 베타 증가가 얻어졌다. 더 낮은 베타를 얻기 위해서는, 매우 높은 인듐 농도가 필요하며, 이것은 베이스내의 소수 캐리어의 심각한 재결합을 일으키게 된다.
낮은 베이스 저항(RB)은 매우 중요한 파라미터이다. 이것은 중요한 고주파 파라미터인 fmax() 및 소자 내의 잡음()에 영향을 미친다. 유사한 붕소-베이스 트랜지스터와 비교하여, [2]에서는 최대 21배까지 베이스 저항이 증가하였고, [3]에서는 14배가 증가하였다.
따라서, 너무 높은 베타 및/또는 너무 높은 베이스 저항을 얻지 않고 베타-얼리전압을 개선하기 위해 바이폴라 실리콘 고주파 트랜지스터의 특성을 개선하는 방법이 여전히 요구되고 있다.
본 발명은 실리콘 바이폴라 트랜지스터에 관한 것으로서, 특히 이동 통신에서 사용하기 위한 저전압 고주파수 트랜지스터에 관한 것이다.
도 1은 n-웰(well) 생성 및 절연 이후의 소자 영역과 컬렉터 접점(contact)을 포함하는 기판을 개략적으로 나타내는 도면.
도 2는 질화물 증착, E/B-마스크(mask)의 사용, E/B 에칭(etch), 포토레지스트(photoresist)의 제거, 및 산화물 에칭 이후의 기판을 개략적으로 나타내는 도면.
도 3은 베이스 폴리실리콘층의 증착 및 B 또는 BF2 주입을 나타내는 도면.
도 4는 TEOS가 도포되고, 그 다음 제거되는 이미터 마스크를 사용하여 에칭한 후의 베이스 폴리실리콘 층을 나타내는 도면.
도 5는 베이스 산화물 도포 및 낮은 도즈의 붕소에 의한 베이스 주입을 나타내는 도면.
도 6은 스페이서 질화물의 증착 단계를 나타내는 도면.
도 7은 스페이서 질화물층을 에칭한 후 생성된 스페이서 및 인(SCI)과 인듐을 주입하는 단계를 나타내는 도면.
도 8은 산화물을 제거하고 폴리실리콘을 증착한 후, 비소(arsenic) 주입, 마스킹, 에칭 및 마스크 제거 이후의 기판을 나타내는 도면.
도 9는 고온 어닐링(anneal)을 위해 얇은 산화물과 질화물 층이 제공된 기판을 나타내는 도면.
도 10은 규소화합물 형성 단계 이후의 기판을 나타내는 도면.
도 11은 도금한 이후의 완성된 구조의 일부를 나타내는 도면.
도 12는 인가된 접압에 대한 함수로서 컬렉터-베이스 커패시턴스를 나타내는 도면.
본 발명에는 트랜지스터의 베이스에 인듐을 추가함으로써 바이폴라 실리콘 고주파 트랜지스터의 특성을 개선하는 방법이 기재되어 있다. 단지 베이스내의 붕소를 인듐으로 교체하는 것은 베타-얼리전압 곱을 개선하긴 하지만, 높은 베타 및 높은 베이스 저항이 나타난다.
대신, 본원에서는 붕소-베이스 트랜지스터의 가장 우수한 특성이 보존되지만 인듐 추가로 인해 개선된 파라미터를 가진 트랜지스터를 얻기 위해, 베이스에 붕소 도핑 프로파일과 인듐 도핑 프로파일을 결합하는 것이 제안되어 있다. 이러한 "이중-프로파일" 또는 "인듐-증진형(indium-enhanced)" 트랜지스터는 개선된 베타-얼리전압 곱을 나타내고 베타의 온도 의존성을 낮추지만, 다른 한편으로는 붕소-베이스 트랜지스터의 장점을 보존하게 된다.
그러나, 이것을 만족스럽게 동작시키기 위해서는, 베타와 유효 베이스 폭이극적으로 영향을 받지 않도록 인듐 프로파일이 붕소 프로파일내에 포함되어야 하며, 만일 이와 같이 이루어지지 않는다면 저주파 및 고주파 특성이 저하하게 된다.
본 발명에 따른 방법은 독립항 제 1항, 9항 및 10항 뿐 아니라 종속항 제 2항 내지 8항에 의해 설명된다. 본 발명에 따른 바이폴라 실리콘 고주파 트랜지스터는 독립항 제 11항에 의해 설명된다.
첨부 도면과 함께 이하의 상세한 설명을 참조하면 본 발명 및 이것의 또 다른 목적과 장점이 가장 잘 이해될 수 있다.
미합중국 특허 제 5,681,763호에 기재된 주입은 간단한 단일 폴리실리콘 바이폴라 트랜지스터와 관련된다. 본원에서, 주입은 내부 스페이서(spacer)를 가진 개선된 이중-폴리실리콘 트랜지스터를 나타내게 된다. 원치않는 측면 효과를 줄이기 위해, 인듐은 내부 스페이서를 블록커(blocker)로 사용하여 자체 정렬되어 이미터 개구내에 정확히 주입됨으로써(구조의 다른 부분에 대한 마스크가 필요할 수도 있음), 의도한 트랜지스터의 정확한 부분에만 놓이게된다. 그렇지 않으면 다른 트랜지스터 파라미터를 잠정적으로 저하시키게 된다.
기존의 고주파 바이폴라 트랜지스 흐름에 인듐 주입을 추가하는 것은 복잡하지 않다. 이온 주입을 위한 표준 방법은 공통 불순물(B, BF2, As, P 및 Sb)과 함께 인듐을 주입하기 위해 필요한 화학제품으로 확장된다.
인듐은 베이스가 이온 주입되는 때와 동일한 공정단계에서 주입될 수도 있고, 또는 증속(enhanced) 붕소 확산을 줄이기 위해 붕소 주입에 앞서 인듐을 주입한 후 개별적인 어닐링 단계를 수행하는 것이 바람직할 수도 있다. 인듐은 또한 SCI-주입이 수행됨과 동시에(개선된 공정에서, 높은 전류 효과를 줄이고 소자의 fT를 증가시키기위해 진성 베이스 아래의 도핑을 국부적으로 증가시키는데 사용됨) 공정 흐름의 나중에 주입될 수도 있다.
인듐 도즈는 매우 낮게 선택되지만(붕소 주입과 동일한 순서), 낮은 이온화로 인해 능동 도핑의 추가 증가가 낮음으로써, 베타 및 베이스 저항은 붕소만있는 트랜지스터와 본질적으로 동일하게 된다. 주입 에너지는 최종 인듐 프로파일이 붕소 프로파일에 의해 결정된 영역에 존재하게 됨으로써 컬렉터 영역 방향으로 베이스 폭을 연장시키지 않도록 선택된다. 향상된 얼리 전압을 얻기 위해서는, 불순물이 컬렉터-베이스 공핍영역에 존재하도록 이루어져야 하는데, 이것은 역방향 바이어스시 컬렉터-베이스 접합에 가깝에 놓인다.
얼리전압은 인듐이 추가되면 개선되는데, 왜냐하면 컬렉터-베이스 공핍영역내로 떨어지는 억셉터 상태가 이온화되어 준-중성 베이스가 역방향 바이어스 접합에 의해 공핍되는 것을 방지하기 때문이다. 즉, 유효 도핑이 역방향 바이어스에 대한 함수로서 증가함에 따라, 베이스의 공핍을 보상하고 얼리전압을 야기하는 효과를 줄이게 된다.
따라서, (붕소 프로파일내에) 인듐이 존재하면 좁은 베이스 영역의 펀치-스루의 영향을 줄이게 된다.
또한, 온도가 증가하면, 더 많은 인듐이 이온화되고(덜 "프리즈-아웃"됨), 유효 베이스 도핑이 증가하게 된다. 이것은, 통상적인 방식으로 도핑된 실리콘 트랜지스터가 입게되는 고온에서의 베타 증가를 보상하게 된다.
주입
도 1-10에는, 이중-폴리실리콘 및 내부 스페이서를 이용한 고주파 바이폴라 RF-IC 공정을 사용하는 실리콘 npn-트랜지스터에 대한 개략적인 공정이 도시되어 있다.
(A). 제조 순서는 통상적인 공정 과정을 사용하여 절연 소자 영역(nwell) + LOCOS 또는 STI(shallow trench isolation)를 형성하는 것까지를 포함하는 공정 순서에 따른다[4]. 그 결과로 나타내는 npn-트랜지스터 구조는 STI(좌측과 우측의 산화물(10)) 및 중앙의 E/B-영역(5)을 가진 도 1에 도시되어 있다. 또한, 컬렉터 접촉(7)이 도 1에 도시되어 있다. 이하의 도면에서는, 통상적인 방법으로 제조되는 컬렉터 접점(7) 형성에 대한 세부사항에서 벗어나, E/B-영역(5)의 형성 및 추가 인듐(In) 주입이 설명된다.
E/B 영역(5)의 상부에는, 보편적으로 100-300Å의 열산화물(12)이 존재한다.
(B). 일반적으로 100-300Å의 질화규소(silocon nitride)(14)가 CVD에 의해 산화물(12) 위에 증착된다. E/B-개구 마스크(일반적으로 약 1㎛의 크기를 가짐)는 포토레지스를 이용하여 패턴화된다. 질화물이 건식 에칭된다. 포토레지스트가 제거된다. 그 결과 나타나는 구조가 도 2에 도시되어 있다.
(C). 외인성(extrinsic) 베이스 접점을 위한 약 2000Å의 폴리실리콘(16)이 증착된다. 외인성 베이스는 낮은 에너지에서 B 또는 BF2를 주입함으로써 도핑된다. 이것이 도 3에 도시되어 있다.
(D). 폴리실리콘(16) 위에는, 1000-2000Å의 TEOS(18)(산화물)가 증착된다. 이미터 개구가 다음 마스킹 단계시에 형성되고, TEOS(18) 및 폴리실리콘이 실리콘 표면까지 아래쪽으로 에칭된다. 포토레지스트가 제거된다. 그 결과가 도 4에 도시되어 있다.
(E). 얇은 열 베이스 산화물(20)이 베이스 주입 이전에 개구에 성장된다. 도 5에 나타나있는 바와 같이, 낮은 도즈의 낮은 에너지 붕소 주입이 베이스 도핑을 설정한다.
(F). 이미터 폴리실리콘으로부터 외인성 베이스 폴리실리콘을 절연시키고 이미터 개구를 더 줄이기 위해, 도 6에 나타나있는 바와 같이 약 2000Å의 질화물(22)이 일정하게 증착된다.
(G). 질화물(22)은 이미터 개구의 내측에 질화물 스페이서(24)("내부 스페이서")를 이방성으로 생성하여 에칭된다.
(H). 컬렉터 도핑을 국부적으로 증가시키기 위해, 추가 인 주입(2차 컬렉터 주입, SCI 또는 페디스털(pedestal) 주입)이 이미터 개구에 수행된다. 이러한 주입은 일반적으로 단계 D이후 수행되지만, 내부 스페이서를 형성한 후 상기 주입을 수행하면 필요한 곳, 즉 NPN-소자의 이미터 아래에 정확하게 인을 놓게 된다.
이 단계에서, 또한 인듐이 주입되게 된다. 요소 자체 뿐 아니라 도즈 및 에너지가 본 발명 과제이다. 도 7은 SCI 공정 및 인듐 주입을 도시하는 것이다. 상기 주입이후, 산화물층(20)이 제거된다.
(I). 다음으로, 이미터 폴리실리콘(26)이 증착된다(일반적으로, 2000-3000Å). 높은 도즈의 비소를 주입함으로써 도핑이 수행된다. 하나 이상의 에너지가 사용될 수 있다. 이미터 폴리실리콘이 마스킹되고, 건식 에칭되어, 포토레지스트가 제거된다. 도 8은 이러한 공정 부분을 간략히 도시하는 것이다.
(J). 불순물을 활성화하고 도핑 프로파일을 설정하기 위해, 상기 구조는 단시간동안 고온에서 어닐링된다. 보편적으로, 10-30초 동안 1000℃ 이상의 온도에서 RTA(Rapid Thermal Anneal)가 사용된다. As가 폴리실리콘에서 빠져나가는 것을 막기 위해, 얇은 산화물층(28)과 질화물층(30)이 상기 구조 위에 증착된다. 이들 층은 열 처리이후 제거된다. 도 9는 어닐링시의 구조를 도시하는 것이다.
(K). 도 10에 도시되어 있는 공통 단계는 규소 화합물 형성(32)을 이용하여 폴리실리콘(26)의 면적 저항률(sheet resistivity)을 줄이기 위한 것이다. 외인성 베이스 폴리실리콘(16)상의 TEOS(18)의 일부가 규소화합물 형성 이전에 추가 마스크를 이용하여 제거된다.
(L). 다음으로, 도금(metalization)이 이어진다(산화물 증착, 접촉 홀, 금속 등). 도 10은 제 1금속층이 완성된 후의 베이스와 이미터 접점을 가진 구조를 도시하는 것이다.
실험 결과
본 발명의 과제를 확인하게 위해, 상기 설명된 바와 같이 고주파 바이폴라 트랜지스터가 제조되었다. 트랜지스터는 SCI-단계와 관련하여 0.5-2·1013cm-2추가 도즈의 100KeV의 인듐으로 주입되었다. 상기 트랜지스터는 이미 베이스에 대해 표준 붕소를 수용하였다. 웨이퍼 레벨에서의 파라미터의 DC-검사 및 베이스에 인듐을 가지지않은 기준 트랜지스터와의 비교는, 아래의 표 I에 나타나있는 바와 같은 파라미터 집합을 나타낸다.
데이터는 hFE를 포함하여 얼리전압(VA)을 제외한 모든 파라미터가변경되지 않는다는것을 나타낸다. 그러나, hFE·VA곱은 2840에서부터 최대 도즈의 경우인 4600이상까지 증가된다. 대조적으로, SiGe[5]로부터 보고된 데이터는 70×60=4200의 hFE·VA곱을 나타낸다.
| 베이스주입 | 인듐이 없음 | 인듐5·1012cm-2 | 인듐1·1013cm-2 | 인듐2·1013cm-2 |
| hFE＠IE=50㎂/㎛2 | 79 | 72 | 75 | 76 |
| VA[V] | 36 | 45 | 54 | 61 |
| hFE·VA | 2840 | 3240 | 4050 | 4640 |
| Vbe[V]＠IE=1㎃/㎛2 | 0.79 | 0.79 | 0.79 | 0.79 |
| VCEsat[V] | 0.111 | 0.112 | 0.111 | 0.114 |
| BVCBO[V] | 18 | 18 | 18 | 18 |
| BVEBO[V] | 3.7 | 3.8 | 3.7 | 3.6 |
| RE[Ω] | 17 | 18 | 17 | 19 |
| RC[Ω] | 53 | 54 | 53 | 55 |
| Iceo[A] | 1.4·10-11 | 1.2·10-11 | 1.3·10-11 | 1.4·10-11 |
| Iebo[A] | 3.7·10-10 | 2.4·10-10 | 4.4·10-10 | 4.0·10-10 |
| 파라미터 | CJC[pF] | VJC[mV] | MJC |
| 인듐 주입(2·1013cm-2) | 28.43 | 664.4 | 0.3 |
| 기준 | 25.89 | 792.4 | 0.464 |
큰 이미터-영역 트랜지스터에 대한 컬렉터-베이스 커패시턴스의 특성은 2·1013cm-2의 인듐이 주입된 트랜지스터 및 베이스에 인듐을 가지지않은 기준 트랜지스터의 경우에 대해 도 12에 도시되어 있다. 예상된 바와 같이, 0 전압 바이어스에서의 커패시턴스는 인듐이 주입된 트랜지스터의 경우가 약간 더 높은 반면, 커패시턴스-전압 스윙폭(swing)(즉, C(5V)/C(0V))은 인듐이 주입된 트랜지스터가 더 낮다. 회로 시뮬레이터 SPICE에 대해 얻어진 모델 파라미터가 표 II에 나타나있다. MJC에서의 감소는(경사율(grading coefficeint))는 인듐이 주입된 샘플의 경우가스윙폭이 더 낮다는 것을 나타낸다. 이러한 결과, 고주파 전달 특성에 더 우수한 선형성이 나타나게 된다.
베타의 온도 의존성에 대해 예상되는 개선점을 입증하기 위해, 트랜지스트는 0℃ 와 130℃ 사이의 온도 간격에서 특징화된다. 얻어진 SPICE 모델 파라미터가 표 III에 나열되어 있다. 베타의 온도 계수(XTB)는 과도하게 감소하며, 포화전류에 대한 온도 계수(XTI)는 약간 감소한다. 다른 파라미터는 그다지 영향을 받지 않는다.
따라서, 다음과 같은 장점이 얻어진다고 할 수 있다:
* 개선된 베타-얼리전압 곱
* 컬렉터-베이스 커패시턴스 스윙폭의 감소로 인한 선형성 향상
* 베타의 온도 의존성 감소
* 붕소-베이스 바이폴라 트랜지스터의 주요 전기적인 특성 유지
| 파라미터 | XTI | XTB |
| 인듐-주입(2·1013cm-2) | 4.500 | 270m |
| 기준 | 4.976 | 550m |
당업자들이라면, 첨부된 특허청구범위에 정해져있는 본 발명 범위에서 벗어나지 않고 본 발명에 대한 다양한 변형 및 변경이 이루어질 수 있다는 것을 알고 있을 것이다.
참조문헌
[1] pp.25-26 in S.M. Sze, Physics of Semiconductor Devices, 2nd ed., Wiley, 1981.
[2] I.C.Kizilyalli, A.S.Chen, W.J.Nagy, T.L.Rich, T.E.Ham, K.H.Lee, M.S.Carroll, M. Iannuzzi, "Silicon NPN Bipolar Transistors with Indium-Implanted Base Regions", IEEE Electron Device Letters, Vol. 18, p.120, Mar.1997.
[3] H.Tian, J.Hayden, B.Taylor, L.Wu, L.Zeng, "Characteristics of Indium Implanted Base npn Bipolar Transistors", IEEE Proc. BCTM, p.156, 1998.
[4] See, e.g., pp.495-502 in C.Y.Chang and S.M.Sze(eds.), "ULSI Technology", McGraw-Hill, 1996.
[5] S.Jouan et al, "A High-Speed low 1/f Noise SiGe HBT Technology Using Epitaxially-Aligned Polysilicon Emitters", TED-46, p.15525(July, 1999).
Claims (11)
- 실리콘 바이폴라 트랜지스터에서 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법에 있어서,실리콘 바이폴라 트랜지스터의 베이스 전극에 이중-프로파일 형태로 붕소 및 인듐 도핑 프로파일을 결합하여, 베타 및 유효 베이스 폭이 덜 영향을 받도록 붕소 도핑 프로파일내에 인듐 도핑 프로파일을 생성함으로써, 바람직한 고주파 특성은 물론 베타와 베이스 저항의 바람직한 값을 유지하는 단계를 포함하는 것을 특징으로 하는, 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 1 항에 있어서,상기 베이스 전극이 표준 제조 공정단계에서 이온 주입될 때와 상응하는 공정 단계에서 베이스 전극의 인듐 도핑 프로파일을 주입하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 2 항에 있어서,상기 인듐 프로파일 주입 후 이지만, 증속 붕소 확산을 줄이기 위해 붕소 프로파일 주입을 수행하기 전에 개별적인 어닐링 공정 단계를 수행하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 1 항에 있어서,진성 베이스 전극아래에 국부적으로 도핑 레벨을 증가시켜 높은 전류 효과를 줄이고 소자의 고주파 파라미터(ft)를 증가시키도록 SCI-주입이 수행됨과 동시에 공정 흐름에서 인듐 프로파일 주입을 수행하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 1 항에 있어서,베이스 영역에 인듐을 주입할 때, 내부 스페이서를 형성한 후 인듐 프로파일 주입을 수행함으로써 주입 개구를 더욱 제한하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 1 항에 있어서,상기 실리콘 바이폴라 트랜지스터를 이중-폴리실리콘 유형의 소자로 생성하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,기존의 붕소 프로파일의 베이스 전극 도핑 상태에 있도록 베이스 전극내의붕소 도핑 프로파일에 겹쳐 인듐 도핑을 배치하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 제 7 항에 있어서,고주파 바이폴라 트랜지스터를 용이하게 하기 위해 상기 인듐 도핑을 베이스-컬렉터 공핍 영역으로 배치하는 단계를 더 포함하는 것을 특징으로 하는 개선된 베타-얼리전압 곱 및 낮은 온도 의존성을 얻는 방법.
- 실리콘 소자내의 접합 공핍 커패시턴스의 개선된 전압 의존성을 얻는 방법에 있어서,바람직한 고주파 특성 뿐 아니라 베타 및 베이스 저항의 바람직한 값을 유지하기 위해, 베타 및 유효 베이스 폭이 실질적으로 영향을 받지 않도록 붕소 도핑 프로파일내에 인듐 도핑을 생성함으로써, 실리콘 바이폴라 트랜지스터의 베이스 전극에 이중-프로파일을 형성하는 개별적인 도핑 프로파일로서 이중 p-형의 베이스 전극 층내에 붕소와 인듐을 결합하는 단계를 포함하는 것을 특징으로 하는, 실리콘 소자내의 접합 공핍 커패시턴스의 개선된 전압 의존성을 얻는 방법.
- 실리콘 트랜지스터에서 선형성 및 접합 공핍 커패시턴스의 개선된 전압 의존성을 얻는 방법에 있어서,바람직한 고주파 특성 뿐 아니라 베타 및 베이스 저항의 바람직한 값을 유지하기 위해, 베타 및 유효 베이스 폭이 실질적으로 영향을 받지 않도록 붕소 도핑 프로파일내에 인듐 도핑을 생성함으로써, 실리콘 바이폴라 트랜지스터의 베이스 전극에 이중-프로파일을 형성하는 개별적인 도핑 프로파일로서 이중 p-형의 베이스 전극 층내에 붕소와 인듐을 결합하는 단계를 포함하는 것을 특징으로 하는, 선형성 및 접합 공핍 커패시턴스의 개선된 전압 의존성을 얻는 방법.
- 바이폴라 실리콘 고주파 트랜지스터에 있어서,개별적인 도핑 프로파일에 의해 트랜지스터의 베이스 전극은 붕소와 인듐을 불순물로서 결합하는 이중 p-형의 베이스층을 형성함으로써, 상기 베이스 전극내에 이중 주입된 불순물 프로파일을 형성하는 것을 특징으로 하는 바이폴라 실리콘 고주파 트랜지스터.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9903629-5 | 1999-10-08 | ||
| SE9903629A SE517434C3 (sv) | 1999-10-08 | 1999-10-08 | Bipolär högfrekvenskiseltransistor och förfarande för att förbättra karakeristiken för en sådan transistor genom tillägg av indium i transistors bas |
| PCT/SE2000/001911 WO2001027981A2 (en) | 1999-10-08 | 2000-10-04 | Indium-enhanced bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020069002A true KR20020069002A (ko) | 2002-08-28 |
Family
ID=20417288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027004298A KR20020069002A (ko) | 1999-10-08 | 2000-10-04 | 인듐-증진형 바이폴라 트랜지스터 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6459140B1 (ko) |
| EP (1) | EP1224693A2 (ko) |
| JP (1) | JP2003511872A (ko) |
| KR (1) | KR20020069002A (ko) |
| CN (1) | CN1222983C (ko) |
| AU (1) | AU7978000A (ko) |
| SE (1) | SE517434C3 (ko) |
| TW (1) | TW432540B (ko) |
| WO (1) | WO2001027981A2 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822314B2 (en) * | 2002-06-12 | 2004-11-23 | Intersil Americas Inc. | Base for a NPN bipolar transistor |
| US6867440B1 (en) * | 2002-08-13 | 2005-03-15 | Newport Fab, Llc | Self-aligned bipolar transistor without spacers and method for fabricating same |
| US6699741B1 (en) * | 2002-08-16 | 2004-03-02 | National Semiconductor Corporation | Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region |
| US6830982B1 (en) * | 2002-11-07 | 2004-12-14 | Newport Fab, Llc | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor |
| US7592642B1 (en) | 2003-09-25 | 2009-09-22 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device with indium-carbon implant and method of fabrication |
| US7195959B1 (en) | 2004-10-04 | 2007-03-27 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device and method of fabrication |
| US7105906B1 (en) | 2003-11-19 | 2006-09-12 | National Semiconductor Corporation | Photodiode that reduces the effects of surface recombination sites |
| US6852562B1 (en) | 2003-12-05 | 2005-02-08 | Eastman Kodak Company | Low-cost method of forming a color imager |
| US20070023864A1 (en) * | 2005-07-28 | 2007-02-01 | International Business Machines Corporation | Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control |
| WO2014074486A1 (en) * | 2012-11-07 | 2014-05-15 | The Regents Of The University Of California | Group-iii nitride heterojunction bipolar transistors |
| US9252292B2 (en) * | 2013-09-16 | 2016-02-02 | Infineon Technologies Ag | Semiconductor device and a method for forming a semiconductor device |
| US10032868B2 (en) | 2016-09-09 | 2018-07-24 | Texas Instruments Incorporated | High performance super-beta NPN (SBNPN) |
| CN113437133B (zh) * | 2021-06-22 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种耐二次击穿的功率双极晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797590B2 (ja) * | 1989-11-21 | 1995-10-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
| US5681763A (en) * | 1995-12-29 | 1997-10-28 | Lucent Technologies Inc. | Method for making bipolar transistors having indium doped base |
| US6087683A (en) * | 1998-07-31 | 2000-07-11 | Lucent Technologies | Silicon germanium heterostructure bipolar transistor with indium doped base |
| US6239477B1 (en) * | 1998-10-07 | 2001-05-29 | Texas Instruments Incorporated | Self-aligned transistor contact for epitaxial layers |
| JP2001085442A (ja) * | 1999-09-09 | 2001-03-30 | Mitsubishi Electric Corp | トランジスタを備えた半導体装置 |
-
1999
- 1999-10-08 SE SE9903629A patent/SE517434C3/sv not_active IP Right Cessation
- 1999-10-19 TW TW088118044A patent/TW432540B/zh active
-
2000
- 2000-10-04 KR KR1020027004298A patent/KR20020069002A/ko not_active Application Discontinuation
- 2000-10-04 EP EP00970389A patent/EP1224693A2/en not_active Withdrawn
- 2000-10-04 WO PCT/SE2000/001911 patent/WO2001027981A2/en not_active Application Discontinuation
- 2000-10-04 AU AU79780/00A patent/AU7978000A/en not_active Abandoned
- 2000-10-04 JP JP2001530904A patent/JP2003511872A/ja not_active Withdrawn
- 2000-10-04 CN CNB008167389A patent/CN1222983C/zh not_active Expired - Fee Related
- 2000-10-06 US US09/680,321 patent/US6459140B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1224693A2 (en) | 2002-07-24 |
| US6459140B1 (en) | 2002-10-01 |
| AU7978000A (en) | 2001-04-23 |
| WO2001027981A2 (en) | 2001-04-19 |
| SE9903629L (sv) | 2001-04-09 |
| CN1408123A (zh) | 2003-04-02 |
| SE517434C3 (sv) | 2002-08-07 |
| TW432540B (en) | 2001-05-01 |
| JP2003511872A (ja) | 2003-03-25 |
| SE9903629D0 (sv) | 1999-10-08 |
| SE517434C2 (sv) | 2002-06-04 |
| WO2001027981A3 (en) | 2001-12-06 |
| CN1222983C (zh) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5098638A (en) | Method of manufacturing a semiconductor device | |
| US6396107B1 (en) | Trench-defined silicon germanium ESD diode network | |
| US6610578B2 (en) | Methods of manufacturing bipolar transistors for use at radio frequencies | |
| US6846710B2 (en) | Method for manufacturing self-aligned BiCMOS | |
| US20100055860A1 (en) | Semiconductor Process and Integrated Circuit | |
| US6011297A (en) | Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage | |
| JPH0315346B2 (ko) | ||
| US6087683A (en) | Silicon germanium heterostructure bipolar transistor with indium doped base | |
| KR20020069002A (ko) | 인듐-증진형 바이폴라 트랜지스터 | |
| US6180442B1 (en) | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method | |
| KR100603120B1 (ko) | 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터 | |
| EP2919272A1 (en) | Bipolar transistor device and method of fabrication | |
| US7038249B2 (en) | Horizontal current bipolar transistor and fabrication method | |
| KR20040012821A (ko) | 비 자기정렬 ＳｉＧｅ 이질접합 바이폴라 트랜지스터 | |
| US6359317B1 (en) | Vertical PNP bipolar transistor and its method of fabrication | |
| US6506656B2 (en) | Stepped collector implant and method for fabrication | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| US7008851B2 (en) | Silicon-germanium mesa transistor | |
| KR20020032425A (ko) | 콜렉터-업 ｒｆ 전력 트랜지스터 | |
| US5912501A (en) | Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots | |
| US6740560B1 (en) | Bipolar transistor and method for producing same | |
| Tilke et al. | A low-cost fully self-aligned SiGe BiCMOS technology using selective epitaxy and a lateral quasi-single-poly integration concept | |
| JP3746306B2 (ja) | 負の動作抵抗の可能な半導体電子部品及びその使用方法 | |
| KR940002396B1 (ko) | 고속상보형 바이폴라소자의 제조방법 | |
| KR100296707B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |