JP2004503936A - シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法 - Google Patents

シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP2004503936A
JP2004503936A JP2002511378A JP2002511378A JP2004503936A JP 2004503936 A JP2004503936 A JP 2004503936A JP 2002511378 A JP2002511378 A JP 2002511378A JP 2002511378 A JP2002511378 A JP 2002511378A JP 2004503936 A JP2004503936 A JP 2004503936A
Authority
JP
Japan
Prior art keywords
base
bipolar transistor
doping
silicon bipolar
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002511378A
Other languages
English (en)
Inventor
フラノシュ,マルティン
マイスター,トーマス
シャッフェル,ヘルベルト
シュテングル,ラインハルト
ヴォルフ,コンラド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004503936A publication Critical patent/JP2004503936A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Abstract

シリコンバイポーラトランジスタ(100)は、共にベースを形成する高ドーピングされている第1ベース層(105)および低ドーピングされている第2ベース層(106)を有するベースを備えている。エミッタは、完全に高ドーピングされており、第2ベース層(106)に直接取り付けられる。

Description

本発明は、シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法に関するものである。
【0001】
シリコンバイポーラトランジスタ、その回路構造およびその製造方法は、[1]から知られている。
【0002】
通常のシリコンバイポーラトランジスタは、エミッタと、ベースと、コレクタとを備えている。
【0003】
[1]から知られているバイポーラトランジスタでは、バイポーラトランジスタの最大振動周波数が、以下の式:
【0004】
【数1】
Figure 2004503936
【0005】
に基づいて算出されるということが知られている。ここで
・fmaxはバイポーラトランジスタの最大振動周波数、
・fはバイポーラトランジスタの走行周波数、
・Rはバイポーラトランジスタのベース抵抗、
・CBCはバイポーラトランジスタのベース−コレクタ容量を示している。
【0006】
従って、[1]に示されるように、バイポーラトランジスタのできる限り高い振動周波数を得るためには、バイポーラトランジスタのベース抵抗Rを減少させることが望ましい。
【0007】
バイポーラトランジスタのベース抵抗Rは、端子領域の電気抵抗によっても、ドーピング原子によるベースドーピング形状のシート抵抗(Schichtwiderstand)によっても決定される。
【0008】
ドーピング原子によりトランジスタベースが均一にドーピングされている場合、ピンチとも称されるシート抵抗は、ベースの層厚に反比例している。
【0009】
しかし、バイポーラトランジスタにおけるベースの層厚の上昇は、バイポーラトランジスタにおける少数キャリア用のベース通過時間τの延長に繋がる。
【0010】
5×1018cm−3の濃度を超えるドーピング原子によるベースのドーピングの上昇は、バイポーラトランジスタのエミッタとベースとの間の接点の絶縁破壊電圧を過度に低い値に減少させると同時に、ベース/エミッタ遮断層容量(Basis−Emitter−Sperrschichtkapazitaet)の増加を引き起こす。
【0011】
ベース抵抗を減少させるために、[1]では、バイポーラトランジスタのエミッタを、ドーピング原子によって約1018cm−3の濃度に低ドーピングすることが提案されている。
【0012】
これに対して、[1]から知られているバイポーラトランジスタのベースは、ドーピング原子によって、約1020cm−3のドーピング原子の濃度に高ドーピングされている。
【0013】
低ドーピングされたエミッタの場合に、バイポーラトランジスタのエミッタ−ベース接点の遮断性能(Sperrfaehigkeit)が失われることなく、ベースを高ドーピングできることが、このような方法によって達成される。
【0014】
通過周波数を上昇させるため、[1]に記載のトランジスタのベースは、ゲルマニウムを含んでいる。
【0015】
更に、[2]には、エピタキシーエミッタを有するトランジスタに、炭素原子を添加することによって硼素拡散を減少させることが記載されている。
【0016】
更に、[3]から、74GHzの大変高い最大振動周波数fmaxを備えているバイポーラトランジスタが開示されている。
【0017】
[6]は、ヒ化ガリウムのベースに基づくバイポーラトランジスタを記載している。ここで、ベース層は、2つの部分ベース層、すなわち、それぞれヒ化ガリウムからなるp++ドーピングされた第1ベース層と、pドーピングされた第2ベース層とを備えている。そして、このベース層は、nドーピングされたヒ化ガリウムからなるコレクタ層に接触している。
【0018】
ドーピングされたヒ化ガリウム部分ベース層は、亜鉛ドーピング原子の拡散バリアの役割を果たす。上記pドーピングされたヒ化ガリウム層は、該ヒ化ガリウム層に接触した、nドーピングされたエミッタ阻止層(Emitter−Stoppschicht)を有している。このエミッタ阻止層は、亜鉛を絶縁するための、エミッタとベースとの間のバリア層の役割を果たす。これにより、確実に、エミッタがnドーピングされ続ける。エミッタ阻止層は、該エミッタ阻止層に接触したヒ化ガリウムからなるnドーピングされた「段階的な(gegradete)」エミッタ層の連続を有している。
【0019】
更に、[7]は、2つのベース層を有するベースを含んでいるシリコンバイポーラトランジスタを示す。この2つのベース層は、nドーピングされたコレクタに接触するpドーピングされた第1ベース層と、このベース層の上に接触するpドーピングされた第2ベース層である。第2ベース層は、nドーピングされた、すなわち低ドーピングされた、該第2ベース層に接触する第1中間層を有しており、その直後は、該第1中間層に接触する高ドーピングされたnエミッタである。
【0020】
上記層の連続は、ベースとエミッタとの間に、nドーピングされた中間層を挿入する必要があるという、特有の欠点を有している。このことは、製造する上で、特に、大量生産では、相当煩雑(Aufwand)となる。従って、技術的に極めて困難となる。更に、このようにしてトランジスタを大量生産すると、製造コストが非常に高くなる。
【0021】
[8]には、ベース層に、当該ベース層と同じ伝導型の更なる層を含む電力トランジスタ(Leistungstransistor)が記載されている。
【0022】
[9]には、エミッタゾーンが、エミッタゾーンの前に配置されたベースゾーンの伝導型のゾーンを有するトランジスタが記載されている。このゾーンの不純物濃度は、ベースゾーンの不純物濃度よりも低いが、1cmあたり、少なくとも1016個の不純物が存在する。
【0023】
[10]には、エミッタ層と、該エミッタ層を取り囲んでおり、エミッタ層の表面が露出していてもよい真性ベース層(intrinsische Basisschicht)と、外部ベース層と、該真性ベース層と外部ベース層との間にある連結ベース層とがコレクタ層に形成された半導体装置が記載されている。
【0024】
[11]には、部分的に減少する形状(fallender Charakteristik)と、nppもしくはpnnのゾーンの連続を有する半導体本体とによって切り替えを行うトランジスタが記載されている。
【0025】
[12]には、バイポーラトランジスタおよびその製造方法が記載されている。この際、バイポーラトランジスタは、コレクタ領域と、このコレクタ領域を取り囲んでいる絶縁領域とを備えている。コレクタ領域の上側には単結晶層の連続が配置されており、絶縁領域の上側には、多結晶層の連続が配置されている。この際、被覆層はベース層の上に配置されており、この被覆層は活性なエミッタ領域において部分的にまたは完全に平坦化されている。
【0026】
その他のGaAsバイポーラトランジスタは、[13]、[14]および[15]に記載されている。
【0027】
従って、本発明は、シリコンバイポーラトランジスタ、回路構造およびシリコンバイポーラトランジスタの製造方法に特有の課題に基づくものである。この際、シリコンバイポーラトランジスタは、[3]に基づくシリコンバイポーラトランジスタと比較してより高い最大振動周波数fmaxを有している。
【0028】
上記の課題は、独立特許請求項に記載の特徴を有するシリコンバイポーラトランジスタ、回路構造、および、シリコンバイポーラトランジスタの製造方法によって解決される。
【0029】
シリコンバイポーラトランジスタは、エミッタ、ベースおよびコレクタを備えている。上記エミッタの全ては、ドーピング原子によって高ドーピングされている。この際、ドーピング原子は、ベース領域のドーピングに使用されているドーピング原子とは反対の伝導型である。このことは、ベース領域がnドーピングされている場合、全てのエミッタが高くpドーピングされており、ベース領域がpドーピングされている場合、全体のエミッタが高くnドーピングされていることを意味している。上記エミッタは、ポリシリコンを備えていることが好ましい。
【0030】
上記ベースは、第1ベース領域と第2ベース領域とに分類され、第2ベース領域は、ドーピング原子、例えば、硼素原子によって、低濃度にドーピングされている。すなわち、第2領域は、ドーピング原子によって低ドーピングされている。
【0031】
これに対して、第1ベース領域は、ドーピング原子、例えば、硼素原子によって高ドーピングされている。
【0032】
本発明の範囲では、上記「低ドーピング」および「高ドーピング」の表現(Begriffe)は、高ドーピングの場合には、1cmあたりのドーピング原子数が、低ドーピングと比べて著しく多いこと、好ましくは、少なくとも2倍(Faktor zwei)多いことと理解されるべきである。
【0033】
例えば、第2ベース領域は、1cmあたり5×1017から1×1019個のドーピング原子からドーピングされ、第1ベース領域は、1cmあたり1019から約2×1020個のドーピング原子からドーピングされていてもよい。
【0034】
本発明は、通常はできるだけ均一にドーピングされているバイポーラトランジスタのベースが、第1領域において高ドーピングされている第1ベース領域と、第2領域において低ドーピングされている第2ベース領域とに分割されることによって、具体化される。
【0035】
このようにして、ベースのシート抵抗、すなわち、ベース抵抗Rが著しく減少し、ベース抵抗を5倍以上減少させることさえ可能である。
【0036】
本発明の実施の一形態では、第1ベース領域の幅(第1ベース幅W1)および第2ベース領域の幅(第2ベース幅W2)を、以下の規則に基づいて規定(dimensioniert)することができる:
第2ベース幅W2は、エミッタ/ベースpn遷移の所望の逆電圧(Sperrspannung)に基づいて選択され、10nmから40nmの幅を有することが好ましい。例えば、2Vの逆電圧では、第2ベース幅W2は、20nmであることが好ましい。
【0037】
第1ベース幅W1は、できるだけ薄く選択される。更に、第1ベース領域は、できるだけ高ドーピングされるので、後続する加熱工程(Temperaturschritte)の間に、形状(Profile)の大きな拡張は生じない。第1ベース幅W1は、例えば1nmから30nmでもよい。
【0038】
第1ベース領域は、バイポーラトランジスタのコレクタに配置され、上述の規則から明らかなように、できるだけ狭く、すなわち、できるだけ小さな第1ベース幅W1を有するように形成され、ドーピング原子によってできるだけ高ドーピングされることが好ましい。
【0039】
第1ベース領域と第2ベース領域との間の個々のドーピング原子の拡散を更に減少させるために、本発明の実施の一形態では、例えば、硼素ドーピング原子の拡散を減少させるためのベースに、炭素原子を導入することが有利である。
【0040】
本発明の実施の一形態では、ベース電荷が上昇することによるトランジスタ電流増幅率の減少は、ゲルマニウム原子を添加することによって有利に補正できる。加えて、Geをさらに添加することにより、バイポーラトランジスタの走行周波数、すなわち、最大発振周波数も上昇する。
【0041】
本発明の他の実施形態では、条件が第2ベース領域を、約5×1018cm−3の濃度にドーピングし、第1ベース領域を1cmあたり3×1019個のドーピング原子によってドーピングすることからなる。
【0042】
[3]に記載されるように、エミッタ窓(Emitterfenster)(つまり、エミッタが形成されるべき領域)は、ドライエッチングによってサンドイッチ構造に開口される。このサンドイッチ構造は、下から上へ見ると:
・pポリシリコン、
・TEOS、
・窒化物
を含んでいる。
【0043】
エミッタ窓の側壁は、窒化物スペーサーによって形成される。
【0044】
最初はまだ酸化物層によってまだ被覆されているコレクタは、等方性ウエットエッチングによって露出される。この場合、[4]に記載されているように、その上に配置されているポリシリコンのアンダーエッチングによって、ポリシリコン突出部が生じる。
【0045】
更に、本発明の好ましい形態では、条件が硼素原子の代わりのドーピング原子として使用される、アルミニウム原子またはガリウム原子からなる。
【0046】
しかし、硼素原子の使用は、硼素原子が通常、当然、代わりに使用できる他の公知のドーピング原子よりも小さな拡散速度を有するという長所を有している。このことは、特に、大きく異なっているドーピングによって2つのベース領域を製造するために特に有利である。
【0047】
少なくとも1つのこのようなバイポーラトランジスタを有する回路構造は、例えば、例えば、移動無線分野または一般的な高クロック速度のプロセッサーといった、高周波数適用に、特に適している。
【0048】
バイポーラトランジスタの製造方法では、絶縁の後、つまり、コレクタが形成された後、第1ベース領域を形成する第1ベース層は、上記コレクタ上に成長させる。第1ベース層は、好ましくは、例えば、ドーピングガスとしてジボラン(B)を用いて、第1分圧下、気相成長によって成長させる。
【0049】
ただし、ドーピング原子の混合は、気相成長の間に使用される分圧に対して、まず得られた近似値では(in erster Naehrung)一次的である。
【0050】
第1ベース層に、第2ベース領域を形成する第2ベース層が、第2分圧下で気相成長を使用して成長される。この際、第2分圧は、上記第1分圧よりも著しく小さい。また、ドーピングガスとしてのジボランの使用は、第2ベース層を気相成長させるのと同様に、第2ベース層、すなわち、第2ベース領域が、第1ベース層、つまり第1ベース領域よりも一層低ドーピングされることを意味する。
【0051】
本発明の実施の一形態では、ベースが形成されるように、[5]に記載の手順に基づきゲルマニウムが添加される。この際、以下に図3と関連して説明されるように、段差形状が第1ベース領域と第2ベース領域とによって確実に形成される本発明は、適切に形成される。
【0052】
本発明の実施例を、図に示し、以下に詳しく説明する。
【0053】
図1は、本発明の実施例に基づくバイポーラトランジスタの断面図である。図2aから図2cは、異なる製造の時点でのバイポーラトランジスタの構造の断面図である。図3は、図1のバイポーラトランジスタのドーピング形状の概略図である。
【0054】
図1は、ベース端子101、エミッタ端子102およびコレクタ端子103を有するバイポーラトランジスタ100を示す。
【0055】
ベース端子101は、pドーピングされたポリシリコン層104を介してベースを形成する2つのベース領域に連結されている。
【0056】
第1ベース領域105は、3×1019個のドーピング原子(本実施例では硼素原子)に高ドーピングされている。
【0057】
第2ベース領域としての第2ベース層106は、気相成長を使用して第1ベース領域105上に成長される。第2ベース領域のドーピングは、1cmあたり約5×1018個のドーピング原子である。
【0058】
ベース、特に第1ベース領域105は、以下に更に詳しく説明されるように、気相成長を用いて、コレクタ層107上に成長される。コレクタ層には、nドーピングされた層108が埋め込まれている(n埋込層)。
【0059】
ドーピングされた層108は、コレクタ107、すなわち、コレクタ層107を、コレクタ端子103に連結する。
【0060】
図2aから図2cに示すように、後述するバイポーラトランジスタの製造方法は、均一にドーピングされたベースを有する、[3]に記載されているようなバイポーラトランジスタの製造方法にほぼ相当している。
【0061】
しかし、本製造方法における違いは、ベース層の形成の範囲にある。
【0062】
[3]に記載されているように、シリコンを含んでいるコレクタ層107から始まる、エミッタ領域、すなわち、製造方法の最後に形成されるエミッタ領域は、サンドイッチ構造によって規定される。このサンドイッチ構造は、真空蒸着法(CVD法)を用いた気相から形成される。
【0063】
サンドイッチ構造は、下から上に見て、以下の層:
・pポリシリコン、
・TEOS、
・窒化物
を備えている。
【0064】
エミッタ窓の側壁は、窒化物スペーサーによって製造されている。
【0065】
最初はまだ酸化物層によって被覆されているコレクタは、等方性ウエットエッチングによって露出される。この際、[4]に記載されているように、その上にあるポリシリコンのアンダーエッチングによって、ポリシリコン突出部が生じる。
【0066】
コレクタ層107は、1cmあたり2×1017個のドーピング原子によってnドーピングされている。
【0067】
薄い窒化物スペーサー203が、サンドイッチ構造201に形成された後、酸化物層202は、ウエットエッチングを用いて、pドーピングされたポリシリコン層204の下側までアンダーエッチングされる。その結果、約0.1μm幅の接触領域205が生じる。
【0068】
後続する工程(図2b参照)では、第1ベース層207と第2ベース層208とによって構成されているベース層206を成長させるために、650℃から900℃の温度、1から100torrの圧力下で、気相成長が用いられる。
【0069】
本実施例では、気相成長の範囲で使用されるガスは、10から50slmの水素キャリアガスである。この水素キャリアガスは、バイポーラトランジスタの形状を得るために、また、第1ベース領域と第2ベース領域との間のドーピング原子(後述する)の拡散を減少するために、炭素原子とゲルマニウム原子とを組込んだ以下のガス:
・ジクロルシラン(SiHCl)、
・塩化水素(HCl)
・ゲルマニウム水素(GeH
・メチルシラン(SiHCH
を含んでいる。気相成長の範囲で用いられるこれらガスは、気相成長の範囲で用いられる全圧の10−4−10−2の分圧下で使用される。
【0070】
第1ベース層207の形成に用いられるドーピングガスは、全圧に対して10−5の分圧のジボラン(B)である。このとき、ゲルマニウム水素が、10−4の分圧下で、第1ベース層に添加される。その結果、第1ベース層は、3×1019個の硼素原子の場合、約20%のゲルマニウム原子の濃度を示す。その結果、図3に示すように、例えば[5]に記載のゲルマニウム用のドーピング形状が形成される。
【0071】
第1ベース層207におけるドーピング原子によるドーピングは、ドーピングの濃度に応じているので、まず得られた近似値では分圧に対して一次的になる。このドーピングは、上記濃度、すなわち、第2ベース層208のドーピング原子によるドーピングよりも少なくとも2倍大きい。
【0072】
第1ベース幅W1は、できるだけ薄く選択される。更に、第1ベース領域はできるだけ高ドーピングされており、その結果、後続する加熱工程の間に、形状が大きく拡張されることはない。第1ベース幅W1は、本実施例では1nmから30nmである。
【0073】
第1ベース層207には、全圧の10−6の分圧下で第2ベース層208を形成するために、ジボラン(B)が用いられる。
【0074】
同じくゲルマニウム水素が、全圧の10−5の分圧下で第2ベース層209を形成する間に、図3に示す形状で添加される。
【0075】
従って、1cmあたり約5×1018の硼素ドーピング原子と、約5%のゲルマニウム原子とのドーピング濃度を有する第2ベース層208が形成される。
【0076】
第2ベース幅W2は、本実施例では、エミッタ−ベースpn遷移の所望の遮断電圧に応じて、10nmから40nmの幅で選択され、2Vの遮断電圧の場合、第2ベース幅W2は20nmである。
【0077】
続く工程(図2c参照)では、窒化物スペーサー203が、燐酸を用いて除去される。そして、[3]に詳しく説明されている方法に基づいて、nドーピングされたポリシリコンエミッタ209が、第2ベース層208上に順に成長される更なるスペーサー210の上に形成される。
【0078】
この手順に基づき、図1からバイポーラトランジスタ100を形成するために、図3に示すドーピング推移300が生じる。
【0079】
バイポーラトランジスタ100の内部での個々の層の成長方向に対して、場所的な方向(Ausrichtung)を示す縦座標301に沿って、各層のドーピング原子の各濃度が、横座標302を用いて示される。
【0080】
ベースを介した電子の走行時間を短く保持するために、第1ベース領域をできるだけ狭く設計し、高ドーピングすることが有利である。
【0081】
エミッタ層209におけるドーピング原子によるドーピング濃度を示すエミッタ−ドーピング曲線303に基づいて、後続する、第2ベース幅W2に沿った第2ベースドーピング推移304は、1cmあたり5×1018個の硼素原子の第2ベース層208における硼素原子のドーピング推移を示す。第2ベース層は、階段状に、すなわち、本質的に急激に、第1ベース領域の高ドーピングへと変化する。すなわち、第1ベース幅W1を有し、1cmあたり3×1019個の硼素原子からなる硼素原子ドーピングされた(第1ベースドーピング推移305によって示される)第1ベース層207を与える。
【0082】
破線306は、ベースの第1ベース層207および第2ベース層208における、ゲルマニウム原子に相当する濃度推移を示す。平坦な部分、すなわち、第2ベース領域は、約5%のゲルマニウム原子を含んでいる。コレクタ側の領域、すなわち、第1ベース領域は、約20%のゲルマニウム原子を含んでいる。
【0083】
上述のドーピング推移を有するこのようなバイポーラトランジスタは、ベース推移を用いることにより、通常は7kΩのベースのシート抵抗を、3.5kΩに半減するということが実験的に明らかにされる。この際、バイポーラトランジスタの走行時間τは、均一ベースの場合、1.5psから、異なるドーピングにより分割されたベースの場合、ほんの僅かだけ走行時間1.6psに上昇される。
【0084】
本明細書では、以下の刊行物を引用した:
[1]「低ドーピングされたエミッタおよびコレクタ領域の、SiGeベースのHBTの高周波数性能への影響」
(B.Heinemann et al., Influence of low doped emitter and collector regions on high−frequency performance of SiGe−Base HBTs, Solid State Electronics, 38巻, 6番, 頁1183− 1189, 1995)
[2]「エピフリーウェルにおけるSi/SiGe:Cヘテロ接合バイポーラトランジスタ」
(D. Knoll et al, Si/SiGe: Heterojunction Bipolar Transistors in an Epi−Free Well, シングルポリシリコンテクノロジー, IEDM 98, 頁 703− 706, 1998)
[3]「74GHzfmaxと11psゲート遅延によるSiGeベースバイポーラ技術」
(T. F. Meister et al., SiGe Base Bipolar Technology with 74 GHz fmax and 11 ps Gate Delay, IEDM, 頁739−740, 1995)
[4]米国特許公報第5326718号(US 5 326 718)
[5]「ノイズパラメータモデリングとRF応用のためのSiGe形状設計交換条件」
(Niu Guofu et al, Noise Parameter Modeling and SiGe Profile Design Tradeoffs for RF Applications, Proc. Of the 2nd Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, 頁 9−14, 2000)
[6]米国特許公報第5132764号(US5132764)
[7]米国特許公報第5,177,583号(US5,177,583)
[8]旧東ドイツ経済特許第230677A3号(DD 230677A3)
[9]ドイツ公開特許第OS1514848号(DEOS1514848)
[10]ドイツ公開特許第4240205A1号(DE4240205A1)
[11]ドイツ公開特許第AS1089073号(DEAS1089073)
[12]ドイツ公開特許第19845789A1号(DE19845789A1)
[13]米国特許公報第4593305号(US4593305)
[14]日本特許公報第03−280546号(JP03−280546)
[15]日本特許公報第03−192727号(JP03−192727)
【図面の簡単な説明】
【図1】
本発明の実施例におけるバイポーラトランジスタの断面図である。
【図2】
図2Aから図2Cは、様々な製造の時点でのバイポーラトランジスタの構造の断面図である。
【図3】
図1のバイポーラトランジスタのドーピング形状の概略図である。
【符号の説明】
100   バイポーラトランジスタ
101   ベース端子
102   エミッタ端子
103   コレクタ端子
104   pドーピングされたポリシリコン層
105   第1ベース層
106   第2ベース層
107   コレクタ層
108   nドーピングされた層
201   サンドイッチ構造
202   コレクタ層
203   窒化物スペーサー
204   pドーピングされたポリシリコン層
205   アンダーエッチングされた接触領域
206   ベース
207   第1ベース層
208   第2ベース層
209   エミッタ層
210   スペーサー
300   ドーピング推移
301   縦座標
302   横座標
303   エミッタドーピング
304   第2ベース領域のドーピング推移
305   第1ベース領域のドーピング推移
306   ゲルマニウムによるベースの濃度推移

Claims (14)

  1. ベースと、すべてがドーピング原子によって高ドーピングされているエミッタと、コレクタとを備え、
    上記ベースは、ドーピング原子によって高ドーピングされた第1ベース領域と、ドーピング原子によって低ドーピングされた第2ベース領域とを有し、
    上記エミッタは、上記第2ベース領域に直接接触していることを特徴とするシリコンバイポーラトランジスタ。
  2. 上記第1ベース領域は、上記第2ベース領域よりも上記コレクタの領域の近くに配置されていることを特徴とする請求項1に記載のシリコンバイポーラトランジスタ。
  3. 上記第1ベース領域は、上記第2ベース領域よりも少なくとも2倍、上記ドーピング原子によって、高ドーピングされていることを特徴とする請求項1または2に記載のシリコンバイポーラトランジスタ。
  4. 上記第2ベース領域は、1cmあたり約5×1018個のドーピング原子によってドーピングされていることを特徴とする請求項3に記載のシリコンバイポーラトランジスタ。
  5. 上記第1ベース領域は、1cmあたり約3×1019個のドーピング原子によってドーピングされていることを特徴とする請求項3または4に記載のシリコンバイポーラトランジスタ。
  6. 上記第2領域は、10nmから40nmのベース幅を有することを特徴とする請求項1ないし5のいずれか1項に記載のシリコンバイポーラトランジスタ。
  7. 上記第1ベース領域は、1nmから30nmのベース幅を有することを特徴とする請求項1ないし6のいずれか1項に記載のシリコンバイポーラトランジスタ。
  8. 上記ベースは、さらに、第1ベース領域と第2ベース領域との間の本質的に急激な変化に対応するために用いる、さらなるドーピング原子を有することを特徴とする請求項1ないし7のいずれか1項に記載のシリコンバイポーラトランジスタ。
  9. 上記ドーピング原子は、硼素原子を含んでいることを特徴とする請求項1ないし8のいずれか1項に記載のシリコンバイポーラトランジスタ。
  10. 上記ベースは、さらに、上記ドーピング原子の拡散を減少するための炭素原子を含んでいることを特徴とする請求項1ないし9のいずれか1項に記載のシリコンバイポーラトランジスタ。
  11. 上記ベースは、ゲルマニウム原子を含んでいることを特徴とする請求項1ないし10のいずれかに記載のシリコンバイポーラトランジスタ。
  12. 上記エミッタは、ポリシリコンを含んでいることを特徴とする請求項1ないし11のいずれか1項に記載のシリコンバイポーラトランジスタ。
  13. 請求項1ないし12のいずれか1項に記載のシリコンバイポーラトランジスタを、少なくとも1つ有することを特徴とする回路構造。
  14. コレクタを形成し、
    ベースを形成し、
    第1ベース領域をドーピング原子によって高ドーピングし、
    第2ベース領域をドーピング原子によって低ドーピングし、
    エミッタを、第2ベース領域に直接形成し、
    上記エミッタのすべてを、ドーピング原子によって高ドーピングすることを特徴とするシリコンバイポーラトランジスタの製造方法。
JP2002511378A 2000-06-14 2001-06-15 シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法 Abandoned JP2004503936A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10029270 2000-06-14
PCT/DE2001/002226 WO2001097273A1 (de) 2000-06-14 2001-06-15 Silizium-bipolartransistor, schaltungsanordnung und verfahren zum herstellen eines silizium-bipolartransistors

Publications (1)

Publication Number Publication Date
JP2004503936A true JP2004503936A (ja) 2004-02-05

Family

ID=7645680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002511378A Abandoned JP2004503936A (ja) 2000-06-14 2001-06-15 シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法

Country Status (7)

Country Link
US (1) US7612430B2 (ja)
EP (1) EP1295326A1 (ja)
JP (1) JP2004503936A (ja)
KR (1) KR20030028483A (ja)
CN (1) CN1248296C (ja)
TW (1) TW512529B (ja)
WO (1) WO2001097273A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4168615B2 (ja) * 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
DE10202291A1 (de) * 2002-01-22 2003-08-07 Infineon Technologies Ag Bipolartransistor mit niederohmigem Basisanschluß
US7002221B2 (en) * 2003-08-29 2006-02-21 International Business Machines Corporation Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same
EP1738001A2 (en) * 2004-04-23 2007-01-03 ASM America, Inc. In situ doped epitaxial films
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
CN105193785B (zh) * 2015-10-29 2018-06-26 王烨 钙黄绿素在防治甲型流感药物中的应用
DE102020118776A1 (de) 2019-10-31 2021-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolartransistor (bjt) mit einem dielektrischen mehrschichtbasisfilm
US11183587B2 (en) * 2019-10-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor (BJT) comprising a multilayer base dielectric film
US20230361204A1 (en) * 2022-05-04 2023-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors and methods of forming the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1089073B (de) 1958-12-12 1960-09-15 Deutsche Bundespost Transistor zum Schalten mit teilweise fallender Charakteristik und einem Halbleiterkoerper mit der Zonenfolge npp n bzw. pnn p
DE1514848A1 (de) 1965-07-31 1969-06-26 Telefunken Patent Transistor und Verfahren zu seiner Herstellung
US4750025A (en) 1981-12-04 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Depletion stop transistor
CS229728B1 (en) 1982-03-15 1984-06-18 Petr Borek Power transistor structure arrangement
US4593305A (en) 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
JPH03280A (ja) 1989-05-29 1991-01-07 Alps Electric Co Ltd 熱転写プリンタ
US5189504A (en) 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
DE69032597T2 (de) * 1990-02-20 1999-03-25 Toshiba Kawasaki Kk Bipolartransistor mit Heteroübergang
JP2600485B2 (ja) * 1990-11-28 1997-04-16 日本電気株式会社 半導体装置
JPH0618210B2 (ja) 1990-11-30 1994-03-09 株式会社東芝 ヘテロ接合バイポーラトランジスタ
US5132764A (en) 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor
JP3141165B2 (ja) 1991-07-25 2001-03-05 本田技研工業株式会社 Rom構成の照合方法
JP2855908B2 (ja) 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
DE59209271D1 (de) 1991-09-23 1998-05-14 Siemens Ag Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor
AU2805092A (en) 1991-10-23 1993-05-21 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting improved beta and punch-through characteristics
US5352912A (en) * 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
JPH05226352A (ja) 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3228609B2 (ja) 1993-08-13 2001-11-12 株式会社東芝 半導体装置及びその製造方法
JPH07193075A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
EP0818829A1 (en) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
DE19824110A1 (de) * 1998-05-29 1999-12-09 Daimler Chrysler Ag Resonanz Phasen Transistor mit Laufzeitverzögerung
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
DE19845789A1 (de) 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
TW567559B (en) * 1999-06-23 2003-12-21 Hitachi Ltd Semiconductor device
JP2001338930A (ja) * 2000-05-29 2001-12-07 Nec Corp 半導体装置および半導体製造方法

Also Published As

Publication number Publication date
US20030178700A1 (en) 2003-09-25
WO2001097273A1 (de) 2001-12-20
CN1436366A (zh) 2003-08-13
US7612430B2 (en) 2009-11-03
EP1295326A1 (de) 2003-03-26
TW512529B (en) 2002-12-01
KR20030028483A (ko) 2003-04-08
CN1248296C (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
US7119416B1 (en) Bipolar transistor structure with self-aligned raised extrinsic base and methods
US8048734B2 (en) Bipolar transistor and method for making same
US7105415B2 (en) Method for the production of a bipolar transistor
US5962879A (en) Super self-aligned bipolar transistor
WO2009158054A1 (en) Dielectric ledge for high frequency devices
US7285470B2 (en) Method for the production of a bipolar semiconductor component, especially a bipolar transistor, and corresponding bipolar semiconductor component
JP2004503936A (ja) シリコンバイポーラトランジスタ、回路構造、およびシリコンバイポーラトランジスタの製造方法
US6861323B2 (en) Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance
JP2006279046A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製造方法
US5696007A (en) Method for manufacturing a super self-aligned bipolar transistor
KR100603120B1 (ko) 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터
US5500554A (en) Bipolar transistor having reduced base-collector capacitance while maintaining improved cut-off frequency
US7358132B2 (en) Self-aligned bipolar semiconductor device and fabrication method thereof
US6190984B1 (en) Method for fabricating of super self-aligned bipolar transistor
US7666749B2 (en) SiGe semiconductor device and method of manufacturing the same
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US7511317B2 (en) Porous silicon for isolation region formation and related structure
JPH11126781A (ja) 半導体装置及びその製造方法
US20060267149A1 (en) Bipolar junction transistors and method of manufacturing the same
US5523614A (en) Bipolar transistor having enhanced high speed operation through reduced base leakage current
US7645666B2 (en) Method of making a semiconductor device
JP3456864B2 (ja) 半導体装置及びその製造方法
US6740560B1 (en) Bipolar transistor and method for producing same
EP1449254A1 (en) Heterojunction semiconductor device and method of manufacturing such device
JP3908023B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040531