JPH09260397A - 半導体回路およびバイポーラトランジスタ - Google Patents

Abstract

(57)【要約】 【課題】低い電源電圧においても動作速度の大幅な低下
が生じないバイポーラ論理回路およびそれに使用できる
バイポーラトランジスタを提供する。 【解決手段】トランジスタを流れるコレクタ電流密度を
一定値以下にすることによって低濃度コレクタに蓄積さ
れる正孔量を低減し、さらに低濃度コレクタに正孔が蓄
積されにくいバンド構造と不純物分布を用いることによ
り、深い飽和領域においても高速動作を可能にした。 【効果】動作速度の大きな低下なしに電源電圧を３０％
〜５０％低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体回路およびバ
イポーラトランジスタに関し、詳しくは電源電圧の低下
が可能な高速かつ低消費電力の動作ができる半導体回路
およびこれに用いることができるバイポーラトランジス
タに関する。

【０００２】

【従来の技術】周知のように、Ｓｉバイポーラトランジ
スタを含む従来のＥＣＬ(Ｅmitter Coupled Logic)型回
路あるいはＣＭＬ(Current Mode Logic)型回路等の非飽
和型論理回路においては、飽和による回路の動作速度の
低下を防ぐために、エミッタ-コレクタ間電圧（ＶＣ
Ｅ）をベース-エミッタ間ＯＮ電圧（ＶＢＥ；０．８Ｖ
〜０．９Ｖ）と同等以上の値にして、ベース-コレクタ
間が順方向バイアスにならないようにすることが一般に
行なわれている。その理由は、ベース-コレクタ間が順
方向バイアスされると、多数キャリアである正孔が、ベ
ースから低濃度コレクタ層に大量に注入されて、そこに
蓄積されるため、トランジスタの動作速度が大幅に低下
してしまうからである。

【０００３】図１４〜図１６を用いてさらに詳しく説明
する。図１４は従来のバイポーラトランジスタの主要部
分の拡大断面図、図１５は図１４の破線ａに沿った部分
における深さ方法の不純物濃度分布を示す図であり、図
１６はこの場合のエミッタ、ベースおよびコレクタのバ
ンド構造を示す図である。

【０００４】ベース-コレクタ間が深く順方向バイアス
されると、図１６に示したように、べースと低濃度コレ
クタの間のポテンシャル障壁がだれて小さくなってしま
うので、多数キャリアである正孔がベースから低濃度コ
レクタ層に大量に注入され、そこに蓄積される。その結
果、トランジスタの動作速度と電流値の低下が起こる。

【０００５】そのため、従来の非飽和型論理回路の電源
電圧は、ベース-コレクタ間が順方向バイアスにならな
いように設定されていた。この点に関しては、電子情報
通信学会信学技報、第９５巻No.９５（１９９５年）の
第３１頁〜第３７頁（Technical Report of IＥＩＣ
Ｅ、Vol.９５、No.pp３１−３７（１９９５）に詳しく
記載されている。この文献では、複数のＳｉバイポーラ
トランジスタを縦積みしたＥＣＬ型回路、ＣＭＬ型回路
における電源電圧の低電圧化の限界が論じられており、
その絶対値の限界は、ほぼＶＢＥ×（定電流源トランジ
スタを除いたトランジスタ縦積み段数）＋エミッタ-コ
レクタ間飽和電圧（ＶＣＥＳ）＋抵抗による電圧降下で
あるとされ、ＶＢＥは０．８５Ｖ、ＶＣＥＳは０．５Ｖ
としている。ＶＢＥの０．８５Ｖは、回路中の定電流源
トランジスタ以外のトランジスタのエミッタ-コレクタ
間電圧ＶＣＥが０．８５Ｖ以上になり、飽和動作すなわ
ちベース-コレクタ間が順方向バイアスにはならない条
件となっている。また、ＶＣＥＳ＝０．５Ｖは、定電流
源トランジスタが、飽和によって電流値を低下させるこ
とがない条件になっている。

【０００６】図１７に、バイポーラ論理ＩＣに一般的に
用いられる、ＣＭＬ回路を用いたラッチ回路を示す。本
回路において定電流源トランジスタ以外のトランジスタ
の縦積み段数は２段である。抵抗による電圧降下を計
０．５Ｖとして上式を用いると、０．８５×２＋０．５
＋０．５＝２.７となり、本回路の電源電圧としては、
最低２.７Ｖ程度が必要となる。電源電圧２.７Ｖとした
場合の回路の各ノードにおける電位を図１７に示した。
実際のＩＣでは電源電圧は余裕を見込んで３.０Ｖに設
定されることが多い。

【０００７】従来の多くの他のバイポーラ非飽和型論理
回路においても、回路中のバイポーラトランジスタのエ
ミッタ-コレクタ間電圧ＶＣＥは、少なくとも０．４Ｖ
以上になるように電源電圧が設定されている。

【０００８】

【発明が解決しようとする課題】バイポーラ論理回路を
高周波部分に使用しているパーソナル通信用携帯情報端
末では、低消費電力化と小型軽量化が強く要求されてい
る。まず、低消費電力化については、消費電力がバイポ
ーラ論理回路の電源電圧に比例するので、電源電圧を低
下させることが不可欠である。また、小型軽量化のため
には、電源である電池の本数を減らすことが効果的であ
る。携帯情報端末に用いられるニッカド（ＮｉＣd）２
次電池１本の電圧は約１.０Ｖであるので、電池２本で
動作させるためには、電源電圧を２.０Ｖにする必要が
ある。

【０００９】しかし、上記のように、携帯情報端末に用
いられる図１７に示したＣＭＬ回路を用いたラッチ回路
では、電源電圧として最低２.７Ｖ程度は必要である。
電源電圧がこの値以下であると、ベース-コレクタ間が
順方向バイアスとなるため、上記のように、トランジス
タの低濃度コレクタ層に正孔が大量に注入されて蓄積さ
れ、回路の動作速度が大幅に低下してしまう。

【００１０】このように、従来は、回路の電源電圧の低
電圧化の限界が、携帯情報端末の低消費電力化と小型軽
量化を進める上での大きな障害になっていた。

【００１１】本発明の目的は、上記従来の問題を解決
し、電源電圧を従来の下限値より低くしても、動作速度
の大幅な低下が起こらないバイポーラ論理回路およびそ
れに用いることができるバイポーラトンジスタを実現
し、携帯情報端末の一層の低消費電力化と小型軽量化を
可能にすることである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置は、第１導電型を有する低濃度コ
レクタ層の活性領域の、上記低濃度コレクタ層に接して
形成された上記第１導電型とは逆の第２導電型を有する
ベース層に接する部分における上記第１導電型を有する
不純物の濃度が５×１０¹⁶ｃｍ^-3以上であるバイポーラ
トランジスタを具備し、当該バイポーラトランジスタの
エミッタ-コレクタ間電圧の最小値は０．４Ｖ未満であ
り、上記バイポーラトランジスタのコレクタ電流密度の
最大値が、最小エミッタ-コレクタ間電圧において上記
バイポーラトランジスタの遮断周波数が最大となるコレ
クタ電流密度の２倍よりも小さいことを特徴とする。

【００１３】すなわち、上記のように、上記従来の非飽
和型回路であは、回路中のバイポーラトランジスタのベ
ース-コレクタ間が、順方向バイアスにならないように
するために、電源電圧を低下させるのが困難であった。

【００１４】しかし、本発明は、このような従来の常識
に反し、エミッタ-コレクタ間電圧の最小値を、ベース-
コレクタ間が大きく順方向バイアスになる０．４Ｖ以下
にするとともに、コレクタ電流密度の最大値を、最小エ
ミッタ-コレクタ間電圧において遮断周波数が最大とな
るコレクタ電流密度の２倍よりも小さくするものであ
り、さらに、べース-コレクタ間が順方向バイアスにな
った場合にベースから低濃度コレクタ層に注入、蓄積さ
れる正孔の量を低減できる構造の低濃度コレクタ層を有
するバイポーラトランジスタを用いることができる。

【００１５】エミッタ-コレクタ間電圧の最小値を０．
４Ｖ以下にした場合、コレクタ電流密度の最大値を、最
小エミッタ-コレクタ間電圧において遮断周波数が最大
となるコレクタ電流密度の２倍よりも小さくなるように
設定することは、本発明者によって新たに見出された、
低濃度コレクタ層に蓄積される正孔量のコレクタ電流密
度依存性に基づいている。

【００１６】すなわち、従来の標準的なバイポーラトラ
ンジスタの、コレクタ電流密度と遮断周波数ｆＴの関係
を、エミッタ-コレクタ間電圧ＶＣＥをパラメータとし
て、図６に示した。図６に示したように、従来のバイポ
ーラトランジスタでは、回路中のトランジスタのＶＣＥ
が最低１.０Ｖ程度になるように設定され、また回路を
高速動作させる場合は、最大のコレクタ電流密度はＶＣ
Ｅ＝１.０Ｖで遮断周波数ｆＴが最大となる値付近に設
定されていた。一方、ＶＣＥをベース-コレクタ間が大
きく順方向バイアスとなる値、例えば０．２Ｖに低下し
た場合、ｆＴが最大となるコレクタ電流密度は約１／５
になる。

【００１７】図６に示したトランジスタと同じトランジ
スタの、コレクタ電流密度と低濃度コレクタ層に蓄積さ
れる正孔量の関係を、エミッタ-コレクタ間電圧をパラ
メータとして、図７（ａ）に示した。図７（ａ）の縦軸
には、低濃度コレクタ層に蓄積される正孔量をベース-
コレクタ間容量に換算し、さらにコレクタ電流が流れて
いない場合の活性領域のベース-コレクタ間容量で規格
化した値が示されている。

【００１８】図７（ａ）から明らかなように、蓄積正孔
量のコレクタ電流密度依存性は、それぞれのエミッタ-
コレクタ間電圧ＶＣＥにおいて、遮断周波数ｆＴが最大
となるコレクタ電流密度Ｉｃ（ｆＴ_max）に近づく近傍
から指数関数的に急激に増大する。エミッタ-コレクタ
間電圧ＶＣＥが０．２Ｖの場合、ｆＴが最大となるコレ
クタ電流密度の２倍以上のコレクタ電流密度領域では、
蓄積正孔量は非常に大きい値となる。また、従来は回路
を高速動作させる場合に、通常設定されるコレクタ電流
密度領域では、蓄積ホール量はさらに大きい値となる。

【００１９】一方、ｆＴが最大となるコレクタ電流密度
の２倍以下の低コレクタ電流密度領域では、蓄積正孔量
は比較的少ない。従って、回路中のトランジスタのＶＣ
Ｅの最小値が０．２Ｖとなるように設定した場合でも、
最大のコレクタ電流密度が、ＶＣＥ＝０．２Ｖでの遮断
周波数が最大となるコレクタ電流密度の２倍程度よりも
小さくなるように設定すれば、飽和動作によってトラン
ジスタの低濃度コレクタ層に蓄積される正孔量は比較的
少なく、回路の動作速度の低下を少なくすることができ
る。

【００２０】上記説明から明らかなように、エミッタ-
コレクタ間電圧が小さくても、コレクタ電流密度を一定
値以下にすれば、正孔の蓄積による回路の動作速度の低
下を少なくすることができる。しかし、さらに上記低濃
度コレクタ層を有するバイポーラトランジスタを回路中
に用いれば、ベース-コレクタ間が順方向バイアスにな
った場合に、ベースから低濃度コレクタ層に注入、蓄積
される正孔の量をさらに少なくすることができる。

【００２１】このような低濃度コレクタ層を有するバイ
ポーラトランジスタとしては、下記のようなバイポーラ
トランジスタを用いて半導体回路を構成するすることに
より、上記目的は達成される。

【００２２】すなわち、上記低濃度コレクタ層の活性領
域における上記第１導電型不純物の深さ方向における濃
度分布が平坦で５×１０¹⁶ｃｍ-³以上である第１のバイ
ポーラトランジスタ、上記低濃度コレクタ層の活性領域
における上記第１導電型不純物の深さ方向の濃度分布
が、上記ベース層に接する部分で最大である第２のバイ
ポーラトランジスタ、上記ベース層がＳｉＧｅ混晶から
なり、上記エミッタ層および上記コレクタ層がそれぞれ
Ｓｉからなる第３のバイポーラトランジスタ、上記ベー
ス層がＳｉＧｅ混晶からなり、上記エミッタ層および上
記低濃度コレクタ層がそれぞれＳｉからなり、かつ活性
領域における上記第１導電型不純物の深さ方向における
濃度分布の第１の極大点が上記ベース層に接する部分に
形成され、さらに第２の極大点が上記第１の極大点と上
記低濃度コレクタ層の下面に接して形成された上記第１
導電型を有する高濃度埋め込み層の間に形成されてある
第４のバイポーラトランジスタ、上記ベース層がＳｉＧ
ｅ混晶からなり、上記エミッタ層および上記とコレクタ
層がＳｉからそれぞれなり、かつ上記ベース層のＧｅ組
成が上記エミッタ層側から上記コレクタ層側にかけて増
加し、Ｇｅ組成の勾配は、上記ベース層が上記コレクタ
層に接する部分の方が、上記ベース層が上記エミッタ層
に接する部分よりも大きい第５のバイポーラトランジス
タ、上記ベース層がＳｉＧｅ混晶からなり、上記エミッ
タ層および上記低濃度コレクタ層がそれぞれＳｉからな
り、かつ上記低濃度コレクタ層の活性領域は寄生領域よ
り不純物濃度が高い第６のバイポーラトランジスタ、上
記ベース層が上記第２導電型を有するＳｉＧｅ混晶から
なり、上記エミッタ層および上記コレクタ層がそれぞれ
上記第１導電型を有するＳｉからなり、上記低濃度コレ
クタ層の活性領域において、上記第１導電型を有する不
純物の深さ方向の濃度分布が、上記ベース層に接する部
分で極大である第７のバイポーラトランジスタおよび上
記ベース層が上記第２導電型を有するＳｉＧｅ混晶から
なり、上記エミッタ層および上記コレクタ層が上記第１
導電型を有するＳｉからそれぞれなり、上記低濃度コレ
クタ層の活性領域における上記第１導電型不純物の濃度
分布は、上記ベース層に接する部分で５×１０¹⁶ｃｍ-³
以上である第８のバイポーラトランジスタの少なくとも
一種を用いることができ、これにより上記目的は達成さ
れる。

【００２３】これらのバイポーラトランジスタを用いる
ことにより、ベース-コレクタ間が順方向バイアスにな
った場合でも、ベースから低濃度コレクタ層に注入、蓄
積されるホールの量を少なくすることができる。

【００２４】すなわち、低濃度コレクタ層へ注入および
蓄積される正孔の量は、ベース-低濃度コレクタ接合部
分のバンド構造によって決まる。比較のため、従来の通
常のトランジスタの活性領域における深さ方向の不純物
分布の一例を図１５に、この場合のエミッタ、ベースお
よびコレクタのバンド構造を図１６に示した。この場
合、低濃度コレクタ層の第１導電型不純物の濃度が低い
ことからその部分でのバンドの勾配はゆるやかでベース
から低濃度コレクタ層への正孔の注入に対する障壁効果
は小さく、正孔の注入蓄積が容易に起こる。

【００２５】まず、低濃度コレクタ層における不純物の
深さ方向の濃度分布を、ベース層に接する部分で極大と
した場合について説明する。図２２に上記第２のバイポ
ーラトランジスタの、活性領域における深さ方向の不純
物分布の一例を示し、この場合のエミッタ、ベース、コ
レクタのバンド構造を図２３に示した。この場合は、第
１導電型不純物の濃度が、低濃度コレクタ層のベース層
に接する部分で高くなっているため、ベース-コレクタ
間の正孔に対するポテンシャル障壁は、図１６に示した
通常のトランジスタの場合より急峻になっている。その
ため上記第２のバイポーラトランジスタの方が、通常の
トランジスタより低濃度コレクタ層に蓄積される正孔量
が少なくできる。上記第１のバイポーラトランジスタに
ついても、同様の理由によって低濃度コレクタ層に蓄積
される正孔量が少なくできる。低濃度コレクタ層に蓄積
される正孔の量は、低濃度コレクタ層のベース層に接す
る部分での第１導電型不純物の濃度が高くなるほど少な
くなるが、実用上問題のない量まで低下するためには、
ベース層に接する部分での第１導電型不純物の濃度を５
×１０¹⁶ｃｍ^-3以上にすることが望ましい。

【００２６】また、上記第２のバイポーラトランジスタ
のように、活性領域のみの濃度を大きくした方が、低濃
度コレクタ層全体の不純物濃度を大きくするよりも、ベ
ース-コレクタ間容量を小さくできるので、トランジス
タの高速動作に有利である。

【００２７】次に、ベースにＳｉＧｅ混晶、コレクタに
Ｓｉを用いる場合について説明する。図１８に上記第３
のバイポーラトランジスタ３の活性領域の深さ方向の不
純物分布とＧｅ組成分布の一例を示し、図１９にこの場
合のエミッタ、ベースおよびコレクタのバンド構造を示
した。この場合は、ベース層と低濃度コレクタ層の境界
に、Ｇｅ組成の違いに起因した正孔に対するポテンシャ
ル障壁が生じるので、図１６に示した通常のトランジス
タの場合のバンド構造と比較して、ベース-コレクタ間
の正孔に対するポテンシャル障壁がより急峻になる。そ
のため第３の上記バイポーラトランジスタの方が、通常
のトランジスタと比較して低濃度コレクタ層に蓄積され
る正孔量を少なくできる。上記第６のバイポーラトラン
ジスタの場合は、上記低濃度コレクタ層の不純物分布の
効果とＳｉＧｅベースの効果の両者により、通常のトラ
ンジスタより低濃度コレクタ層に蓄積される正孔量を少
なくすることができる。また、上記第６のバイポーラト
ランジスタのように、活性領域のみの不純物濃度を大き
くした方が、低濃度コレクタ層全体の不純物濃度を大き
くするよりも、ベース-コレクタ間容量を小さくでき
る。

【００２８】次に、上記第１および第３のバイポーラト
ランジスタにおける、低濃度コレクタ層に蓄積される正
孔量の低下効果を定量的に説明する。図７(b)に、エミ
ッタ-コレクタ間電圧の最小値を０．２Ｖに設定した場
合の、上記第１および第３のバイポーラトランジスタ、
および比較のために従来技術の通常のトランジスタにお
けるコレクタ電流値と低濃度コレクタ層に蓄積されるホ
ール量の関係を示す。低濃度コレクタ層に蓄積される正
孔量は、図７（ａ）と同様に、ベース-コレクタ間容量
に換算し、さらにコレクタ電流が流れていない場合の活
性領域のベース-コレクタ間容量で規格化した値となっ
た。コレクタ電流密度とは無関係に上記第１および第３
のバイポーラトランジスタの方が、低濃度コレクタ層に
蓄積される正孔量が、従来の通常のトランジスタと比較
して小さくなった。

【００２９】さらに、上記第４、第５、第７および第８
のバイポーラバイポーラトランジスタを用いることによ
り、低濃度コレクタ層に注入、蓄積される正孔量をさら
に少なくすることができ、動作速度を大きくすることが
できる。

【００３０】すなわち、上記第５のバイポーラトランジ
スタの活性領域の深さ方向の不純物分布とＧｅ組成分布
の一例を図２０に、この場合のエミッタ、ベース、コレ
クタのバンド構造を図２１に、それぞれ示した。図２０
から明らかなように、上記第５のバイポーラトランジス
タのベース-低濃度コレクタ接合部分におけるＧｅ組成
の変化は、図１９に示したＧｅ組成の勾配が均一である
従来の上記第３のバイポーラトランジスタの場合よりも
大きい。そのため、第５のバイポーラトランジスタのバ
ンド構造は、従来型のＳｉＧｅ混晶ベーストランジスタ
の場合よりも、ベース-低濃度コレクタ間の正孔に対す
るポテンシャル障壁が高くなっている。従って上記第５
のバイポーラトランジスタの方が、上記第３のバイポー
ラトランジスタより低濃度コレクタ層に蓄積される正孔
量をさらに少なくできる。ＧｅとＳｉとの格子ミスマッ
チよる応力に起因する欠陥は、ベース層のＧｅ組成の積
分量が一定値を越えることにより発生する。従って、欠
陥を発生させずにベース-低濃度コレクタ接合部分のＧ
ｅ組成をできるだけ大きくするためには、第５のバイポ
ーラトランジスタのように、Ｇｅ組成勾配をベース層中
で増大させればよい。

【００３１】図１１に、上記第７のバイポーラトランジ
スタの活性領域の深さ方向における不純物分布とＧｅ組
成分布の一例を示し、この場合のエミッタ、ベースおよ
びコレクタのバンド構造を図１２に示した。この場合、
低濃度コレクタ層の不純物濃度がベース層に接する部分
で高くなっているため、図２２に示す上記第５のバイポ
ーラトランジスタのバンド構造と比較して、ベース-低
濃度コレクタ間の正孔に対するポテンシャル障壁がより
急峻になっている。従って第７のバイポーラトランジス
タの方が、低濃度コレクタ層に蓄積される正孔量を、第
５のバイポーラトランジスタよりさらに少なくすること
ができる。

【００３２】同様の理由により、上記第８のトランジス
タについても、同様に低濃度コレクタ層に蓄積される正
孔量が少なくできる。低濃度コレクタ層に蓄積される正
孔量は、低濃度コレクタ層のベース層に接する部分にお
ける第１導電型不純物濃度が高くなるほどより少なくな
るが、実用上問題のない量まで低下するためには、ベー
ス層に接する部分での第１導電型不純物濃度を５×１０
¹⁶ｃｍ^-3以上にすることが望ましい。

【００３３】上記第４のバイポーラトランジスタの活性
領域の、深さ方向における不純物分布とＧｅ組成分布の
一例を図３に、エミッタ、ベースおよびコレクタのバン
ド構造を図４に、それぞれ示した。

【００３４】図４から明らかなように、上記第４のバイ
ポーラトランジスタのバンド構造は、図１２に示した第
７のバイポーラトランジスタのバンド構造にくらべて、
低濃度コレクタ層における電子に対するこぶ状の障壁が
低い。そのため第４のバイポーラトランジスタの方が第
７のバイポーラトランジスタより動作速度を大きくでき
る。このようにして、特定の構造を有するバイポーラト
ランジスタを用いることによって、エミッタ-コレクタ
間電圧が低くても、低濃度コレクタ層に注入、蓄積され
る正孔量を低下することができる。

【００３５】以上説明は下記のように要約できる。すな
わち、見出された低濃度コレクタ層に蓄積される正孔量
のコレクタ電流値依存性に基づいて、コレクタ電流密度
の最大値をバイポーラトランジスタの遮断周波数が最大
となるコレクタ電流密度の２倍よりも小さくなるように
設定し、かつ注入される正孔量を低減できる構造の低濃
度コレクタ層を有するバイポーラトランジスタを用いる
ことにより、エミッタ-コレクタ間電圧の最小値が、ベ
ース-コレクタ間が大きく順方向バイアスとなる０．４
Ｖ以下であっても、低濃度コレクタ層に注入、蓄積され
る正孔量を十分少なくできる。その結果、上記電源電圧
の下限を表す式において、ＶＢＥおよびＶＣＥＳとし
て、それぞれ０．４Ｖ以下の所望の値に置き換えたもの
をこの場合の電源電圧の下限とすることができ、上記目
的、すなわち、電源電圧の大幅な低減が達成できる。

【００３６】半導体回路としては、バイポーラトランジ
スタと抵抗素子からなるフリップフロップ回路の出力端
子が第２のフリップフロップ回路のクロック端子に結合
された回路を含み、少なくとも３個の抵抗素子と少なく
とも２個のバイポーラトランジスタを含み、上記抵抗素
子のうちの第１の上記抵抗素子は最高電位を供給する電
源に接続され、第２および第３の上記抵抗素子は、上記
第１の抵抗素子と二つのバイポーラトランジスタのコレ
クタとの間に結合された差動型回路が、その出力端子の
部分に結合していることを特徴とする半導体回路を構成
することができ、それにより本発明の目的が達成され
る。

【００３７】また、バイポーラトランジスタと抵抗素子
からなるフリップフロップ回路の出力端子が第２のフリ
ップフロップ回路のクロック端子に結合された回路を含
む半導体回路において、少なくとも１個の抵抗素子と直
列に結合された少なくとも１個のバイポーラトランジス
タからなる定電流源を、上記出力端子に結合させて半導
体回路を構成することができ、これによって上記目的は
達成される。

【００３８】さらに、上記目的を達成するためのバイポ
ーラトランジスタとしては、第１導電型を有する低濃度
コレクタ層、当該低濃度コレクタ層上に形成された上記
第１導電型とは逆の第２導電型を有するベース層および
当該ベース層上に形成された上記第１導電型を有するエ
ミッタ層を具備し、上記ベース層はＳｉＧｅ混晶からな
り、上記エミッタ層および上記低濃度コレクタ層がそれ
ぞれＳｉからなり、かつ上記ベース層内における上記Ｓ
ｉＧｅ混晶のＧｅ組成は、上記ベース層が上記エミッタ
層と接する部分より上記ベース層が上記コレクタ層と接
する部分の方が高いことを特徴とする。

【００３９】バイポーラトランジスタの上記コレクタ層
の上記ベース層に接する部分における上記第１導電型を
有する不純物の濃度は５×１０¹⁶ｃｍ^-3以上とすること
により、良好な結果が得られる。

【００４０】バイポーラトランジスタの上記低濃度コレ
クタ層の活性領域は寄生領域より不純物濃度を高くする
ことにより、良好な結果が得られる。

【００４１】バイポーラトランジスタの上記低濃度コレ
クタ層の活性領域内における上記第１導電型不純物の深
さ方向の濃度分布は、上記ベース層に接する部分に極大
部が形成されていることにより、良好な結果が得られ
る。

【００４２】バイポーラトランジスタの上記極大部の下
方にさらに第２の極大部が形成されていることにより、
良好な結果が得られる。

【００４３】バイポーラトランジスタの上記極大部以外
の上記低濃度コレクタ層の活性領域内における、上記第
１導電型不純物の深さ方向の濃度分布をほぼ均一とする
ことにより、良好な結果が得られる。

【００４４】

【発明の実施の形態】特定の構造を有する上記第１〜第
８のバイポーラトランジスタを、非飽和型以外の回路、
例えばＴＴＬ(Transistor Transistor Logic)等、エミ
ッタ-コレクタ間電圧の最小値が０．４Ｖ以下になるよ
うに設定される飽和型回路中に用い、かつそのバイポー
ラトランジスタのコレクタ電流密度の最大値を、その最
小エミッタ-コレクタ間電圧においてそのバイポーラト
ランジスタの遮断周波数が最大となるコレクタ電流密度
の２倍よりも小さくなるように設定することにより、通
常のトランジスタ用いるよりも、回路の動作速度を大き
くすることができる。

【００４５】また、図１７に示したフリップフロップ回
路では、トランジスタを３段に縦積みした構成の回路が
用いられ、最上段のトランジスタの出力と２段目のトラ
ンジスタの入力を結合させる場合がある。この場合、出
力と入力では電圧レベルが異なっているので、電圧レベ
ルをシフトさせる必要がある。従来は、この電圧レベル
の差が０．８Ｖ以上であるため、図１３に示したような
エミッタフォロア回路を、レベルシフトのためのバッフ
ァ回路として用いていた。一方、本発明では、この電圧
レベルの差は０．２Ｖで、上記従来の場合よりはるかに
小さいので、図１に示したように抵抗素子を３個用いた
差動回路を用いることができる。

【００４６】また、図３０に示したように、抵抗素子と
直列に接続された停電流電源を用いて０．２Ｖレベルシ
フトを行なうこともできる。

【００４７】非飽和回路の電源電圧、消費電力、電池個
数の低減率および飽和回路の動作速度の増加率は、回路
中に使用されるトランジスタの構造によって異なる。す
なわち、図２４〜図２７は、エミッタ-コレクタ間電圧
がそれぞれ０．１Ｖ、０．２Ｖ、０．３Ｖ、０．４Ｖの
場合のコレクタ電流値と活性領域のベース-コレクタ間
容量の関係を、５種類の構造のトランジスタについて示
したものである。この場合の活性領域のベース-コレク
タ間容量とは、低濃度コレクタ層への正孔の蓄積を等価
的に接合容量と見なし電流が流れていない場合の活性領
域の接合容量で規格化したものである。図２４〜２７に
おいて（Ａ）は本発明の下記実施例１に用いたトランジ
スタ、すなわちＳｉＧｅベースのＧｅ組成勾配がベース
層中で変化しておりかつ低濃度コレクタ層の真性領域で
Ｎ型不純物濃度が２つの極大値をもつトランジスタ、
（Ｂ）はＧｅ組成勾配がベース層中で一定であることの
みが上記（Ａ）と異なるトランジスタ、（Ｃ）が低濃度
コレクタ層のＮ型不純物濃度が均一であることのみが
（Ａ）のトランジスタと異なっているトランジスタ、
（Ｄ）はベース層中にＧｅが含有されていないことのみ
が（Ａ）のトランジスタと異なるトランジスタ、（Ｅ）
は比較のための従来周知のトランジスタである。これら
の図から明らかなように、トランジスタの構造が（Ｅ）
から（Ａ）に変化するにしたがって、等価的なベース-
コレクタ間容量がより小さくなる。さらにトランジスタ
の構造が（Ｅ）から（Ａ）に変化するにしたがって、エ
ミッタ-コレクタ間電圧を小さくした場合の等価的なベ
ース-コレクタ間容量の増大率がより小さくなる。すな
わち、トランジスタの構造が（Ｅ）から（Ａ）に変化す
るにつれて、回路の動作速度の大きな低下を起こすこと
なしに、エミッタ-コレクタ間電圧をより小さくするこ
とができる。その結果、トランジスタの構造が（Ｅ）か
ら（Ａ）に変化するにしたがって、回路の電源電圧、消
費電力、電池個数の低減率、動作速度の増加率がより大
きくなる。

【００４８】

【実施例】

〈実施例１〉本発明の第１の実施例を図１〜７を用いて
説明する。図１は本発明を適用したＣＭＬ回路により、
フリップフロップ回路を構成した例である。図１では、
電流が流れている経路について、各ノードの電位が示さ
れている。バイポーラトランジスタＴ１、Ｔ２、Ｔ３の
エミッターコレクタ間電位の最小値は、それぞれ０．２
Ｖ、０．２Ｖ、０．４５Ｖであり、回路の電源電圧は、
ＶＣＣ＝０Ｖに対しＶＥＥ＝−１.３５Ｖである。な
お、図１に示した回路の代わりにず３０に示した回路を
用いることができる。ず３０もＣＭＬ回路によってフリ
ップフロップを構成した例である。この場合も、電流が
流れる経路について各ノードの電位が示されている。本
科色によっても電源電圧および入出力は、図１に示した
回路の場合と同じになり、その結果、電源電圧と消費電
力は図１に示した回路と同様になる。

【００４９】本回路に用いたバイポーラトランジスタの
断面図を図２に示す。図２において、符号１はＰ型Ｓｉ
基板、２はＮ型埋め込み層、３はＮ-型Ｓｉエピタキシ
ャル層からなる低濃度コレクタ層、４はＮ型層からなる
コレクタ取出し領域、５はＰ型層、６、６’はＳｉＯ₂
膜、７はＳｉ₃Ｎ₄膜、８はＳｉＯ₂膜、９はＰ型ＳｉＧ
ｅエピタキシャル層からなるベース層、１０はＮ型層、
１１はＰ型多結晶Ｓｉ膜、１２はＮ型層からなるエミッ
タ層、１３、１４はＮ型多結晶Ｓｉ膜、１５はＳｉ₃Ｎ₄
膜、１６、１７はＳｉＯ₂膜、１８、１９、２０は金属
電極であり、１８はエミッタ電極、１９はベース電極、
２０はコレクタ電極を、それぞれ表わす。

【００５０】図３は、図２で示したバイポーラトランジ
スタの主要部分の拡大図である。図３にいて、図２と同
じ符号（番号）は同一の物を表わす。図３の破線ａ部に
おける深さ方向の不純物分布およびＧｅ組成を図４に示
した。

【００５１】図４から明らかなように、Ｎ-型Ｓｉエピ
タキシャル層からなる低濃度コレクタ層３の真性領域に
は、Ｎ型層１０に対応する二つのＮ型不純物濃度の極大
値が形成されており、そのうちの一つはベース層９と低
濃度コレクタ層３の境界に位置し、他の一つは低濃度コ
レクタ層３の中央付近に位置している。ベース層９のＧ
ｅ組成は、エミッタ-ベース接合からベース-コレクタ接
合に近づくにともなって増大し、その組成増大の勾配
は、ベース層９の中央付近で、さらに急峻に変化した。

【００５２】本トランジスタの製造方法を図２８により
説明する。図２８において図２と同じ番号は、図２の場
合と同じものを表わす。まず、酸化、ホトリソグラフィ
および化学気相成長（ＣＶＤ）法など周知の方法を用い
て、図２８（ａ）に示した構造を形成した後、周知のホ
トリソグラフィおよびドライエッチング方法により、ト
ランジスタの活性領域となる部分のＳｉＯ₂膜１６、１
６’、多結晶Ｓｉ膜１１およびＳｉ₃Ｎ₄膜７を選択的に
除去し、図２８（ｂ）に示したように、ＳｉＯ₂膜６の
表面を露出する開口部を形成した。

【００５３】次に、周知の化学気相成長法によって、Ｓ
ｉＯ₂膜２１および多結晶Ｓｉ膜２２を積層して形成し
た後、周知のイオン打ち込み法によってリンイオンを打
ち込み、図２８（ｃ）に示したように、低濃度Ｎ型層３
のうち、トランジスタの活性領域となる部分のＮ型不純
物濃度選択的に高くして、深さ方向において互いに分離
された二つの高濃度のＮ型層１０を形成した。

【００５４】周知のウエットエッチング法を用い、多結
晶Ｓｉ膜２２、ＳｉＯ₂膜２１およびＳｉＯ₂膜１１を除
去して、一方の上記Ｎ型層１０表面を露出させた後、図
２８（ｄ）に示したように、上記高濃度のＮ型層１０の
露出された表面上に、ＳｉＧｅ混晶９を周知の低温エピ
タキシャル成長法によって選択的に成長させた。ＳｉＧ
ｅ混晶９中のＧｅ組成は、周知の方法によって成長開始
時に最も大きく、成長が進むにつれて小さくなるように
し、かつ、その組成勾配が途中で小さくなるようにし
た。 図２８（ｅ）に示したように、Ｎ型多結晶Ｓｉ膜
１３を周知の化学気相成長法を用いて形成した後、周知
のホトリソグラフィおよびドライエッチングによって所
定の形状にパターニングし、加熱してＮ型不純物を拡散
させて、上記ＳｉＧｅ混晶９の表面にＮ型エミッタ１２
を形成した。

【００５５】このようにして形成されたトランジスタの
エミッタ、ベースおよびコレクタのバンド構造を図５に
示した。図５から明らかなように、このトランジスタで
は、ホールに対する急峻なポテンシャル障壁が、ベース
-コレクタ間に形成されているため、ベース-コレクタ間
が順方向にバイアスされた場合に、低濃度コレクタ層に
蓄積されるホール量が低減された。本実施例において
は、本トランジスタの最大のコレクタ電流密度は、１.
０×１０^-4Ａ／μｍ²であり、この場合の本回路の動作
周波数は２ＧＨ_Zであった。

【００５６】本トランジスタの遮断周波数とコレクタ電
流密度との関係を、エミッタ-コレクタ間電圧をパラメ
ータとして図６に示した。本トランジスタの最大のコレ
クタ電流密度は１.０×１０^-4Ａ/μｍ²であり、この値
はエミッタ-コレクタ間電圧０．２Ｖの場合に、本トラ
ンジスタが最大の遮断周波数を示すコレクタ電流密度
２.０×１０^-4Ａ／μｍ²よりも小さかった。

【００５７】図２５において、曲線（Ａ）は本トランジ
スタの低濃度コレクタ部分に蓄積されたホール量とコレ
クタ電流密度との関係を示す。蓄積されるホール量は電
流が流れていない場合の活性領域のベース-コレクタ接
合容量によって規格化されている。 図２５から明らか
なように、電流密度が、本回路中の本トランジスタの最
大のコレクタ電流密度１.０×１０^-4Ａ／μｍ²より小さ
い場合は、蓄積されるホール量は電流が流れていない場
合の活性領域のベース-コレクタ接合容量の２.７倍以下
であった。その結果、同一消費電流における動作周波数
の低下を約１０％程度に抑えることが可能になった。

【００５８】本実施例によれば２ＧＨ_Zの動作周波数に
おいて、従来の同形式の回路と比較して、電源電圧は１
／２に低減できたのに対し、消費電流の増加は１０％の
みであり、消費電力を４５％低減できることが確認され
た。

【００５９】〈実施例２〉本発明の第２の実施例を図８
〜１０を用いて説明する。本実施例は上記実施例１と同
じ回路に、実施例１で用いたものとは異なるバイポーラ
トランジスタを用いた例である。回路中の各ノードの電
位、電源電圧も実施例１と同じ値にした。

【００６０】図８は本実施例に用いたバイポーラトラン
ジスタの主要部分の拡大図である。図８における各番号
は、それぞれ実施例１の場合と同じものを表す。図８に
おける破線ａに沿った部分の不純物濃度分布とＧｅの組
成分布を図９に示した。本トランジスタを実施例１で用
いたトランジスタと比較すると、低濃度コレクタ層のＮ
型不純物分布が異なっている。すなわち、本トランジス
タの低濃度コレクタ層の真性領域１０では、Ｎ型不純物
濃度が低濃度コレクタ層の他の領域の濃度１×１０^-15
ｃｍ^-3よりも高い２×１０^-17ｃｍ^-3であり、かつ、深
さ方向の分布は均一である。

【００６１】このトランジスタのエミッタ、ベースおよ
びコレクタのバンド構造を図１０に示した。図１０から
明らかなように、本実施例の場合も、実施例１の場合と
同様に、正孔に対する急峻なポテンシャル障壁が、ベー
ス-コレクタ間に形成されているため、ベース-コレクタ
間が順方向にバイアスされた場合に、低濃度コレクタ層
に蓄積される正孔量が低減された。

【００６２】本実施例におけるトランジスタの最大のコ
レクタ電流密度は、実施例１の場合と同様に１.０×１
０^-4Ａ／μｍ²にした。本実施例によれば、実施例１の
場合と同様に、動作周波数２ＧＨ_Zにおいて従来の同形
式の回路よりも消費電力を４５％低減できた。また従来
は電源として起電力１Ｖの電池が３個必要であったが、
本実施例では上記電池の数を２個に減らすことができ
た。

【００６３】〈実施例３〉本発明の第３の実施例を図１
１、１２を用いて説明する。本実施例は実施例１と同じ
回路に実施例１とは異なるバイポーラトランジスタを用
いた例である。回路中のノードの電位、電源電圧も実施
例１と同じにした。

【００６４】本実施例に用いたバイポーラトランジスタ
の構造は、図３に示した実施例１の場合とほぼ同じであ
るが、低濃度コレクタ層におけるＮ型不純物の分布が異
なっている。本実施例に用いたトランジスタの、図３に
おける破線ａに沿った部分の不純物濃度分布とＧｅの組
成分布を、図１１に示した。図１１から明らかなよう
に、低濃度コレクタ層の真性領域１０とｐ型ベース層９
との境界に、Ｎ型不純物濃度の極大値が存在している。
また、この境界の近傍にＧｅ組成のピークが存在してい
る。

【００６５】このトランジスタのエミッタ、ベースおよ
びコレクタのバンド構造を図１２に示した。本実施例に
おいても、実施例１の場合と同様に、正孔に対する急峻
なポテンシャル障壁が、ベース-コレクタ間に形成され
ているため、ベース-コレクタ間が順方向にバイアスさ
れた場合に、低濃度コレクタ層に蓄積されるホール量が
低減された。

【００６６】本実施例におけるこのトランジスタの最大
のコレクタ電流密度は、上記実施例１の場合と同様に
１.０×１０^-4Ａ／μｍ²とした。本実施例でも、実施例
１、２と同様に、正孔に対する急峻なポテンシャル障壁
がベース-コレクタ間に形成されているため、ベース-コ
レクタ間が順方向にバイアスされた場合に低濃度コレク
タ層に蓄積される正孔量が低減された。しかし、図１２
に示したように、低濃度コレクタ領域に電子に対するポ
テンシャル障壁が形成されているため、実施例１、２と
比較するとトランジスタの動作速度が低かった。その結
果、動作周波数２ＧＨ_Zにおける従来の同形式の回路と
比較しての消費電力の低減は３５％であって、上記実施
例１、２の場合より、低減効果がやや小さかった。

【００６７】上記実施例と同じ回路に、さらに異なるト
ランジスタを用いることもできる。例えば、ベース層中
のＧｅの組成分布として、ベースからコレクタへかけて
の組成勾配が均一であってもよいし、また、ベース層中
にＧｅが含有されず、Ｓｉのみであってもかまわない。
さらに低濃度コレクタ層におけるＮ型不純物分布が、真
性領域と寄生領域で差がなくてもよく、深さ方向の分布
が均一であってもかまわない。ただし、これらのトラン
ジスタを用いた場合は、低濃度コレクタ層に蓄積される
正孔量を低減させる効果が、上記実施例と比較すれば低
くなる。その結果、同一の周波数で動作させる場合に必
要な消費電流が、上記実施例と比較して増大し、消費電
力の低減効果は、上記実施例よりやや小さくなる。

【００６８】〈実施例４〉本発明の第４の実施例を図１
３を用いて説明する。本実施例は、図１３に示したＥＣ
Ｌ（Emｉtter Coupled Logｉc)回路によるフリップフロ
ップ回路に本発明を適用した例である。図１３には、電
流が流れている経路について、各ノードの電位を示され
ている。トランジスタＴ１、Ｔ２、Ｔ３、Ｔ4のエミッ
ターコレクタ間電位の最小値はそれぞれ０．２Ｖ、０．
２Ｖ、１.２Ｖ、０．７５Ｖとし、回路の電源電圧はＶ
ＣＣ＝０Ｖに対しＶＥＥ＝-２.１Ｖとした。

【００６９】本回路に用いられたバイポーラトランジス
タは、上記実施例１の場合と同じである。これらトラン
ジスタの最大のコレクタ電流密度は、１.０×１０^-4Ａ
／μｍ²にした。本実施例によると、動作周波数２ＧＨ_Z
における従来の同じ回路よりも、電源電圧は３５％低減
できるのに対し、消費電流の増加は１０％のみであり、
消費電力は１９％低減できた。また、従来の場合では、
電源として起電力１Ｖの電池が４個必要であったが、本
実施例では３個に減らすことができた。

【００７０】〈実施例５〉本発明の第５の実施例を図２
９および図１を用いて説明する。図２９は本発明を適用
した携帯情報端末の周波数シンセサイザーに用いられる
１/１２８、１/１２９可変分周器の回路ブロック図であ
る。図２９中のフリップフロップ回路としては、上記実
施例１に示したフリップフロップ回路（図１）を用い
た。図２９に示した回路ブロック中には、出力端子Ｑか
らクロック端子Ｃへの入力が存在するが、この部分では
入出力の電位レベルを合わせるために、バッファ回路を
介在させることが必要である。従来はこの電位レベルの
差が０．８Ｖ以上あり、バッファ回路にはエミッタフォ
ロア回路が用いられていた。

【００７１】しかし、本実施例ではこの電位レベルの差
は０．２Ｖであり、図１に示したように抵抗素子を３個
用いた差動回路が構成されている。これらの抵抗素子の
うち、１個は最高電位電源に接続されており、残りの２
個はその１個の抵抗素子と２個のバイポーラトランジス
タのコレクタと接続されている。図１に示した回路の代
わりに図３に示した回路を用いてもよい。回路中のバイ
ポーラトランジスタとしては、上記実施例１と同じもの
が用いられ、回路の電源電圧および回路中の各ノードの
電位も実施例１と同じにした。すなわち電源電圧は１.
３５Ｖで従来の１／２となっている。本回路中でのバイ
ポーラトランジスタの最大のコレクタ電流密度は、１.
０×１０^-4Ａ／μｍ²とし、この場合の本回路の動作周
波数は２ＧＨ_Zにした。

【００７２】本トランジスタの遮断周波数とコレクタ電
流との関係を、エミッタ-コレクタ間電圧をパラメータ
として図６に示した。図６から明らかなように、本回路
中での本トランジスタの最大のコレクタ電流密度１.０
×１０^-4Ａ／μｍ²は、エミッタ-コレクタ間電圧０．２
Ｖの場合に、本トランジスタが最大の遮断周波数を示す
コレクタ電流密度２.０×１０^-4Ａ／μｍ²よりも少し小
さい値になった。

【００７３】図２５において、曲線（Ａ）は本トランジ
スタにおける低濃度コレクタ部分に蓄積される正孔量と
コレクタ電流密度との関係を示す。蓄積されるホール量
は電流が流れていない場合の活性領域のベース-コレク
タ接合容量によって規格化されている。本トランジスタ
においては、最大の遮断周波数を示すコレクタ電流密度
２.０×１０^-4Ａ／μｍ²よりも小さいコレクタ電流密度
では、正孔蓄積量の顕著な増大は起こらなかった。特に
本回路において設定された最大のコレクタ電流密度１.
０×１０^-4Ａ／μｍ²より小さい電流密度では、蓄積さ
れる正孔量は、電流が流れていない場合の活性領域のベ
ース-コレクタ接合容量の２.７倍以下であった。そのた
め、同一の消費電流における動作周波数の低下を約１０
％程度に抑えることができた。本実施例によれば、動作
周波数２ＧＨ_Zにおいて、従来の同形式の回路と比較し
て、電源電圧は１／２に低減できるのに対し、消費電流
は１０％増加するだけであり、消費電力を４５％低減で
きることが確認された。

【００７４】本実施例において、動作周波数を上げるた
めには、エミッタ-コレクタ間電圧の最小値をを０．４
Ｖに近い値、例えば０．３５Ｖに上げるのがよい。この
場合、本回路中のトランジスタの最大のコレクタ電流密
度を、正孔蓄積量の顕著な増大を招くことなしに８.０
×１０^-4Ａ／μｍ²程度まで上げることができ、この場
合の動作周波数は４ＧＨＺであった。コレクタ電流密度
は、エミッタ-コレクタ間電圧０．３５Ｖの場合に本ト
ランジスタが最大の遮断周波数を示すコレクタ電流密度
４.０×１０^-4Ａ／μｍ²の２倍であった。

【００７５】図２７における上記曲線（Ａ）に示したよ
うに、本トランジスタにおいて最大のコレクタ電流密度
８.０×１０^-4Ａ／μｍ²より小さい電流密度では、蓄積
される正孔量は電流が流れていない場合の活性領域のベ
ース-コレクタ接合容量の４.５倍以下であった。そのた
め、同一の消費電流における動作周波数の低下を約２０
％程度に抑えることが可能になった。本実施例による
と、動作周波数４ＧＨＺにおいて、従来の同形式の回路
と比較して、電源電圧は４３％低減できるのに対し、消
費電流は２０％増加するだけであり、消費電力を３２％
低減できることが確認された。

【００７６】

【発明の効果】上記説明から明らかなように、本発明に
よれば、バイポーラトランジスタを用いた非飽和型論理
回路のエミッタ-コレクタ間電圧を、従来よりも低い
０．１Ｖ〜０．４Ｖ以下にしても、回路の動作速度はほ
とんど低下しない。そのため、回路の電源電圧を従来よ
り著しく低減することができ、その低減率はＣＭＬ回路
で３５％〜５７％、×１０ＣＬ回路で２３％〜４２％で
あった。電源電圧低減の結果、従来より回路の消費電力
を低減でき、その低減率はＣＭＬ回路で最大５２％、×
１０ＣＬ回路で最大３８％であった。また、電源電圧低
減の結果、電源供給用の電池の個数を減らすことがで
き、起電力１Ｖの電池を用いた場合、低減個数はＣＭＬ
回路で１個、×１０ＣＬ回路で最大２個であった。

【００７７】また、本発明によれば、バイポーラトラン
ジスタのエミッタ-コレクタ間電圧の最小値が０．４Ｖ
以下である飽和型論理回路において、回路の動作速度を
従来よりも大きくすることができ、動作速度の増加率は
ＴＴＬ回路で２０％〜４０％であった。

【図面の簡単な説明】

【図１】実施例１のＣＭＬ回路によるフリップフロップ
回路、

【図２】図１の回路に用いられたバイポーラトランジス
タの縦断面図、

【図３】上記バイポーラトランジスタの主要部分の縦断
面の拡大図、

【図４】上記バイポーラトランジスタの不純物濃度とＧ
ｅ組成の分布を示すグラフ、

【図５】上記バイポーラトランジスタの各部分のバンド
構造を示す図、

【図６】従来のバイポーラトランジスタの遮断周波数と
コレクタ電流との関係を示す図、

【図７】上記従来のバイポーラトランジスタの低濃度コ
レクタ部分に蓄積される正孔量とコレクタ電流密度との
関係を示した図、

【図８】実施例２に用いられたバイポーラトランジスタ
の主要部分を示す縦断面図、

【図９】図８に示したバイポーラトランジスタの不純物
濃度とＧｅの組成分布を示す図、

【図１０】図８に示したバイポーラトランジスタの各部
分のバンド構造を示す図、

【図１１】実施例３に用いられたバイポーラトランジス
タの不純物濃度とＧｅ組成の分布を示す図、

【図１２】実施例３に用いられたバイポーラトランジス
タの各部分のバンド構造を示す図、

【図１３】実施例４の×１０ＣＬ回路によるフリップフ
ロップ回路を示す図、

【図１４】従来のバイポーラトランジスタの主要部分を
示すす断面図、

【図１５】図１４に示したバイポーラトランジスタの不
純物濃度とＧｅの組成の分布を示す図、

【図１６】図１４に示したバイポーラトランジスタの各
部分のバンド構造を示す図、

【図１７】従来のＣＭＬ回路を用いたラッチ回路を示す
図、

【図１８】実施例の回路中に用いたバイポーラトランジ
スタの不純物濃度とＧｅの組成の分布を示す図、

【図１９】図１８に示したバイポーラトランジスタの各
部分のバンド構造を示す図、

【図２０】実施例に用いられたバイポーラトランジスタ
の不純物濃度分布とＧｅの組成の分布を示す図、

【図２１】図２０に示したバイポーラトランジスタの各
部分のバンド構造を示す図、

【図２２】実施例に用いられたバイポーラトランジスタ
の不純物濃度とＧｅの組成の分布を示す図、

【図２３】図２２に示したバイポーラトランジスタの各
部分のバンド構造を示す図、

【図２４】コレクタ電流値と活性領域のベース-コレク
タ間容量の関係を示す図、

【図２５】コレクタ電流値と活性領域のベース-コレク
タ間容量の関係を示す図、

【図２６】コレクタ電流値と活性領域のベース-コレク
タ間容量の関係を示す図、

【図２７】コレクタ電流値と活性領域のベース-コレク
タ間容量の関係を示す図、

【図２８】図２に示したバイポーラトランジスタの製造
方法を説明するための工程図、

【図２９】実施例５を説明するための回路ブロック図、

【図３０】本発明を適用したＣＭＬ回路によるフリップ
フロップ回路を示す図。

【符号の説明】

１…Ｐ型Ｓｉ基板、２…Ｎ型埋め込み層、３…低濃度コ
レクタ層、４…コレクタ取出し領域、５…Ｐ型層、６…
ＳｉＯ₂膜、７…Ｓｉ₃Ｎ₄膜、８…ＳｉＯ₂膜、９…ベー
ス層、１０…活性領域、１１…Ｐ型多結晶Ｓｉ膜、１２
…エミッタ層、１３、１４…Ｎ型多結晶Ｓｉ膜、１５…
Ｓｉ₃Ｎ₄膜、１６、１７…ＳｉＯ₂膜、１８、１９、２
０…金属電極、２１…ＳｉＯ₂膜、２２…多結晶Ｓｉ
膜、２３…フリップフロップ回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/082 (72)発明者 小田 克矢 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鷲尾 勝由 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大畠 賢一 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】第１導電型を有する低濃度コレクタ層の活
   性領域の、上記低濃度コレクタ層に接して形成された上
   記第１導電型とは逆の第２導電型を有するベース層に接
   する部分における上記第１導電型を有する不純物の濃度
   が５×１０¹⁶ｃｍ^-3以上であるバイポーラトランジスタ
   を具備し、当該バイポーラトランジスタのエミッタ-コ
   レクタ間電圧の最小値は０．４Ｖ未満であり、上記バイ
   ポーラトランジスタのコレクタ電流密度の最大値が、最
   小エミッタ-コレクタ間電圧において上記バイポーラト
   ランジスタの遮断周波数が最大となるコレクタ電流密度
   の２倍よりも小いことを特徴とする半導体回路。
2. 【請求項２】上記バイポーラトランジスタは、上記低濃
   度コレクタ層の活性領域における上記第１導電型不純物
   の深さ方向における濃度分布が平坦である第１のバイポ
   ーラトランジスタ、上記低濃度コレクタ層の活性領域に
   おける上記第１導電型不純物の深さ方向の濃度分布が、
   上記ベース層に接する部分で最大である第２のバイポー
   ラトランジスタ、上記ベース層がＳｉＧｅ混晶からな
   り、上記エミッタ層および上記コレクタ層がそれぞれＳ
   ｉからなる第３のバイポーラトランジスタ、上記ベース
   層がＳｉＧｅ混晶からなり、上記エミッタ層および上記
   低濃度コレクタ層がそれぞれＳｉからなり、かつ活性領
   域における上記第１導電型不純物の深さ方向における濃
   度分布の第１の極大点が上記ベース層に接する部分に形
   成され、さらに第２の極大点が上記第１の極大点と上記
   低濃度コレクタ層の下面に接して形成された上記第１導
   電型を有する高濃度埋め込み層の間に形成されてある第
   ４のバイポーラトランジスタ、上記ベース層がＳｉＧｅ
   混晶からなり、上記エミッタ層および上記とコレクタ層
   がＳｉからそれぞれなり、かつ上記ベース層のＧｅ組成
   が上記エミッタ層側から上記コレクタ層側にかけて増加
   し、Ｇｅ組成の勾配は、上記ベース層が上記コレクタ層
   に接する部分の方が、上記ベース層が上記エミッタ層に
   接する部分よりも大きくい第５のバイポーラトランジス
   タ、上記ベース層がＳｉＧｅ混晶からなり、上記エミッ
   タ層および上記低濃度コレクタ層がそれぞれＳｉからな
   り、かつ上記低濃度コレクタ層の活性領域は寄生領域よ
   り不純物濃度が高い第６のバイポーラトランジスタ、上
   記ベース層が上記第２導電型を有するＳｉＧｅ混晶から
   なり、上記エミッタ層および上記コレクタ層がそれぞれ
   上記第１導電型を有するＳｉからなり、上記低濃度コレ
   クタ層の活性領域において、上記第１導電型を有する不
   純物の深さ方向の濃度分布が、上記ベース層に接する部
   分で極大である第７のバイポーラトランジスタおよび上
   記ベース層が上記第２導電型を有するＳｉＧｅ混晶から
   なり、上記エミッタ層および上記コレクタ層が上記第１
   導電型を有するＳｉからそれぞれなり、上記低濃度コレ
   クタ層の活性領域における上記第１導電型不純物の濃度
   分布は、上記ベース層に接する部分で５×１０¹⁶ｃｍ-³
   以上である第８のバイポーラトランジスタからなる群か
   ら選ばれた少なくとも一種であることを特徴とする請求
   項１に記載の半導体回路。
3. 【請求項３】バイポーラトランジスタと抵抗素子からな
   るフリップフロップ回路の出力端子が第２のフリップフ
   ロップ回路のクロック端子に結合された回路を含む半導
   体回路において、少なくとも３個の抵抗素子と少なくと
   も２個のバイポーラトランジスタを含み、上記抵抗素子
   のうちの第１の上記抵抗素子は最高電位を供給する電源
   に接続され、上記抵抗素子のうちの第２および第３の上
   記抵抗素子は上記第１の抵抗素子と二つのバイポーラト
   ランジスタのコレクタとの間に結合された差動型回路
   が、上記出力端子に結合されていることを特徴とする請
   求項１若しくは２に記載の半導体回路。
4. 【請求項４】バイポーラトランジスタと抵抗素子からな
   るフリップフロップ回路の出力端子が第２のフリップフ
   ロップ回路のクロック端子に結合された回路を含む半導
   体回路において、少なくとも１個の抵抗素子と直列に結
   合された少なくとも１個のバイポーラトランジスタから
   なる定電流源が、上記出力端子に結合されていることを
   特徴とする請求項１若しくは２に記載の半導体回路。
5. 【請求項５】第１導電型を有する低濃度コレクタ層、当
   該低濃度コレクタ層上に形成された上記第１導電型とは
   逆の第２導電型を有するベース層および当該ベース層上
   に形成された上記第１導電型を有するエミッタ層を具備
   し、上記ベース層はＳｉＧｅ混晶からなり、上記エミッ
   タ層および上記低濃度コレクタ層がそれぞれＳｉからな
   り、かつ上記ベース層内における上記ＳｉＧｅ混晶のＧ
   ｅ組成が、上記ベース層の上記エミタ層と接する部分か
   ら上記ベース層の上記コレクタ層と接する部分にかけて
   増加し、上記Ｇｅ組成の勾配が上記ベース層の上記エミ
   タ層と接する部分より上記ベース層が上記コレクタ層と
   接する部分より大きいことを特徴とするバイポーラトラ
   ンジスタ。
6. 【請求項６】上記コレクタ層の上記ベース層に接する部
   分における上記第１導電型を有する不純物の濃度は５×
   １０¹⁶ｃｍ^-3以上であることを特徴とする請求項５に記
   載のバイポーラトランジスタ。
7. 【請求項７】上記低濃度コレクタ層の活性領域は寄生領
   域より不純物濃度が高いことを特徴とする請求項５若し
   くは６に記載のバイポーラトランジスタ。
8. 【請求項８】上記低濃度コレクタ層の活性領域内におけ
   る上記第１導電型不純物の深さ方向の濃度分布は、上記
   ベース層に接する部分に極大部が形成されていることを
   特徴とする請求項５から７のいずれか一に記載のバイポ
   ーラトランジスタ。
9. 【請求項９】上記極大部の下方にさらに第２の極大部が
   形成されていることを特徴とする請求項８に記載のバイ
   ポーラトランジスタ。
10. 【請求項１０】上記極大部以外の上記低濃度コレクタ層
    の活性領域内における、上記第１導電型不純物の深さ方
    向の濃度分布はほぼ均一であることを特徴とする請求項
    ８若しくは９に記載のバイポーラトランジスタ。