JPS6123658B2 - - Google Patents
Info
- Publication number
- JPS6123658B2 JPS6123658B2 JP51100929A JP10092976A JPS6123658B2 JP S6123658 B2 JPS6123658 B2 JP S6123658B2 JP 51100929 A JP51100929 A JP 51100929A JP 10092976 A JP10092976 A JP 10092976A JP S6123658 B2 JPS6123658 B2 JP S6123658B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- region
- layer
- base region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は、バイポーラ・トランジスタを集積
した半導体装置に係り、特に高密度化が可能で低
消費電力で動作する半導体装置に関する。
した半導体装置に係り、特に高密度化が可能で低
消費電力で動作する半導体装置に関する。
従来のバイポーラ集積回路では、分離層の必要
性から工程が複雑となり、高密度化が困難であつ
た。この問題を解決する論理集積回路として従来
のプレーナ型バイポーラ・トランジスタのエミツ
タとコレクタを逆に用いることにより、素子間分
離層を必要とせず高密度化が可能で、かつ低消費
電力で動作するIIL（InteqratedInjection
Logie）が開発された。
性から工程が複雑となり、高密度化が困難であつ
た。この問題を解決する論理集積回路として従来
のプレーナ型バイポーラ・トランジスタのエミツ
タとコレクタを逆に用いることにより、素子間分
離層を必要とせず高密度化が可能で、かつ低消費
電力で動作するIIL（InteqratedInjection
Logie）が開発された。
これは、第１図に示すように、接地端子GND
となるn+基板１の上にｎ型エピタキシヤル層２
を形成し、そこに互いに近接して、信号入力端
（IN）領域となるＰ層３、直流供給端(E)領域とな
るP+層４を形成し、更にＰ層３の表面に信号出
力端（OUT1，OUT2）領域となるn+層５１，５２
を形成して得られる。ｎ層２−Ｐ層３−n+層５
１，５２の領域は、それぞれエミツタ、ベース、
コレクタとして逆型のNPNトランジスタを構成
し、P+層４−ｎ層２−Ｐ層３の領域は、横型の
PNPトランジスタを構成する。前者はインバータ
動作を行い、後者は電流供給源となる。このよう
にIILはPNP，NPNのトランジスタを巧みに組合
せて形成され素子間分離層が不要となり、高集積
度が可能である。
となるn+基板１の上にｎ型エピタキシヤル層２
を形成し、そこに互いに近接して、信号入力端
（IN）領域となるＰ層３、直流供給端(E)領域とな
るP+層４を形成し、更にＰ層３の表面に信号出
力端（OUT1，OUT2）領域となるn+層５１，５２
を形成して得られる。ｎ層２−Ｐ層３−n+層５
１，５２の領域は、それぞれエミツタ、ベース、
コレクタとして逆型のNPNトランジスタを構成
し、P+層４−ｎ層２−Ｐ層３の領域は、横型の
PNPトランジスタを構成する。前者はインバータ
動作を行い、後者は電流供給源となる。このよう
にIILはPNP，NPNのトランジスタを巧みに組合
せて形成され素子間分離層が不要となり、高集積
度が可能である。
しかしながら、従来のIILには、次のような欠
点がある。即ち、スイツチング速度は、供給電力
の小さい範囲では供給電力に比例して速くなる
が、供給電力を増してゆくとある点で飽和する。
このスイツチング時間の飽和値は10nsec程度
で、バイポーラ素子としては、かなり遅い。この
ことはインバータであるNPNトランジスタが逆
型構造となつており、エミツタに蓄積された電荷
の充放電に要する時間が長いことによる。
点がある。即ち、スイツチング速度は、供給電力
の小さい範囲では供給電力に比例して速くなる
が、供給電力を増してゆくとある点で飽和する。
このスイツチング時間の飽和値は10nsec程度
で、バイポーラ素子としては、かなり遅い。この
ことはインバータであるNPNトランジスタが逆
型構造となつており、エミツタに蓄積された電荷
の充放電に要する時間が長いことによる。
本発明はこうした点に鑑みなされたものでIIL
の高集積度、低消費電力という特性を生かしなが
ら、さらに高速動作を可能にした半導体装置を提
供するものである。
の高集積度、低消費電力という特性を生かしなが
ら、さらに高速動作を可能にした半導体装置を提
供するものである。
本発明においては、一導電型半導体基板にこれ
と逆導電型の高不純物濃度の半導体層が設けら
れ、逆構造のインバータ用トランジスタは、前記
半導体層をエミツタ領域としてこれに接してその
上に低不純物濃度の活性ベース領域および高不純
物濃度の外部ベース領域が設けられ、前記活性ベ
ース領域上にコレクタ領域が設けられ、前記エミ
ツタ領域の幅をＷE、その不純物濃度をＮE、少数
キヤリアの拡散長をＬE、前記活性ベース領域の
幅をＷB、前記外部ベース領域の不純物濃度をＮB
としたとき、次式 ＮE／ＮB≧ＷE／ＷB又はＮE／ＮB≧ＬE／ＷB
……(1) を満たすように構成される。一方ラテラル型のイ
ンジエクタ用トランジスタは、前記インバータ用
トランジスタの外部ベース領域をコレクタ領域と
してこれに近接しかつ前記半導体層に接して高不
純物濃度のエミツタ領域が設けられ、これらエミ
ツタ、コレクタ領域間に前記半導体層より低不純
物濃度のベース領域が設けられて構成される。
と逆導電型の高不純物濃度の半導体層が設けら
れ、逆構造のインバータ用トランジスタは、前記
半導体層をエミツタ領域としてこれに接してその
上に低不純物濃度の活性ベース領域および高不純
物濃度の外部ベース領域が設けられ、前記活性ベ
ース領域上にコレクタ領域が設けられ、前記エミ
ツタ領域の幅をＷE、その不純物濃度をＮE、少数
キヤリアの拡散長をＬE、前記活性ベース領域の
幅をＷB、前記外部ベース領域の不純物濃度をＮB
としたとき、次式 ＮE／ＮB≧ＷE／ＷB又はＮE／ＮB≧ＬE／ＷB
……(1) を満たすように構成される。一方ラテラル型のイ
ンジエクタ用トランジスタは、前記インバータ用
トランジスタの外部ベース領域をコレクタ領域と
してこれに近接しかつ前記半導体層に接して高不
純物濃度のエミツタ領域が設けられ、これらエミ
ツタ、コレクタ領域間に前記半導体層より低不純
物濃度のベース領域が設けられて構成される。
以下詳細なデータをもとに条件式(1)を設定した
根拠およびその効果を説明する。第２図はコレク
タ濃度をＮC＝１×1019cm-3とし、エミツタ濃度
としてＮE＝５×1018cm-3（これをＡとする）、Ｎ
E＝５×1016cm-3（これをａとする）ベース濃度
としてＮE＝４×1018cm-3（これをＢとする）、Ｎ
B＝４×1016cm- 3（これをｂとする）選定し、こ
れらの組合せAB，Ab，aB，abの不純物分布に対
してガンメルの方法（Ｈ・Ｋ・GUMMEL・
IEEE Trans・EIectron Dev・，ED―11，455
（1964）参照）を用いて、拡散容量ＣE＝ｄＱ／ｄＶＢ
Ｅの ベース・エミツタ電圧ＶBE依存性を計算したもの
である。拡散容量ＣEは主にベースおよびエミツ
タ領域に注入されたキヤリアの電荷ＱB，ＱEによ
る拡散容量からなる。第２図ではＱE＋ＱBによる
ＣEを実線で、ＱBによるＣEを破線で示してあ
る。また、この計算例では、ＷE／ＷB＝54.3、Ｌ
E（この場合エミツタに注入されたホールの拡散
長）ＮEに依存するがＬE／ＷB〓10〜20である。
根拠およびその効果を説明する。第２図はコレク
タ濃度をＮC＝１×1019cm-3とし、エミツタ濃度
としてＮE＝５×1018cm-3（これをＡとする）、Ｎ
E＝５×1016cm-3（これをａとする）ベース濃度
としてＮE＝４×1018cm-3（これをＢとする）、Ｎ
B＝４×1016cm- 3（これをｂとする）選定し、こ
れらの組合せAB，Ab，aB，abの不純物分布に対
してガンメルの方法（Ｈ・Ｋ・GUMMEL・
IEEE Trans・EIectron Dev・，ED―11，455
（1964）参照）を用いて、拡散容量ＣE＝ｄＱ／ｄＶＢ
Ｅの ベース・エミツタ電圧ＶBE依存性を計算したもの
である。拡散容量ＣEは主にベースおよびエミツ
タ領域に注入されたキヤリアの電荷ＱB，ＱEによ
る拡散容量からなる。第２図ではＱE＋ＱBによる
ＣEを実線で、ＱBによるＣEを破線で示してあ
る。また、この計算例では、ＷE／ＷB＝54.3、Ｌ
E（この場合エミツタに注入されたホールの拡散
長）ＮEに依存するがＬE／ＷB〓10〜20である。
第２図から分るようにベース領域よりも、エミ
ツタ領域の電荷の寄与が支配的である。特に従来
のIILの不純物分布はaBに近く、この傾向が著し
い。したがつて、IILの高速化の手段の一つとし
てエミツタの電荷の寄与をベースのそれと同程度
かそれ以下に下げることが必要であるが、先に示
した条件式(1)を満たすならばよいことが分る。即
ち、ＮE／ＮB〓10〜20であれば、拡散容量ＣE
は、空間電荷効果の顕著でない低電流レベルでは
ＣE〓ＣBとなる。高電流レベルでの空間電荷効果
も考慮すれば、条件(1)は１〜２桁ほど余裕をもた
せる必要がある。
ツタ領域の電荷の寄与が支配的である。特に従来
のIILの不純物分布はaBに近く、この傾向が著し
い。したがつて、IILの高速化の手段の一つとし
てエミツタの電荷の寄与をベースのそれと同程度
かそれ以下に下げることが必要であるが、先に示
した条件式(1)を満たすならばよいことが分る。即
ち、ＮE／ＮB〓10〜20であれば、拡散容量ＣE
は、空間電荷効果の顕著でない低電流レベルでは
ＣE〓ＣBとなる。高電流レベルでの空間電荷効果
も考慮すれば、条件(1)は１〜２桁ほど余裕をもた
せる必要がある。
第３図は、同じくAB，Ab，aB，abの不純物分
布についての時定数ｒEＣEのＶBE依存性である。
エミツタ抵抗ｒEは、ｄＶＢＥ／ｄＩＥから求めたもの
であ る。IILの場合、NPNトランジスタのカツトオフ
周波数Tは、ほとんどｒEＣEで決まつている。
したがつてＷE，ＷBを一定とした場合、(1)を満足
するAbの不純物分布が最もTが大きい。
布についての時定数ｒEＣEのＶBE依存性である。
エミツタ抵抗ｒEは、ｄＶＢＥ／ｄＩＥから求めたもの
であ る。IILの場合、NPNトランジスタのカツトオフ
周波数Tは、ほとんどｒEＣEで決まつている。
したがつてＷE，ＷBを一定とした場合、(1)を満足
するAbの不純物分布が最もTが大きい。
IILは飽和論理素子であるから、Tが大きいこ
とは、コレクタ電流ＩCの立ち上りがよいこと
で、高速動作に必要な条件であるが、それと同時
に、このＩCにより後段のインバータのベース端
子から蓄積電荷ＱSを引き出すのに要するのがス
イツチング時間であるから、ＱS2／ＩC1が小さい
ことが必要である（添字１，２は前後して結合さ
れたインバータ１，２に関する量を意味する）。
とは、コレクタ電流ＩCの立ち上りがよいこと
で、高速動作に必要な条件であるが、それと同時
に、このＩCにより後段のインバータのベース端
子から蓄積電荷ＱSを引き出すのに要するのがス
イツチング時間であるから、ＱS2／ＩC1が小さい
ことが必要である（添字１，２は前後して結合さ
れたインバータ１，２に関する量を意味する）。
第４図は、飽和状態ＶCE2＝０でのエミツタ・
ベースの蓄積電荷を各々ＱS2Ｅ，ＱS2Ｂとして、
これを非飽和状態ＶCE1＝0.9Vのコレクタ電流ＩC
１で割つた値ＱS2Ｅ／ＩC1，ＱS2Ｂ／Ｉ31をＶBEに
対して図示したものである。ＱS2Ｅ／ＩC1を実線
で、ＱS2Ｂ／ＩC1を破線で示してある。やはり、
従来のIIL（aB）ではエミツタの蓄積電荷が非常
に大きい。ＮE／ＮB＝125となるAbの場合はＱS2
Ｅ／ＩC1，ＱS2Ｂ／ＩC1はほぼ同程度の値とな
り、合計の（ＱS2Ｅ＋ＱS2Ｂ）／ＩC1が最も小さ
くなつている。
ベースの蓄積電荷を各々ＱS2Ｅ，ＱS2Ｂとして、
これを非飽和状態ＶCE1＝0.9Vのコレクタ電流ＩC
１で割つた値ＱS2Ｅ／ＩC1，ＱS2Ｂ／Ｉ31をＶBEに
対して図示したものである。ＱS2Ｅ／ＩC1を実線
で、ＱS2Ｂ／ＩC1を破線で示してある。やはり、
従来のIIL（aB）ではエミツタの蓄積電荷が非常
に大きい。ＮE／ＮB＝125となるAbの場合はＱS2
Ｅ／ＩC1，ＱS2Ｂ／ＩC1はほぼ同程度の値とな
り、合計の（ＱS2Ｅ＋ＱS2Ｂ）／ＩC1が最も小さ
くなつている。
第５図ａ，ｂは、本発明の一実施例で、ａがエ
ピキタシヤルウエハの段階、ｂが最終段階の断面
である。即ち、ａに示すようにＰ型シリコン単結
晶基板１１上に、1029cm- 3程度の高不純物濃度の
n+型層１２をＡS等の拡散長の小さい不純物によ
り、深さＷE〓５μｍ程度に拡散形成し、この上
に５×1016cm-3程度のＰ型エピタキシアル層１３
を形成する。このエピキタシアルウエハに５×
1017cm-3程度の不純物濃度のP+型層１４を、また
高不純物濃度のn+型層１５をそれぞれn+型層１
２に到達する深さに拡散形成する。次に、1017cm
-3程度の不純物濃度のｎ型層１６を拡散し、同一
の窓から1019cm-3程度の不純物濃度のP+型層１７
を拡散する。さらに、P+型層１４で囲まれたＰ
型層１３に、1017〜1018cm-3程度のｎ層１８１，
１８２を拡散する。最後に直流供給端Ｅ、信号入
力端（IN）、信号出力端（OUT1，OUT2）、接地
端（GND）等の電極付けを行う。ここで、n+型
層１２をエミツタ領域、Ｐ型層１３を活性ベース
領域、P+型層１４を外部ベース領域ｎ型層１８
１，１８２をコレクタ領域として逆構造のインバ
ータ用NPNトランジスタが構成され、またP+型
層１７をエミツタ領域、ｎ型層１６をベース領
域、P+型層１４をゴレクタ領域としてラテラル
型のインジエクタ用PNPトンジスタが構成されて
いる。いま、インバータ用トランジスタの活性ベ
ース領域の部分についてみると、ＮE＝1020cm
-3，ＮB＝５×1016cm-3，ＷE＝５μｍ，ＷB＝0.5
μｍとなり、ＮE／ＮB＝2000，ＷE／ＷB＝10、で
ＮE／ＮBＷE／ＷBを充分に満足している。ここ
で注意しなければならないのは、ベース抵抗を下
げる為に形成したP+型層１４の外部ベース領域
の不純物濃度を用いても条件式(1)が満足されなけ
ればならないことである。P+型層１４はＮB＝５
×1017cm-3であるから、ＮE／ＮB＝200となり、
やはり条件式(1)を満足している。本実施例によれ
ば、エミツタ領域の注入電荷がベースのそれに比
して充分無視でき、蓄積電荷は、コレクタ直下の
ベース領域のそれが主なものとなり、スイツチン
グ時間が大巾に改善される。また条件(1)を満足す
ることは、エミツタ・ベースの注入効率も大幅に
改善されることを意味する。更に本実施例によれ
ば、インジエクタ用トランジスタ部においても、
ベース領域となるｎ型層１６が低不純物濃度であ
りエミツタ領域となるP+型層１７が高不純物濃
度でn+型層１２に接しているため、無効電流が
少なく、大きなエミツタ注入効率が得られ、しか
もn+型層１２が外部ベース領域となつてベース
直列抵抗は小さいものとなつている。従つて、
IILとして極めて消費電力が小さく高速の論理動
作が可能となる。
ピキタシヤルウエハの段階、ｂが最終段階の断面
である。即ち、ａに示すようにＰ型シリコン単結
晶基板１１上に、1029cm- 3程度の高不純物濃度の
n+型層１２をＡS等の拡散長の小さい不純物によ
り、深さＷE〓５μｍ程度に拡散形成し、この上
に５×1016cm-3程度のＰ型エピタキシアル層１３
を形成する。このエピキタシアルウエハに５×
1017cm-3程度の不純物濃度のP+型層１４を、また
高不純物濃度のn+型層１５をそれぞれn+型層１
２に到達する深さに拡散形成する。次に、1017cm
-3程度の不純物濃度のｎ型層１６を拡散し、同一
の窓から1019cm-3程度の不純物濃度のP+型層１７
を拡散する。さらに、P+型層１４で囲まれたＰ
型層１３に、1017〜1018cm-3程度のｎ層１８１，
１８２を拡散する。最後に直流供給端Ｅ、信号入
力端（IN）、信号出力端（OUT1，OUT2）、接地
端（GND）等の電極付けを行う。ここで、n+型
層１２をエミツタ領域、Ｐ型層１３を活性ベース
領域、P+型層１４を外部ベース領域ｎ型層１８
１，１８２をコレクタ領域として逆構造のインバ
ータ用NPNトランジスタが構成され、またP+型
層１７をエミツタ領域、ｎ型層１６をベース領
域、P+型層１４をゴレクタ領域としてラテラル
型のインジエクタ用PNPトンジスタが構成されて
いる。いま、インバータ用トランジスタの活性ベ
ース領域の部分についてみると、ＮE＝1020cm
-3，ＮB＝５×1016cm-3，ＷE＝５μｍ，ＷB＝0.5
μｍとなり、ＮE／ＮB＝2000，ＷE／ＷB＝10、で
ＮE／ＮBＷE／ＷBを充分に満足している。ここ
で注意しなければならないのは、ベース抵抗を下
げる為に形成したP+型層１４の外部ベース領域
の不純物濃度を用いても条件式(1)が満足されなけ
ればならないことである。P+型層１４はＮB＝５
×1017cm-3であるから、ＮE／ＮB＝200となり、
やはり条件式(1)を満足している。本実施例によれ
ば、エミツタ領域の注入電荷がベースのそれに比
して充分無視でき、蓄積電荷は、コレクタ直下の
ベース領域のそれが主なものとなり、スイツチン
グ時間が大巾に改善される。また条件(1)を満足す
ることは、エミツタ・ベースの注入効率も大幅に
改善されることを意味する。更に本実施例によれ
ば、インジエクタ用トランジスタ部においても、
ベース領域となるｎ型層１６が低不純物濃度であ
りエミツタ領域となるP+型層１７が高不純物濃
度でn+型層１２に接しているため、無効電流が
少なく、大きなエミツタ注入効率が得られ、しか
もn+型層１２が外部ベース領域となつてベース
直列抵抗は小さいものとなつている。従つて、
IILとして極めて消費電力が小さく高速の論理動
作が可能となる。
なお、本発明は上記実施例に限られるものでは
なく、例えばインバータ動作する逆型トランジス
タをPNP、インジエクタとしての横型トランジス
タをNPNとする場合にも勿論適用することがで
き、その他本発明の趣旨を逸脱しない範囲で種々
変形実施することができる。
なく、例えばインバータ動作する逆型トランジス
タをPNP、インジエクタとしての横型トランジス
タをNPNとする場合にも勿論適用することがで
き、その他本発明の趣旨を逸脱しない範囲で種々
変形実施することができる。
第１図はIILの基本的構造を示す図、第２図〜
第４図は本発明に係るIILの特徴を説明するため
の各種不純物濃度分布に対するＣE−ＶBE特性、
ｒEＣE−ＶBE特性、ＱS2／ＩC1−ＶBE特性をそれ
ぞれ計算により求めたデータを示す図、第５図
ａ，ｂは本発明の一実施例のIILについてそれぞ
れエピタキシヤルウエハの段階および最終段階の
断面構造を示す図である。 １１……Ｐ型シリコン単結晶基板、１２……
n+型層（エミツタ領域）、１３……Ｐ型エピタキ
シヤル層（ベース領域）、１４……P+型層（ベー
ス領域）、１５……n+型層、１６……ｎ型層、１
７……P+型層、１８１，１８２……ｎ型層（コ
レクタ領域）。
第４図は本発明に係るIILの特徴を説明するため
の各種不純物濃度分布に対するＣE−ＶBE特性、
ｒEＣE−ＶBE特性、ＱS2／ＩC1−ＶBE特性をそれ
ぞれ計算により求めたデータを示す図、第５図
ａ，ｂは本発明の一実施例のIILについてそれぞ
れエピタキシヤルウエハの段階および最終段階の
断面構造を示す図である。 １１……Ｐ型シリコン単結晶基板、１２……
n+型層（エミツタ領域）、１３……Ｐ型エピタキ
シヤル層（ベース領域）、１４……P+型層（ベー
ス領域）、１５……n+型層、１６……ｎ型層、１
７……P+型層、１８１，１８２……ｎ型層（コ
レクタ領域）。
Claims (1)
- １ 一導電型半導体基板にこれと逆導電型の高不
純物濃度の半導体層が設けられ、この半導体層を
エミツタ領域としてこれに接してその上に低不純
物濃度の活性ベース領域および高不純物濃度の外
部ベース領域が設けられ、前記活性ベース領域領
域上にコレクタ領域が設けられ、前記エミツタ領
域の幅をＷE、その不純物濃度をＮE、少数キヤリ
アの拡散長をＬE、前記活性ベース領域の幅をＷ
B、前記外部ベース領域の不純物濃度をＮBとした
とき、ＮE／ＮB≧ＬE／ＷBまたはＮE／ＮBＷ
E／ＷBの少くとも一方を満たすインバータ用トラ
ンジスタを有し、前記外部ベース領域をコレクタ
領域としてこれに近接しかつ前記半導体層に接し
て高不純物濃度のエミツタ領域が設けられ、これ
らエミツタ、コレクタ領域間に前記半導体層より
低不純物濃度のベース領域が設けられたインジエ
クタ用トランジスタを有することを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092976A JPS5326583A (en) | 1976-08-24 | 1976-08-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092976A JPS5326583A (en) | 1976-08-24 | 1976-08-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5326583A JPS5326583A (en) | 1978-03-11 |
| JPS6123658B2 true JPS6123658B2 (ja) | 1986-06-06 |
Family
ID=14287030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092976A Granted JPS5326583A (en) | 1976-08-24 | 1976-08-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5326583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821635A (ja) * | 1994-07-05 | 1996-01-23 | Sunpot Co Ltd | 暖房機の補給タンク装置 |
-
1976
- 1976-08-24 JP JP10092976A patent/JPS5326583A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821635A (ja) * | 1994-07-05 | 1996-01-23 | Sunpot Co Ltd | 暖房機の補給タンク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5326583A (en) | 1978-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5918870B2 (ja) | 半導体集積回路 | |
| JPH0470787B2 (ja) | ||
| US4259681A (en) | Integrated circuit | |
| US4700213A (en) | Multi-drain enhancement JFET logic (SITL) with complementary MOSFET load | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| US4255671A (en) | IIL Type semiconductor integrated circuit | |
| US4071774A (en) | Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages | |
| JPS6123658B2 (ja) | ||
| JPH0237110B2 (ja) | ||
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| JPH06318706A (ja) | 半導体装置 | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JPS6352805B2 (ja) | ||
| JPS6133261B2 (ja) | ||
| JPH01171281A (ja) | 電圧降下制御ダイオード | |
| JPS587066B2 (ja) | 半導体装置 | |
| JPS6048933B2 (ja) | 集積回路 | |
| JPH0618210B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6025905B2 (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPH09260397A (ja) | 半導体回路およびバイポーラトランジスタ | |
| US9602105B1 (en) | Performance-on-demand IC chip design in integrated-injection logic | |
| CA1087321A (en) | Integrated circuit with static induction transistor | |
| JPS6148968A (ja) | Ｉｉｌ半導体集積回路装置 | |
| KR810000025Y1 (ko) | 바이폴라 트랜지스터 회로 |