JPH11312684A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 耐圧性及び高速動作性に優れたバイポーラ型
トランジスタを含む半導体装置を提供する。 【解決手段】 半導体結晶基板１１に形成されたエミッ
タ領域１２と、該エミッタ領域を取り囲んで配置され、
外部ベース部１５が設けられたベース領域１３と、該ベ
ース領域を取り囲んで配置され、低抵抗部１７が設けら
れたコレクタ領域１４とを備えるバイポーラ型トランジ
スタを含む半導体装置（１０、４０）において、エミッ
タ領域１２と低抵抗部１７との最短距離（Ｌ１＋Ｌ２、
Ｌ１′＋Ｌ３）を、エミッタ領域１２と外部ベース部１
５との最短距離（Ｌ１、Ｌ１′）よりも長くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラ型トラ
ンジスタを含む半導体装置及びその製造方法に関し、特
に、耐圧性及び高速動作性に優れた高集積半導体装置及
びその製造方法に関する。

【０００２】

【従来の技術】バイポーラ型トランジスタ構造を有する
半導体装置は、例えばｐ型のシリコン基板内に形成され
たｎ型のコレクタ領域、該コレクタ領域に接合するｐ型
のベース領域及び該ベース領域に接合するｎ型のエミッ
タ領域を備える。一般的に、ベース領域はエミッタ領域
を取り囲んで配置され、コレクタ領域はベース領域を取
り囲んで配置されている。

【０００３】また、コレクタ領域には、該コレクタ領域
内の不純物濃度より高い不純物濃度を有し該コレクタ領
域の導電型と同一導電型を示す低抵抗部が設けられ、ベ
ース領域には、高速動作を図るための、該ベース領域内
の不純物濃度より高い不純物濃度を有し該コレクタ領域
の導電型と同一導電型を示す外部ベース部が設けられて
いる。低抵抗部及び外部ベース部は、それぞれ、コレク
タ領域に埋め込まれている。低抵抗部及び外部ベース部
は、それぞれ、コレクタ領域及びベース領域の電気接続
部を構成し、これにより、バイポーラ型トランジスタの
高速化が図られる。

【０００４】このような半導体装置の従来の製造では、
ベース領域及びエミッタ領域を形成するための不純物の
導入領域を規定するマスクの形成後、該マスクの両側の
コレクタ領域を形成するための拡散領域に、外部ベース
部及び低抵抗部が、それぞれ、マスクの各側の側面に近
接して対称的に埋め込まれて形成される。そのため、前
記バイポーラ型トランジスタ構造では、エミッタ領域と
外部ベース部との最短距離及びエミッタ領域と低抵抗部
との最短距離は、等しく形成されている。

【０００５】

【発明が解決しようとする課題】ところで、バイポーラ
型トランジスタ構造では、一般的に、エミッタ領域と低
抵抗部との間の最短距離は、トランジスタ素子の耐圧性
に大きな影響を与え、該耐圧性を高めるために、エミッ
タ領域と低抵抗部との間の最短距離を大きく設定する必
要がある。また、エミッタ領域と外部ベース部との最短
距離は、トランジスタ素子の高速動作性に大きな影響を
与え、該高速動作性を高めるために、エミッタ領域と外
部ベース部との最短距離を小さく設定する必要がある。

【０００６】ところが、前記したような従来なバイポー
ラ型トランジスタでは、低抵抗部及び外部ベース部はエ
ミッタ領域の両側に対称的に配置されており、前記両最
短距離は等しくなる。このことから、耐圧性の向上を図
るためにエミッタ領域及び低抵抗部間の距離を大きく形
成すると、エミッタ領域及び外部ベース部間の距離も大
きくなり、そのため、高速動作性が低下する。他方、高
速動作性の向上を図るためにエミッタ領域及び外部ベー
ス部間の距離を小さく形成すると、エミッタ領域及び低
抵抗部間の距離も小さくなることから、耐圧性が低下す
る。いずれにしても、素子の耐圧性及び高速動作性を共
に高めることはできなかった。そのため、耐圧性及び高
速動作性に優れたバイポーラ型トランジスタを含む半導
体装置及びその製造方法が望まれていた。

【０００７】

【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成１〉本発明に係る半導体装置は、ｐ型またはｎ型
の二つの導電型のうちのいずれか一方の導電型を示す半
導体結晶基板に形成され、二つの導電型のうちの他方の
導電型を示すエミッタ領域と、該エミッタ領域を取り囲
んで配置され、一方の導電型を示し、電気的な接続のた
めの外部ベース部が設けられたベース領域と、該ベース
領域を取り囲んで配置され、他方の導電型を示し、電気
的な接続のための低抵抗部が設けられたコレクタ領域と
を備えるバイポーラ型トランジスタを含み、エミッタ領
域と低抵抗部との最短距離は、エミッタ領域と外部ベー
ス部との最短距離よりも長いことを特徴とする。

【０００８】〈作用１〉本発明に係るバイポーラ型トラ
ンジスタを含む半導体装置では、エミッタ領域と低抵抗
部との最短距離及びエミッタ領域と外部ベース部との最
短距離を、相互に異ならせることにより、エミッタ領域
及び低抵抗部間の最短距離を、所望の耐圧性を得るに十
分な値に設定することができると共に、エミッタ領域及
び外部ベース部間の最短距離を、所望の高速動作性を確
保し得るに十分な値に設定することができる。従って、
本発明に係る半導体装置によれば、所望の優れた耐圧性
及び高速動作性を有するバイポーラ型トランジスタ素子
を含む半導体装置を提供することができる。

【０００９】ベース領域に接続している外部ベース部
を、コレクタ領域に埋め込んで配置することができる。

【００１０】バイポーラ型トランジスタの機能動作時で
の高速化を図るために、外部ベース部における不純物濃
度を、ベース領域におけるそれよりも高く設定し、低抵
抗部における不純物濃度を、コレクタ領域におけるそれ
よりも高く設定することが望ましい。

【００１１】〈構成２〉本発明に係る半導体装置の製造
方法は、ｐ型またはｎ型の二つの導電型のうちのいずれ
か一方の導電型を示す半導体結晶基板に、二つの導電型
のうちの他方の導電型を示す拡散領域を形成すること、
該拡散領域の中央部上に、上層及び下層からなる積層構
造を有する積層マスクを形成すること、拡散領域におけ
る外部ベース部の形成のための第１の領域を除く領域を
覆い且つ上層の上面に至る第１の補助マスクと積層マス
クとで構成された第１のイオン注入用マスクを用いた選
択イオン注入により、一方の導電型を示す外部ベース部
を形成すること、第１の補助マスクを除去し、拡散領域
における低抵抗部の形成のための第２の領域を除く領域
を覆い且つ上層の上面に至る第２の補助マスクと積層マ
スクとで構成された第２のイオン注入用マスクを用いた
選択イオン注入により、他方の導電型を示す低抵抗部を
形成することを含む。

【００１２】本発明の製造方法は、前記した外部ベース
部の形成のための第１の領域へのイオン注入に際して、
積層マスクの第１の領域に近接する側部を、第１のイオ
ン注入用マスクの縁部として、選択的なイオン注入が行
われ、前記した低抵抗部の形成のための第２の領域への
イオン注入に際して、積層マスクの第２の領域に近接す
る側面に形成された該側面を覆う側壁部を、第２のイオ
ン注入用マスクの一部として、選択的なイオン注入が行
われ、その後、側壁部及び上層を除去し、下層を熱酸化
抑制作用を有する抑制膜とした熱酸化により、拡散領域
上に酸化膜が形成され、その後、下層が除去され、酸化
膜をイオン注入用マスクとしたイオン注入により、外部
ベース部に接続する一方の導電型を示すベース領域の形
成のための一方の導電型の不純物が拡散領域の一部に導
入され、その後、他方の導電型を示すエミッタ領域の形
成のための他方の導電型の不純物がベース領域の酸化膜
により規定される部分に導入され、ベース領域及びエミ
ッタ領域を除く拡散領域で他方の導電型を示すコレクタ
領域が構成されることを特徴とする。

【００１３】〈作用２〉本発明に係るバイポーラ型トラ
ンジスタを含む半導体装置の製造方法では、外部ベース
部が、積層マスクの外部ベース部に近接する側面に側壁
部がない状態で、第１の領域へのイオン注入により形成
される。他方、低抵抗部が、積層マスクの低抵抗部に近
接する側面に側壁部が配置されて形成された状態で、第
２の領域へのイオン注入により形成される。また、エミ
ッタ領域は、側壁部を除去した後、積層マスクの下層を
用いて形成された酸化膜により規定される。このことか
ら、エミッタ領域と、低抵抗部及び外部ベース部との両
最短距離間に、側壁部の幅寸法すなわち側壁部の有無に
応じた差が生じる。これにより、エミッタ領域と低抵抗
部との最短距離は、エミッタ領域と外部ベース部との最
短距離よりも側壁部の幅寸法分長く形成される。

【００１４】従って、本発明に係る半導体装置の製造方
法によれば、エミッタ領域と低抵抗部との最短距離及び
エミッタ領域と外部ベース部との最短距離を、それぞ
れ、トランジスタ素子の耐圧性及び高速動作性を高める
に最適な値に設定することができることから、耐圧性及
び高速動作性のうちいずれか一方の特性を犠牲にするこ
となく、両特性に優れるバイポーラ型トランジスタを含
む半導体装置を容易に製造することができる。

【００１５】外部ベース部の形成のために、積層マスク
全側面を覆う側壁部を形成した後積層マスクの第１の領
域に近接する側面上の側壁部を除去し、その後、第１の
領域へのイオン注入を行うことができる。

【００１６】また、外部ベース部の形成のために、積層
マスク全側面を覆う側壁部の形成に先立って、第１の領
域へのイオン注入を行うことができる。これにより、側
壁部を部分的に除去することなく、外部ベース部を形成
することができる。

【００１７】積層マスクの下層の側面を、等方性エッチ
ングにより、積層マスクの側面を規定する上層の縁部よ
りも後退させることができる。等方性エッチングとし
て、熱燐酸を用いたウェットエッチングを利用すること
ができ、また、これに代えて、フッ素イオンを用いた等
方性ドライエッチングを利用することができる。このよ
うな段階的な積層マスクを用いることにより、該積層マ
スクに形成される側壁部の幅寸法の増大を招くことな
く、低抵抗部とエミッタ領域との距離を増大することが
できる。従って、前記側壁部の幅寸法の増大により起因
する製造上のデメリットを招くことなく、耐圧性の向上
を図ることができる。

【００１８】半導体結晶基板として、シリコン結晶を用
いることができ、積層マスクの上層を、シリコン酸化膜
で形成することができ、積層マスクの下層を、シリコン
窒化膜で形成することができる。また、側壁部をシリコ
ン酸化膜で形成することができる。

【００１９】

【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１は、本発明に係るバイポーラ型トラン
ジスタを含む半導体装置の具体例１の断面図を示す。本
発明に係る半導体装置１０では、半導体基板として、ｐ
型のシリコン基板１１が用いられている。このシリコン
基板には、該基板の表面からみて上面１２ａがほぼ円形
で示される平板状のｎ型のエミッタ領域１２と、該エミ
ッタ領域の下面１２ｂを取り囲んで配置された円形皿状
のｐ型のベース領域１３と、該ベース領域の下面１３ａ
を取り囲んで配置されたｎ型のコレクタ領域１４とが設
けられている。

【００２０】ベース領域１３の下面には、該ベース領域
の外縁からエミッタ領域１２の径方向外方へ向けて伸び
る外部ベース部１５が設けられている。外部ベース部１
５は、従来よく知られているように、ベース領域１３と
同一導電型のｐ型を示し、また、ベース領域１３とベー
ス電極１６との間に電気的に良好なオーミック接続を得
るために、外部ベース部１５に添加された不純物の濃度
は、ベース領域のそれよりも高く設定されている。

【００２１】コレクタ領域１４の上面には、低抵抗部１
７が設けられている。該低抵抗部１７は、従来よく知ら
れているように、コレクタ領域１４と同一導電型のｎ型
を示し、また、コレクタ領域１４とコレクタ電極１８と
の間に電気的に良好なオーミック接続を得るために、低
抵抗部１７に添加された不純物の濃度は、コレクタ領域
１４のそれよりも高く設定されている。外部ベース部１
５及び低抵抗部１７は、それぞれ、エミッタ領域１２の
両側のコレクタ領域１４内に埋められて配置されてい
る。

【００２２】また、エミッタ領域１２の上面には、該領
域への電気的な接続のための配線部分として、ｎ型を示
す導電型の不純物が添加された多結晶シリコン１９が設
けられている。

【００２３】図示の例では、エミッタ領域１２とコレク
タ領域１４との間に介在するベース領域１３の厚さ寸法
は、エミッタ領域１２の中心軸２０に関して対称的に設
定されている。しかし、エミッタ領域１２の一側に配置
されている外部ベース部１５とエミッタ領域１２との間
には、ベース領域１３の外縁部の厚みによる間隔Ｌ１の
みが存在するのに対し、エミッタ領域１２の他側に配置
されている低抵抗部１７とエミッタ領域１２との間に
は、ベース領域１３の外縁部の厚みによる間隔Ｌ１に加
えて、さらに、該外縁部と低抵抗部１７との間のコレク
タ領域１４の一部によって規定される間隔Ｌ２が存在す
る。そのため、エミッタ領域１２と低抵抗部１７との最
短距離Ｌ１とＬ２との和は、エミッタ領域１２と外部ベ
ース部１５との最短距離Ｌ１よりもＬ２分、長く形成さ
れている。

【００２４】ベース領域１３に設けられる高濃度不純物
を含む外部ベース部１５及びコレクタ領域１４に設けら
れる高濃度不純物を含む低抵抗部１７は、従来よく知ら
れているように、前記オーミックコンタクトを可能にす
ると共に、素子の高速化を可能とする。しかも、前記し
たように、エミッタ領域１２と外部ベース部１５との間
に印加される電圧に比較して高い電圧が印加されるエミ
ッタ領域１２と低抵抗部１７との間の最短距離（Ｌ１＋
Ｌ２）は、エミッタ領域１２と外部ベース部１５との間
の最短距離（Ｌ１）よりも大きく設定されていることか
ら、素子の高い耐圧性が得られる。

【００２５】このような高速動作性及び耐圧性の両特性
に優れた半導体装置１０は、例えば図２及び図３に示さ
れた製造工程により、製造することができる。図２及び
図３は、本発明に係るバイポーラ型トランジスタを含む
半導体装置の具体例１の製造工程を示す。図２（ａ）に
示されているように、例えば前記したｐ型のシリコン基
板１１には、素子分離のための高濃度不純物拡散層から
なるｐ型の素子分離拡散領域２１及び該素子分離拡散領
域上の例えば１００００Åの厚さ寸法を有するシリコン
酸化膜２２が形成される。この素子分離拡散領域２１及
びシリコン酸化膜２２からなる素子分離構造により、バ
イポーラ型トランジスタのための素子領域２３が規定さ
れている。

【００２６】素子領域２３には、従来よく知られている
ように、ｎ型の不純物が拡散され、この拡散により、活
性領域２４が形成されている。該活性領域すなわち拡散
領域２４の上面に、例えば１００〜１５０Åの厚さ寸法
を有するシリコン酸化膜２５が、パッド酸化膜として形
成されている。このシリコン酸化膜２５のほぼ中央部上
に、平面形状がほぼ円形のシリコン窒化膜２６が形成さ
れる。また、該シリコン窒化膜上に、シリコン酸化膜２
７が形成されている。このシリコン窒化膜２６及びシリ
コン酸化膜２７により、積層マスク２８が構成される。
この積層マスク２８の形成について、フォトリソグラフ
及びエッチングが利用されている。

【００２７】積層マスク２８の表面を含む半導体基板１
１上の全面に例えばＣＶＤ法を用いて、シリコン酸化膜
が形成される。その後、選択的なエッチングにより、図
２（ｂ）に示されているように、積層マスク２８の全側
面を覆う側壁部２９が形成される。側壁部２９は、幅寸
法Ｗを有する。

【００２８】側壁部２９の形成後、前記外部ベース部１
５を形成するために、フォトリソグラフにより、図２
（ｃ）に示されているように、フォトレジストからなる
第１の補助マスク３０が形成される。該第１の補助マス
クをエッチングマスクとして、拡散領域２４上にエッチ
ングを施すことにより、積層マスク２８の側面に形成さ
れた第１の補助マスク３０から露出された側壁部２９ａ
及びシリコン酸化膜２７の一半２７ａが、除去される。
この第１の補助マスク３０とシリコン酸化膜２７ａが除
去された積層マスク２８とにより、第１のイオン注入用
マスク３１が構成され、これにより、外部ベース部１５
の形成領域すなわち第１の領域３２が規定される。

【００２９】その後、第１のイオン注入用マスク３１を
用いた選択イオン注入により、第１の領域３２に、例え
ばホウ素がｐ型不純物として注入され、このｐ型の不純
物が添加された第１の領域３２により、外部ベース部１
５が形成される。外部ベース部１５は、積層マスク２８
の側面に形成された側壁部２９の一側２９ａが除去され
た状態で形成されることから、この外部ベース部１５の
積層マスク２８に近接する側面１５ａは、積層マスク２
８の側面より規定される。

【００３０】外部ベース部１５を形成した後、前記低抵
抗部１７を形成するために、第１の補助マスク３０が除
去される。その後、フォトリソグラフにより、図３
（ａ）に示されているように、フォトレジストからなる
第２の補助マスク３３が、外部ベース部１５を覆って形
成される。この第２の補助マスク３３は、外部ベース部
１５上から、積層マスク２８のシリコン窒化膜２６の露
出面部上に伸びる。図示の例では、第２の補助マスク３
３は、さらにシリコン酸化膜２７の他半２７ｂに伸びて
いる。この第２の補助マスク３３と、シリコン酸化膜２
７ｂが残った積層マスク２８と、積層マスク２８の側面
に残った側壁部２９の他側２９ｂとにより、第２のイオ
ン注入用マスク３４が構成され、これにより、低抵抗部
１７の形成領域すなわち第２の領域３５が規定される。

【００３１】その後、第２の領域３５に、第２のイオン
注入用マスク３４を用いた例えばリンをｎ型不純物とす
るイオン注入が行われ、このｎ型の不純物が添加された
第２の領域３５により、低抵抗部１７が形成される。低
抵抗部１７は、積層マスク２８の側面に形成された側壁
部２９ｂが設けられた状態で形成されることから、この
低抵抗部１７の積層マスク２８に近接する側面１７ａ
と、積層マスク２８の側面との間には、側壁部２９ｂの
幅寸法Ｗによる間隔が存在する。

【００３２】低抵抗部１７を形成した後、図２（ｂ）に
示されているように、第２の補助マスク３３、側壁部２
９の他側２９ｂ及びシリコン酸化膜２７の他半２７ｂが
除去される。この除去により露出するシリコン窒化膜２
６を熱酸化の抑制マスクとして、素子領域２３に熱酸化
が行われ、これにより、外部ベース部１５及び低抵抗部
１７を覆って拡散領域２４上に、酸化膜３６が、シリコ
ン酸化膜２２から伸長するように形成される。この酸化
膜３６は、拡散領域２４上のシリコン窒化膜２６によっ
て露出された面部を覆い、さらに、シリコン窒化膜２６
の縁部下に入り込む。このことから、酸化膜３６の縁部
で規定される内縁３６ａと低抵抗部１７の内縁３６ａに
近接する前記側面１７ａとの間隔は、前記内縁３６ａと
外部ベース部１５の内縁３６ａに近接する前記側面１５
ａとの間隔に比較して、前記側壁部２９の幅寸法Ｗ分、
大きくなる。酸化膜３６の形成後、円形の平面形状を示
すシリコン窒化膜２６が除去される。この除去により、
酸化膜３６に覆われない領域３７が露出する。

【００３３】領域３７に、ベース領域１３の形成のため
の例えばホウ素をｐ型の不純物として注入することによ
り、図２（ｂ）に示されているように、ｎ型を示す拡散
領域２４の中央部に、ｐ型領域２４ａが形成される。こ
のｐ型領域２４ａの縁部は、外部ベース部１５に至る
が、前記幅寸法Ｗ分により、低抵抗部１７に至らない。
そのため、ｐ型領域２４ａは、外部ベース部１５に電気
的に接続されるが、低抵抗部１７の側面１７ａとの間
に、間隔Ｌ２を置く。拡散領域２４内へのｐ型領域２４
ａの形成により、拡散領域２４内のｐ型領域２４ａの外
方部分２４ｂで、コレクタ領域１４が構成される。

【００３４】その後、例えばＣＶＤ法を用いて、多結晶
シリコン１９が、シリコン基板１１上の全面を覆って形
成される。この多結晶シリコン１９に、砒素などのｎ型
の不純物イオン注入を行うことにより、ｎ型の不純物
が、多結晶シリコン１９下の領域３７へ拡散する。この
拡散により、ｐ型領域２４ａ内には、ｎ型のエミッタ領
域１２が構成される。また、ｐ型領域２４ａのエミッタ
領域１２を除く部分で、ｐ型のベース領域１３が構成さ
れる。ベース領域１３の厚さ寸法は、前記不純物の拡散
により形成されることから、前記円形のシリコン窒化膜
２６による中心軸２０に関してほぼ対称であり、このベ
ース領域１３の外縁部の厚さ寸法は、トランジスタ素子
としての所定の性能を確保する上で、必要な、従来とほ
ぼ同様な値Ｌ１に設定されている。

【００３５】エミッタ領域１２、ベース領域１３及びコ
レクタ領域１４を形成した後、図３（ｃ）に示されてい
るように、多結晶シリコン１９が選択的に酸化される。
この多結晶シリコンは、エミッタ領域１２の配線として
利用される。その後、図１に示されているように、従来
よく知られたようなコンタクトホール、該コンタクトホ
ールに関連した前記電極１６及び１８が形成される。

【００３６】図示の例では、前記したように、エミッタ
領域１２の一側に配置されている外部ベース部１５とエ
ミッタ領域１２との間には、ベース領域１３の外縁部の
厚みＬ１による間隔が形成される。これに対し、エミッ
タ領域１２の他側に配置されている低抵抗部１７とエミ
ッタ領域１２との間には、ベース領域１３の外縁部の厚
みＬ１及び該外縁部と低抵抗部１７との間にある間隔Ｌ
２による間隔が形成される。これにより、エミッタ領域
１２と低抵抗部１７との最短距離Ｌ１とＬ２との和が、
エミッタ領域１２と外部ベース部１５との最短距離Ｌ１
よりもＬ２分、長くなる。従って、本発明に係る半導体
装置１０の製造方法によれば、耐圧性及び高速動作性の
両特性に優れるバイポーラ型トランジスタを含む半導体
装置１０を容易に製造することができる。

【００３７】前記したところでは、エミッタ領域１２及
び低抵抗部１７間の最短距離を従来より長く設定し、し
かも、該最短距離をエミッタ領域１２及び外部ベース部
１５間の最短距離と異ならせるために、積層マスク２８
の側面を覆う側壁部２９を形成した後、該側壁部を部分
的に除去し、その後、外部ベース部１５が形成される半
導体装置１０の製造方法について説明した。これに代え
て、具体例２で示すように、積層マスク２８の側面を覆
う側壁部２９の形成に先だって、外部ベース部１５を形
成することができる。

【００３８】〈具体例２〉図４及び図５は、本発明に係
るバイポーラ型トランジスタを含む半導体装置４０の具
体例２の製造工程を示す。図４及び図５に示されている
半導体装置４０の製造工程では、前記した図２及び図３
に示された製造工程におけると同様に、ｐ型のシリコン
基板１１及び該基板上に形成された積層マスク２８が用
いられている。

【００３９】この積層マスク２８は、前記図２（ａ）と
実質的に同様なステップを示す図４（ａ）に示されてい
るように、ｎ型の拡散領域２４上に形成されたシリコン
窒化膜２６及びシリコン酸化膜２７により構成される。
拡散領域２４が形成されている素子領域２３は、シリコ
ン基板１１に形成された素子分離拡散領域２１及び該領
域上のシリコン酸化膜２２からなる素子分離構造により
規定される。

【００４０】素子領域２３に、外部ベース部１５を形成
するために、フォトリソグラフにより、図４（ａ）に示
されているように、フォトレジストからなる第１の補助
マスク４１が、積層マスク２８の上面に至って形成され
る。この第１の補助マスク４１及び積層マスク２８で構
成された第１のイオン注入用マスク４２を用いて、該第
１のイオン注入用マスクによって規定された第１の領域
３２に、例えばホウ素をｐ型不純物とするイオン注入に
より、図４（ｂ）に示されているように、ｐ型の外部ベ
ース部１５が形成される。この外部ベース部１５の積層
マスク２８に近接する側面１５ａは、積層マスク２８の
側面より規定される。

【００４１】外部ベース部１５の形成後、第１の補助マ
スク４１が除去される。その後、素子領域２３に、例え
ば熱燐酸を用いたウェットエッチングあるいはフッ素イ
オンを用いた等方性ドライエッチングを施すことによ
り、積層マスク２８の下層すなわちシリコン窒化膜２６
の縁部が除去される。すなわち、シリコン窒化膜２６の
側面２６ａは、積層マスク２８の上層すなわちシリコン
酸化膜２７の側面２７ｃよりも後退させられる。側面２
６ａと側面２７ｃとの間隔は、所望のＷ１の値となって
いる。このＷ１の間隔により、積層マスク２８は、段階
的な形状となる。

【００４２】間隔Ｗ１の形成後、積層マスク２８の表面
を含む素子領域２３上の全面に例えばＣＶＤ法を行うこ
とにより、シリコン酸化膜が形成される。その後、選択
的なエッチングにより、図４（ｃ）に示されているよう
に、シリコン酸化膜２７の側面２７ｃにより規定される
積層マスク２８の全側面を覆う側壁部２９が形成され
る。側壁部２９は、前記したと同様に、例えば幅寸法Ｗ
を有する。

【００４３】側壁部２９の形成後、低抵抗部１７を形成
するために、素子領域２３上にフォトリソグラフが行わ
れ、これにより、フォトレジストからなる第２の補助マ
スク４３が、外部ベース部１５を覆って形成される。第
２の補助マスク４３は、外部ベース部１５上から、積層
マスク２８の上に伸びている。第２の補助マスク４３
と、積層マスク２８と、側壁部２９とで構成された第２
のイオン注入用マスク４４を用いて、該第２のイオン注
入用マスクにより規定された第２の領域３５に、例えば
リンをｎ型不純物とするイオン注入を行うことにより、
ｎ型の低抵抗部１７が形成される。

【００４４】図示の例では、外部ベース部１５の形成
は、側壁部２９の形成前に行われることから、側壁部２
９を部分的に除去する必要はない。そのため、具体例１
の製造工程に必要であった、外部ベース部１５を形成す
るために、側壁部２９を部分的に除去するエッチング処
理が不要になる。

【００４５】また、図示の例では、積層マスク２８のシ
リコン窒化膜２６及びシリコン酸化膜２７間に段差寸法
Ｗ１が設定されていることから、側面１７ａと前記シリ
コン窒化膜２６の側面２６ａとの間には、段差寸法Ｗ１
及び側壁部２９の幅寸法Ｗによる間隔（Ｗ＋Ｗ１）が存
在する。

【００４６】低抵抗部１７を形成した後、前記した半導
体装置１０の製造工程におけると同様に、図５（ａ）及
び図５（ｂ）に示されているように、第２のイオン注入
用マスク４４が除去される。その後、シリコン窒化膜２
６を用いた熱酸化により、シリコン窒化膜２６の縁部下
に入り込む酸化膜３６が形成される。該酸化膜を用い
て、エミッタ領域１２、ベース領域１３およびコレクタ
領域１４が形成される。

【００４７】このベース領域１３の外縁部は、外部ベー
ス部１５に至るが、低抵抗部１７の側面１７ａとの間
に、間隔Ｌ３を置く。しかも、この間隔Ｌ３は、前記低
抵抗部１７の側面１７ａと前記シリコン窒化膜２６の側
面２６ａとの間隔（Ｗ＋Ｗ１）により、前記具体例１の
製造工程における間隔Ｌ２よりも大きくなる。

【００４８】エミッタ領域１２、ベース領域１３及びコ
レクタ領域１４の形成後、前記具体例１の製造工程にお
けると同様に、図５（ｃ）に示されているように、従来
よく知られた多結晶シリコンからなる配線１９、電極１
６及び１８が形成される。

【００４９】図示の例では、前記した具体例１の製造工
程におけると同様に、外部ベース部１５とエミッタ領域
１２との間には、ベース領域１３の外縁部の厚みＬ１′
による間隔が形成され、これに対し、低抵抗部１７とエ
ミッタ領域１２との間には、ベース領域１３の外縁部の
厚みＬ１′及び該外縁部と低抵抗部１７との間隔Ｌ３に
よる間隔が形成される。これにより、エミッタ領域１２
と低抵抗部１７との最短距離Ｌ１′とＬ３との和が、エ
ミッタ領域１２と外部ベース部１５との最短距離Ｌ１′
よりもＬ３分、長く設定される。しかも、間隔Ｌ３は、
前記具体例１の間隔Ｌ２より大きく形成されることか
ら、低抵抗部１７とエミッタ領域１２との間隔は、より
一層大きくなる。

【００５０】また、具体例２では、段階的な形状を有す
る積層マスク２８を用いることにより、外部ベース部１
５及び低抵抗部１７を覆う酸化膜３６は、積層マスク２
８の側面２７ｃより後退させた側面２６ａを有するシリ
コン窒化膜２６の縁部下に入り込んで形成されることか
ら、この酸化膜３６により規定される領域３７にイオン
注入を行うことにより形成されたベース領域１３の厚さ
寸法Ｌ１′は、具体例１におけるＬ１よりも大きくな
る。

【００５１】従って、本発明に係る具体例２の半導体装
置４０の製造方法によれば、前記したように、側壁部２
９の部分的な除去工程を施すことなく、また、側壁部２
９の幅寸法を増大させることなく、エミッタ領域１２と
低抵抗部１７とのより大きな間隔を得ることができ、し
かも、ベース領域１３の厚さ寸法の増大により、必要に
応じて、エミッタ領域１２と外部ベース部１５との間の
耐圧性を高めることができる。これにより、半導体装置
４０の耐圧性をより一層高めることができる。

【００５２】具体例２の製造上で利用された段階的な形
状を有する積層マスク２８を具体例１に製造に適用する
ことができる。

【００５３】

【発明の効果】本発明に係るバイポーラ型トランジスタ
を含む半導体装置では、エミッタ領域と低抵抗部との最
短距離は、エミッタ領域と外部ベース部との最短距離よ
りも長く設定され、これにより、エミッタ領域及び低抵
抗部間の最短距離を、所望の耐圧性を得るに最適な値に
設定することができると共に、エミッタ領域及び外部ベ
ース部間の最短距離を、前記エミッタ領域及び低抵抗部
間の最短距離よりも小さな、所望の高速動作性を確保し
得るに最適な値に設定することができる。従って、本発
明に係る半導体装置によれば、耐圧性及び高速動作性の
両特性に優れたバイポーラ型トランジスタ素子を含む半
導体装置を提供することができる。

【００５４】本発明に係るバイポーラ型トランジスタを
含む半導体装置の製造方法では、前記したように、外部
ベース部ための第１の領域へのイオン注入に際し、積層
マスクに実質的に側壁部がない状態で、イオン注入が行
われ、他方、低抵抗部のための第２の領域へのイオン注
入に際し、積層マスクに側壁部が形成された状態で、イ
オン注入が行われる。このことから、エミッタ領域と、
低抵抗部及び外部ベース部との両最短距離間に、側壁部
の幅寸法に応じた差が生じることから、エミッタ領域と
低抵抗部との最短距離は、エミッタ領域と外部ベース部
との最短距離よりも側壁部幅寸法長く形成される。

【００５５】従って、本発明に係る半導体装置の製造方
法によれば、エミッタ領域と低抵抗部との最短距離及び
エミッタ領域と外部ベース部との最短距離を、それぞ
れ、トランジスタ素子の耐圧性及び高速動作性を高める
に最適な値に設定することができることから、耐圧性及
び高速動作性のうちいずれか一方の特性を犠牲にするこ
となく、両特性に優れるバイポーラ型トランジスタを含
む半導体装置を容易に製造することができる。

【図面の簡単な説明】

【図１】本発明に係るバイポーラ型トランジスタを含む
半導体装置の具体例１を示す断面図である。

【図２】本発明に係る具体例１の製造工程を示す断面図
（その１）である。

【図３】本発明に係る具体例１の製造工程を示す断面図
（その２）である。

【図４】本発明に係る具体例２の製造工程を示す断面図
（その１）である。

【図５】本発明に係る具体例２の製造工程を示す断面図
（その２）である。

【符号の説明】

１０、４０ 半導体装置 １１ シリコン基板 １２ エミッタ領域 １３ ベース領域 １４ コレクタ領域 １５ 外部ベース部 １７ 低抵抗部 ２３ 素子領域 ２４ 拡散領域 ２６ シリコン窒化膜（下層） ２７ シリコン酸化膜（上層） ２８ 積層マスク ２９ 側壁部 ３０、４１ 第１の補助マスク ３１、４２ 第１のイオン注入用マスク ３２ 第１の領域 ３３、４３ 第２の補助マスク ３４、４４ 第２のイオン注入用マスク ３５ 第２の領域 ３６ 酸化膜 Ｌ１、Ｌ１′ ベース領域の厚さ寸法（エミッタ領域及
び外部ベース部間の最短距離） Ｌ１＋Ｌ２、Ｌ１′＋Ｌ３ エミッタ領域及び低抵抗部
間の最短距離

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｐ型またはｎ型の二つの導電型のうちの
   いずれか一方の導電型を示す半導体結晶基板に形成さ
   れ、前記二つの導電型のうちの他方の導電型を示すエミ
   ッタ領域と、該エミッタ領域を取り囲んで配置され、前
   記一方の導電型を示すベース領域であって該ベース領域
   への電気的な接続のための外部ベース部が設けられたベ
   ース領域と、前記ベース領域を取り囲んで配置され、前
   記他方の導電型を示すコレクタ領域であって該コレクタ
   領域への電気的な接続のための低抵抗部が設けられたコ
   レクタ領域とを備えるバイポーラ型トランジスタを含
   み、前記エミッタ領域と前記低抵抗部との最短距離は、
   前記エミッタ領域と前記外部ベース部との最短距離より
   も長いことを特徴とする半導体装置。