CN103730357A - Npn晶体管及形成方法 - Google Patents
Npn晶体管及形成方法 Download PDFInfo
- Publication number
- CN103730357A CN103730357A CN201410006924.2A CN201410006924A CN103730357A CN 103730357 A CN103730357 A CN 103730357A CN 201410006924 A CN201410006924 A CN 201410006924A CN 103730357 A CN103730357 A CN 103730357A
- Authority
- CN
- China
- Prior art keywords
- type
- npn transistor
- electrode layer
- type electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 12
- 239000008367 deionised water Substances 0.000 claims description 10
- 229910021641 deionized water Inorganic materials 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 238000004064 recycling Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005641 tunneling Effects 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000012528 membrane Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种NPN晶体管及形成方法，所述NPN晶体管在基极和发射极之间形成界面氧化层，由于基极的空穴到发射极需要利用隧穿效应穿过所述界面氧化层，且所述界面氧化层会提高势垒高度，使得空穴穿过所述界面氧化层的数量随着界面氧化层的厚度的增加呈指数级降低，因此通过在基极和发射极之间形成界面氧化层，可以降低从基极到发射极的空穴数量。由于从基极到发射极的空穴主要来源于基极电流IB，因此基极电流IB会大幅降低，但集电极电流IC变化不大，因此可以提高NPN晶体管的β值。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及一种NPN晶体管及形成方法。
背景技术
双极晶体管是目前大规模集成电路的器件之一，双极晶体管具有操作速度快、单位芯片面积的输出电流大、导通电压变动小等优点，通常用于模拟电路的集成电路。
随着半导体工艺的不断发展，集成电路对器件性能的要求也越来越高，对双极晶体管（例如NPN晶体管）的性能要求也相应的有了提高。
请参考图1～图4，为现有技术形成NPN晶体管的剖面结构示意图。
请参考图1，提供半导体衬底10，对所述半导体衬底10进行N型离子注入，形成N型掺杂区11，所述N型掺杂区11作为NPN晶体管的集电极；
请参考图2，在所述半导体衬底10表面形成P型外延层12，所述P型外延层12的材料为锗硅，所述P型外延层12作为NPN晶体管的基极；
请参考图3，在所述P型外延层12表面形成具有开口14的氧化硅层13，所述开口14暴露出部分P型外延层12；
请参考图4，在所述开口14内和氧化硅层13表面形成多晶硅层15，在所述多晶硅层15表面形成图形化的光刻胶层（未图示），以所述图形化的光刻胶层为掩膜，对所述多晶硅层15和氧化硅层13进行刻蚀，剩余的多晶硅层15作为NPN晶体管的发射极。
更多关于NPN晶体管的形成工艺请参考公开号为CN102544079A的中国专利文献。
但利用现有技术形成的NPN晶体管的β值较小。
发明内容
本发明解决的问题是提供一种NPN晶体管及形成方法，所形成的NPN晶体管的β值较大。
为解决上述问题，本发明提供一种NPN晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；在所述半导体衬底和N型离子掺杂区表面形成P型电极层，所述P型电极层作为所述NPN晶体管的基极；在所述P型电极层表面形成具有开口的绝缘层，所述开口暴露出部分P型电极层表面，在所述开口的侧壁形成侧墙；在所述开口暴露出的P型电极层表面形成界面氧化层；在所述开口内壁和绝缘层表面形成N型电极层，所述N型电极层作为所述NPN晶体管的发射极。
可选的，所述界面氧化层的厚度范围为小于或等于100埃。
可选的，形成所述界面氧化层的具体工艺为原子层沉积工艺、化学气相沉积工艺、热氧化工艺或等离子水清洗工艺。
可选的，所述等离子水清洗工艺包括：先利用含氢氟酸的清洗溶液对所述开口暴露出的P型电极层表面进行清洗；再利用去离子水对所述开口暴露出的P型电极层表面进行刷洗，使得所述开口暴露出的P型电极层表面形成界面氧化层。
可选的，所述利用去离子水进行刷洗的时间范围为5秒～60秒。
可选的，所述含氢氟酸的清洗溶液为HF、NH4OH和H2O2的混合溶液。
本发明还提供了一种NPN晶体管，包括：半导体衬底，位于所述半导体衬底内的N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；位于所述半导体衬底和N型离子掺杂区表面的P型电极层，所述P型电极层作为所述NPN晶体管的基极；位于所述P型电极层表面且具有开口的绝缘层，所述开口暴露出部分P型电极层，且所述开口的侧壁具有侧墙；位于所述开口暴露出的P型电极层表面的界面氧化层；位于所述开口内壁和绝缘层表面的N型电极层，所述N型电极层作为所述NPN晶体管的发射极。
可选的，所述界面氧化层的厚度范围为小于或等于100埃。
可选的，所述P型电极层的材料为掺杂有P型杂质离子的锗硅、单晶硅或多晶硅。
可选的，所述N型电极层的材料为掺杂有N型杂质离子的多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的NPN晶体管在基极和发射极之间形成界面氧化层，由于基极的空穴到发射极需要利用隧穿效应穿过所述界面氧化层，且所述界面氧化层会提高势垒高度，使得空穴穿过所述界面氧化层的数量随着界面氧化层的厚度的增加呈指数级降低，因此通过在基极和发射极之间形成界面氧化层，可以降低从基极到发射极的空穴数量。由于从基极到发射极的空穴主要来源于基极电流IB，因此基极电流IB会大幅降低，但集电极电流IC变化不大，因此可以提高NPN晶体管的β值。
进一步，利用等离子水清洗工艺形成所述界面氧化层，由于先完全去除P型电极层表面残留的杂物和氧化物，再利用等离子水刷洗形成界面氧化层，由于利用等离子水刷洗形成界面氧化层的速度较慢，使得最终形成的界面氧化层容易控制。
附图说明
图1～图4是现有技术形成NPN晶体管的剖面结构示意图；
图5～图13是本发明实施例的NPN晶体管的形成过程的剖面结构示意图。
具体实施方式
NPN晶体管的β值（电流放大系数）即为NPN晶体管的电流增益，是双极晶体管的重要参数之一，等于集电极电流IC和基极电流IB之间的比值。所述β值越大，表明NPN晶体管的电流增益越大，但是利用现有技术形成的NPN晶体管的β值较小。
为此，本发明提供了一种NPN晶体管及形成方法，所述NPN晶体管在基极和发射极之间形成界面氧化层，由于基极的空穴到发射极需要利用隧穿效应穿过所述界面氧化层，且所述界面氧化层会提高势垒高度，使得空穴穿过所述界面氧化层的数量随着界面氧化层的厚度的增加呈指数级降低，因此通过在基极和发射极之间形成界面氧化层，可以降低从基极到发射极的空穴数量。由于从基极到发射极的空穴主要来源于基极电流IB，因此基极电流IB会大幅降低，但集电极电流IC变化不大，因此可以提高NPN晶体管的β值。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供了一种NPN晶体管的形成方法，请参考图5～图13，为本发明实施例的NPN晶体管的形成过程的剖面结构示意图。
请参考图5，提供半导体衬底100，在所述半导体衬底100表面形成N型离子掺杂区110，所述N型离子掺杂区110作为所述NPN晶体管的集电极。
所述半导体衬底100为硅衬底、锗衬底、锗硅衬底、碳化硅衬底等，在本实施例中，所述半导体衬底100为硅衬底。
在本实施例中，所述半导体衬底100内还形成有浅沟槽隔离结构101，利用所述浅沟槽隔离结构101将不同NPN晶体管对应的N型离子掺杂区110相隔离。在其他实施例中，也可以不形成所述浅沟槽隔离结构。
形成所述N型离子掺杂区110的工艺为离子注入工艺，具体工艺包括：在所述半导体衬底100表面形成第一光刻胶层（未图示），所述第一光刻胶层暴露出部分半导体衬底100表面；以所述第一光刻胶层为掩膜对半导体衬底100进行离子注入，所述注入的离子为N型杂质离子，例如磷、砷、锑其中的一种或几种；并对所述离子注入的区域进行退火，形成N型离子掺杂区110。所述N型离子掺杂区110作为NPN晶体管的集电极，后续在所述N型离子掺杂区110表面形成基极。
请参考图6，在半导体衬底100表面形成第一氧化硅层121，对所述第一氧化硅层121进行刻蚀，直到暴露出所述N型离子掺杂区110表面；在所述暴露出的N型离子掺杂区110表面形成P型锗硅层122，所述P型锗硅层122的表面与第一氧化硅层121的表面齐平。
所述第一氧化硅层121用于限定P型锗硅层122的位置，使得所述P型锗硅层122的位置位于所述N型离子掺杂区110表面，且所述第一氧化硅层121将所述半导体衬底100与后续形成的P型多晶硅层相隔离，使得最终形成的NPN晶体管的发射极和基极相接触的面积可控。
在本实施例中，作为NPN晶体管的基极的P型电极层包括P型锗硅层122和后续形成的位于第一氧化硅层121表面且与P型锗硅层122相连的P型多晶硅层。
在其他实施例中，也可以直接在所述半导体衬底表面和N型离子掺杂区表面形成单层的P型锗硅层、P型多晶硅层、P型单晶硅层作为NPN晶体管的基极。
在本实施例中，P型锗硅层122的位置正对于N型离子掺杂区110的位置，使得NPN晶体管的发射极和基极相接触的面积即为所述N型离子掺杂区110。在其他实施例中，所述P型锗硅层的面积可以大于或小于N型离子掺杂区的面积。
所述P型锗硅层122的形成工艺为选择性外延工艺或化学气相沉积工艺，且通过原位掺杂工艺或离子注入工艺在所述P型锗硅层122内掺杂P型离子，例如硼、镓、铟其中的一种或几种。由于本发明实施例利用锗硅作为基极材料，可以使得基极的禁带宽度变窄，形成宽禁带的发射极，窄禁带的基极，从而使得基极和发射极形成异质结的电子势垒降低，因此在相同的偏置电压下，与硅作为基极材料形成的双极晶体管相比，锗硅异质结双极晶体管会有更多电子从发射极注入到基极，从而提高了所述NPN晶体管的注入效率，提高发射极电流IC，可以大大提高所述NPN晶体管的β值。
在其他实施例中，还可以在所述暴露出的N型离子掺杂区表面形成P型单晶硅层或P型多晶硅层，所述P型单晶硅层或P型多晶硅层作为NPN晶体管的基极。
在本实施例中，形成所述P型锗硅层122的具体工艺包括：利用选择性外延工艺和原位掺杂工艺在所述暴露出的N型离子掺杂区110表面形成P型锗硅层122，且所述P型锗硅层122的表面与第一氧化硅层121的表面齐平，有利于后续在所述P型锗硅层122和第一氧化硅层121的表面形成P型多晶硅层。
请参考图7，在所述P型锗硅层122和第一氧化硅层121的表面形成P型多晶硅薄膜125。
所述P型多晶硅薄膜125的形成工艺为选择性外延工艺或化学气相沉积工艺，且通过原位掺杂工艺或离子注入工艺在所述P型多晶硅薄膜125内掺杂P型离子，例如硼、镓、铟其中的一种或几种。
所述P型多晶硅薄膜125后续用于形成P型多晶硅层，所述P型多晶硅层用于将基极与外电路相连接。为了降低导通电阻，所述P型多晶硅薄膜125的掺杂浓度大于所述P型锗硅层122的掺杂浓度，同时为了避免后续形成的高掺杂浓度的P型多晶硅层影响低掺杂浓度的P型锗硅层122，所述P型多晶硅薄膜125和P型锗硅层122位于不同平面，且后续对P型多晶硅薄膜125进行刻蚀后所形成的P型多晶硅层与P型锗硅层122之间的接触面积较小，从而尽可能避免高掺杂浓度的P型多晶硅层对低掺杂浓度的P型锗硅层122的影响。
请参考图8，在所述P型多晶硅薄膜125表面形成绝缘薄膜131。
所述绝缘薄膜131的材料为氧化硅、氮化硅、氮氧化硅等其中的一种或几种的堆叠结构。
在本实施例中，所述绝缘薄膜131包括位于P型多晶硅薄膜125表面的第二氧化硅层（未图示）和位于所述第二氧化硅层表面的氮氧化硅层（未图示）。由于后续需要利用含有氢氟酸的清洗溶液对暴露出的P型锗硅层122进行清洗，而氢氟酸不会去除氮氧化硅，因此位于所述第二氧化硅层表面的氮氧化硅层可以保护第二氧化硅层在后续的清洗过程中避免被部分去除。
请参考图9，依次对所述绝缘薄膜131（请参考图8）、P型多晶硅薄膜125（请参考图8）进行刻蚀，形成开口140，所述开口140暴露出部分P型锗硅层122，且所述绝缘薄膜131、P型多晶硅薄膜125分别成为绝缘层130、P型多晶硅层123。
所述开口140的尺寸小于所述P型锗硅层122的尺寸，且所述开口140完全位于N型离子掺杂区110的正上方，使得刻蚀形成的P型多晶硅层123和P型锗硅层122之间仍有部分接触，所述P型多晶硅层123和P型锗硅层122构成P型电极层，利用所述P型多晶硅层123将P型锗硅层122与外电路相连接，从而使得基极与外电路相连接。
所述开口140作为发射极的窗口，后续在所述开口内形成发射极，所述开口140限定了发射极与基极的接触面积。
请参看图10，在所述开口140的侧壁形成侧墙145。
由于后续会利用含有氢氟酸的清洗溶液对P型锗硅层122进行清洗，为了避免开口侧壁暴露出的绝缘薄膜131内的第二氧化硅层被清洗溶液部分去除，本实施例在所述开口140的侧壁形成侧墙145。
在本实施例中，所述侧墙145的材料为氧化硅、氮化硅、氮氧化硅的单层或多层结构，且位于所述侧墙145最表面的材料为氮化硅或氮氧化硅。由于氮化硅或氮氧化硅不会被氢氟酸去除，因此所述侧墙145可以使得开口侧壁的第二氧化硅层不会被清洗溶液部分去除，且后续形成的界面氧化硅层只形成在暴露出的P型锗硅层122表面。由于形成侧墙的工艺为本领域技术人员的公知技术，在此不作详述。
请参考图11，在所述开口140暴露出的P型锗硅层122表面形成界面氧化层150。
所述界面氧化层150的厚度范围为小于或等于100埃，例如10埃、20埃50埃、70埃等。由于所述开口140是作为发射极的窗口，后续会在所述开口暴露出的P型锗硅层122上形成发射极，因此从基极到发射极的空穴都需要利用隧穿效应穿过所述界面氧化层，且所述界面氧化层会产生一个势垒高度，使得空穴难以从基极跃迁到发射极，空穴穿过所述界面氧化层的数量随着界面氧化层的厚度的增加呈指数级降低，因此通过在基极和发射极之间形成界面氧化层，可以降低从基极到发射极的空穴数量，而从基极到发射极的空穴主要来源于基极电流IB，因此基极电流IB会大幅降低。与此同时，与空穴相比，由于电子更容易隧穿界面氧化层，因此从发射极到基极的电子的数量变化不大，即发射极电流IE变化不大，因此集电极电流IC变化不大，集电极电流IC与基极电流IB的比值变大，因此可以提高NPN晶体管的β值。
所述界面氧化层150的材料为氧化硅，形成所述界面氧化层150的工艺为原子层沉积工艺、化学气相沉积工艺、热氧化工艺或等离子水清洗工艺。
在本实施例中，形成所述界面氧化层150的工艺为等离子水清洗工艺，具体包括：先利用含氢氟酸的清洗溶液对所述开口140暴露出的P型锗硅层122进行清洗；再利用去离子水对所述开口140暴露出的P型锗硅层122表面进行刷洗，使得所述开口140暴露出的P型锗硅层122表面形成界面氧化层150。由于刻蚀形成开口140的工艺和形成侧墙145的工艺都可能会在暴露出的P型锗硅层122表面残留有杂物，且所述P型锗硅层122与氧气长时间接触，所述P型锗硅层122表面还可能具有厚度无法确定的氧化物，因此先利用含有氢氟酸的清洗溶液对所述开口140暴露出的P型锗硅层122进行清洗。在本实施例中，所述半导体衬底浸泡在超声波清洗池中进行清洗，且所述含氢氟酸的清洗溶液为HF、NH4OH、H2O2的混合溶液，所述HF、NH4OH、H2O2的比例153:60:60，从而去除P型锗硅层122表面的氧化物和残留杂物。利用含有氢氟酸的清洗溶液进行清洗后，立刻利用去离子水对P型锗硅层122表面进行刷洗，由于去离子水中含有氧，因此利用所述去离子水对所述P型锗硅层122表面进行刷洗即能够形成合格的界面氧化层150。由于利用去离子水进行刷洗形成的界面氧化层150的速率较慢，可以通过控制所述刷洗的时间来控制最终形成的界面氧化层150的厚度。在本实施例中，所述利用去离子水进行刷洗的时间范围为5秒～60秒。
请参考图12，在所述开口140（请参考图11）内壁和绝缘层130表面形成N型电极层160。
所述N型电极层160的材料为掺杂有N型杂质离子的多晶硅，所述N型电极层160可以完全填充满所述开口140，也可以部分填充满所述开口140。在本实施例中，所述N型电极层160仅覆盖界面氧化层150的表面、开口140的侧壁和绝缘层130表面，且未完全填充满所述开口140。
所述N型电极层160的形成工艺为选择性外延工艺或化学气相沉积工艺，且通过原位掺杂工艺或离子注入工艺在所述N型电极层160内掺杂N型离子，例如磷、砷、锑其中的一种或几种。
请参考图13，在所述N型电极层160表面形成第二光刻胶层（未图示），以所述第二光刻胶层为掩膜，对所述N型电极层160、绝缘层130进行刻蚀，直到暴露出所述P型多晶硅层123。
刻蚀后形成的N型电极层160的宽度大于开口140的宽度。后续在所述剩余的N型电极层160、暴露出的P型多晶硅层123和半导体衬底100表面形成导电插塞（未图示），使得所述NPN晶体管的发射极、基极与集电极与外电路相连接。
本发明实施例还提供了一种NPN晶体管，请参考图12，为本发明实施例的NPN晶体管的剖面结构示意图，包括：半导体衬底100，位于所述半导体衬底100内的N型离子掺杂区110，所述N型离子掺杂区110作为所述NPN晶体管的集电极；位于半导体衬底100表面的第一氧化硅层121，所述第一氧化硅层121暴露出位于所述N型离子掺杂区110表面；位于所述N型离子掺杂区110表面的P型锗硅层122，所述P型锗硅层122的表面与第一氧化硅层121的表面齐平；位于所述第一氧化硅层121表面的P型多晶硅层123，且所述P型多晶硅层123与P型锗硅层122的两端表面相接触，所述P型多晶硅层123与P型锗硅层122构成P型电极层，所述P型电极层作为所述NPN晶体管的基极；位于所述P型多晶硅层123表面且具有开口（未图示）的绝缘层130，所述开口暴露出部分P型锗硅层122，且所述开口的侧壁具有侧墙145；位于所述开口暴露出的P型锗硅层122表面的界面氧化层150；位于所述开口内壁和绝缘层130表面的N型电极层160，所述N型电极层160作为所述NPN晶体管的发射极。
所述界面氧化层150的材料为氧化硅，所述界面氧化层150的厚度范围为小于或等于100埃。
在本实施例中，作为NPN晶体管的基极的P型电极层包括P型锗硅层122和位于第一氧化硅层121表面且与P型锗硅层122相连的P型多晶硅层123。
在其他实施例中，直接形成在所述半导体衬底表面和N型离子掺杂区表面的单层的P型锗硅层、P型多晶硅层、P型单晶硅层也可以作为NPN晶体管的基极。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种NPN晶体管的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底内形成N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；
在所述半导体衬底和N型离子掺杂区表面形成P型电极层，所述P型电极层作为所述NPN晶体管的基极；
在所述P型电极层表面形成具有开口的绝缘层，所述开口暴露出部分P型电极层表面，在所述开口的侧壁形成侧墙；
在所述开口暴露出的P型电极层表面形成界面氧化层；
在所述开口内壁和绝缘层表面形成N型电极层，所述N型电极层作为所述NPN晶体管的发射极。
2.如权利要求1所述的NPN晶体管的形成方法，其特征在于，所述界面氧化层的厚度范围为小于或等于100埃。
3.如权利要求1所述的NPN晶体管的形成方法，其特征在于，形成所述界面氧化层的具体工艺为原子层沉积工艺、化学气相沉积工艺、热氧化工艺或等离子水清洗工艺。
4.如权利要求3所述的NPN晶体管的形成方法，其特征在于，所述等离子水清洗工艺包括：先利用含氢氟酸的清洗溶液对所述开口暴露出的P型电极层表面进行清洗；再利用去离子水对所述开口暴露出的P型电极层表面进行刷洗，使得所述开口暴露出的P型电极层表面形成界面氧化层。
5.如权利要求4所述的NPN晶体管的形成方法，其特征在于，所述利用去离子水进行刷洗的时间范围为5秒～60秒。
6.如权利要求4所述的NPN晶体管的形成方法，其特征在于，所述含氢氟酸的清洗溶液为HF、NH4OH和H2O2的混合溶液。
7.一种NPN晶体管，其特征在于，包括：
半导体衬底，位于所述半导体衬底内的N型离子掺杂区，所述N型离子掺杂区作为所述NPN晶体管的集电极；
位于所述半导体衬底和N型离子掺杂区表面的P型电极层，所述P型电极层作为所述NPN晶体管的基极；
位于所述P型电极层表面且具有开口的绝缘层，所述开口暴露出部分P型电极层，且所述开口的侧壁具有侧墙；
位于所述开口暴露出的P型电极层表面的界面氧化层；
位于所述开口内壁和绝缘层表面的N型电极层，所述N型电极层作为所述NPN晶体管的发射极。
8.如权利要求7所述的NPN晶体管，其特征在于，所述界面氧化层的厚度范围为小于或等于100埃。
9.如权利要求7所述的NPN晶体管，其特征在于，所述P型电极层的材料为掺杂有P型杂质离子的锗硅、单晶硅或多晶硅。
10.如权利要求7所述的NPN晶体管，其特征在于，所述N型电极层的材料为掺杂有N型杂质离子的多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410006924.2A CN103730357A (zh) | 2014-01-07 | 2014-01-07 | Npn晶体管及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410006924.2A CN103730357A (zh) | 2014-01-07 | 2014-01-07 | Npn晶体管及形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103730357A true CN103730357A (zh) | 2014-04-16 |
Family
ID=50454379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410006924.2A Pending CN103730357A (zh) | 2014-01-07 | 2014-01-07 | Npn晶体管及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730357A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465736A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507008A (zh) * | 2002-12-10 | 2004-06-23 | 国际商业机器公司 | 半导体制造方法及设备 |
| JP3969932B2 (ja) * | 2000-06-15 | 2007-09-05 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2013168562A (ja) * | 2012-02-16 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
| CN103400764A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 双极型晶体管的形成方法 |
-
2014
- 2014-01-07 CN CN201410006924.2A patent/CN103730357A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3969932B2 (ja) * | 2000-06-15 | 2007-09-05 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| CN1507008A (zh) * | 2002-12-10 | 2004-06-23 | 国际商业机器公司 | 半导体制造方法及设备 |
| JP2013168562A (ja) * | 2012-02-16 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
| CN103400764A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 双极型晶体管的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465736A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法 |
| CN104465736B (zh) * | 2014-12-08 | 2017-07-21 | 沈阳工业大学 | 内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620615B2 (en) | IGBT manufacturing method | |
| CN101024882B (zh) | 硅表面清洁溶液以及用其制造半导体器件的方法 | |
| CN104103520A (zh) | 形成鳍片fet器件的方法以及鳍片fet结构 | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| US7563670B2 (en) | Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN102945832A (zh) | 闪存器件的形成方法 | |
| CN109524299B (zh) | 栅极结构的制造方法 | |
| CN102110717A (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN103632976A (zh) | 晶体管的形成方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN103346126A (zh) | 闪存存储单元的形成方法 | |
| CN103730357A (zh) | Npn晶体管及形成方法 | |
| US6337251B1 (en) | Method of manufacturing semiconductor device with no parasitic barrier | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| US5827784A (en) | Method for improving contact openings during the manufacture of an integrated circuit | |
| CN106876471A (zh) | 双槽umosfet器件 | |
| JP2006080273A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN106601734B (zh) | 一种整体型碳化硅达林顿管及其制作方法 | |
| US20080286967A1 (en) | Method for fabricating a body to substrate contact or topside substrate contact in silicon-on-insulator devices | |
| CN107578998B (zh) | Igbt芯片制造方法及igbt芯片 | |
| US20140187051A1 (en) | Poly Removal for replacement gate with an APM mixture | |
| CN101894866B (zh) | 凹陷沟道的碰撞电离型场效应晶体管及其制造方法 | |
| CN104282572A (zh) | Vdmos器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |