DE69424717T2 - Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung - Google Patents

Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung

Info

Publication number
DE69424717T2
DE69424717T2 DE69424717T DE69424717T DE69424717T2 DE 69424717 T2 DE69424717 T2 DE 69424717T2 DE 69424717 T DE69424717 T DE 69424717T DE 69424717 T DE69424717 T DE 69424717T DE 69424717 T2 DE69424717 T2 DE 69424717T2
Authority
DE
Germany
Prior art keywords
atoms
semiconductor
semiconductor device
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69424717T
Other languages
English (en)
Other versions
DE69424717D1 (de
Inventor
Ihachiro Gofuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8107693A external-priority patent/JPH06275728A/ja
Priority claimed from JP16841993A external-priority patent/JPH0774169A/ja
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69424717D1 publication Critical patent/DE69424717D1/de
Publication of DE69424717T2 publication Critical patent/DE69424717T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946Charge transfer devices
    • H01L29/66954Charge transfer devices with an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • H01L21/31155Doping the insulating layers by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft Halbleiterbauelemente und Verfahren zu deren Herstellung und vor allem Halbleiterbauelemente, bei denen die Verbindung des Halbleiterbauelements mit der Verdrahtung verbessert ist, und Verfahren zu deren Herstellung.
  • Da der Integrationsgrad von Halbleiterbauelementen in den letzten Jahren erhöht worden ist, ist die Fläche jedes Bereichs innerhalb eines Chips vermindert worden, wobei die Verminderung der Fläche des Verdrahtungsbereichs ein wichtiges Problem ist, weil er einen hohen prozentualen Anteil der Chipfläche einnimmt. Was den Außenanschlussbereich zu der Verdrahtung eines Halbleiterbauelements oder einen sogenannten Kontaktbereich anbetrifft, so war es üblich, dass nach dem Aufbringen eines aus einem polykristallinen Halbleitermaterial der Gruppe IV bestehenden ohmschen Kontaktmaterials an einer direkt oberhalb des Bauelements befindlichen Stelle die Elektrode aus einem Metall oder Metallsilicid, in dem niedrigschmelzendes Metall wie z. B. Al enthalten ist, und das polykristalline Halbleitermaterial der Gruppe IV an einer von der direkt oberhalb des Bauelements befindlichen Stelle entfernten Stelle verbunden wurden, wobei jedoch in Betracht gezogen wird, dass Metall oder Metallsilicid gleichzeitig auch direkt oberhalb des Bauelements angeschlossen wird.
  • Andererseits ist es unerwünscht, dass polykristallines Halbleitermaterial (z. B. der Gruppe IV) als Außenanschlussverdrahtung verwendet wird, weil bei einer Zunahme der Betriebsfrequenz des Bauelements die Bewegung der zur Leitung von elektrischem Strom dienenden Ladungsträger der Frequenz nicht folgen kann, so dass unter dem Gesichtspunkt eines schnellen Betriebs nun ein Aufbau gewählt wird, bei dem die Elektrode aus Metall oder Metallsilicid direkt oberhalb des Bauelements kontaktiert wird.
  • Ein niedrigschmelzendes Metall, das in dem Metall oder Metallsilicid für die Verwendung als niederohmiges Verdrahtungsmaterial enthalten ist, diffundiert jedoch stark in ein polykristallines Halbleitermaterial, und wenn direkt oberhalb des Bauelements ein Metall- oder Metallsilicidkontakt hergestellt wird, diffundiert das niedrigschmelzende Metall in den Bauelementbereich, wodurch in einigen Fällen eine Verschlechterung von Bauelementkenndaten herbeigeführt wird. Um die Diffusion von niedrigschmelzendem Metall zu unterdrücken, kann folglich zwischen dem Metall oder Metallsilicid und dem polykristallinen Halbleitermaterial ein Sperrmetall angeordnet werden. Bei diesem Aufbau wird die Diffusion von niedrigschmelzendem Metall sicher unterdrückt und wird keine Verschlechterung von Bauelementkenndaten verursacht, jedoch ist der Prozess wegen des Schrittes der Abscheidung und Strukturierung des eingefügten Sperrmetalls komplizierter und werden die Kosten des Prozesses erhöht.
  • In dem Dokument US-A 4 637 836 ist ein Verfahren zur Verhinderung der Diffusion von Bor aus Silicium durch Vordotierung des Siliciums mit Phosphorionen offenbart.
  • In der Druckschrift IBM Technical Disclosure Bulletin, Bd. 27, Nr. 1B (Juni 1984), Armonk, New York, USA, S. 780, von C. Grovenor u. a., "Method for increasing grain size in silicon and germanium by successive doping", wird beschrieben, wie in Halbleitern durch mehrfache Dotierung große Korngrößen erhalten werden können.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung bereitzustellen, bei denen mit einer Struktur und einem Verfahren, die keinen komplizierten Prozess und keine erhöhten Kosten mit sich bringen, die Diffusion eines niedrigschmelzenden Metalls bei dem Kontaktbereich des Halbleiterbauelements unterdrückt werden kann, ohne dass die Kenndaten des Bauelements verschlechtert werden.
  • Ferner ist es eine andere Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement ohne Verschlechterung der Kenndaten bereitzustellen, indem die Diffusion von Verdrahtungsmetall zu dem Bauelementbereich des Halbleiterbauelements verhindert wird, während der Prozess vereinfacht wird, indem Verdrahtungsmetall direkt oberhalb des Bauelementbereichs angeordnet wird, um die Anordnung bzw. Verlegung von unnötiger Verdrahtung zu vermeiden.
  • Diese Aufgabe der vorliegenden Erfindung wird durch ein Verfahren zur Herstellung eines Halbleiterbauelements gelöst, wie es in Anspruch 1 dargelegt ist.
  • Diese Aufgabe der vorliegenden Erfindung wird auch durch ein Halbleiterbauelement gelöst, wie es in Anspruch 11 definiert ist.
  • Vorteilhafte weitere Entwicklungen sind in den Unteransprüchen dargelegt.
  • Fig. 1 ist eine typische Schnittzeichnung zur Erläuterung eines Polysilicium/Al-Kontaktbereichs.
  • Fig. 2A und 2B sind graphische Darstellungen, die veranschaulichen, wie Al bei dem Kontaktbereich in Polysilicium und in den Halbleiterbereich diffundiert.
  • Fig. 3A bis 3R sind typische Schnittzeichnungen zur Erläuterung des Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung.
  • Fig. 4, Fig. 7 und Fig. 10 sind graphische Darstellungen, die jeweils die Ioneninjektionsbedingung veranschaulichen, die bei der Durchführung der vorliegenden Erfindung festgelegt wird, um eine vorgegebene Fremdatomkonzentration zu erzielen.
  • Fig. 5A und 5B und Fig. 11A und 11B sind graphische Darstellungen, die jeweils die Wirkung der vorliegenden Erfindung zeigen und die Vbe-Ic,Ib-Kennlinie eines durch Anwendung der vorliegenden Erfindung gebildeten Bipolartransistors zeigen.
  • Fig. 6, Fig. 8, Fig. 9A und 9B, Fig. 12, Fig. 13 und Fig. 14 sind schematische Zeichnungen, die jeweils ein anderes Halbleiterbauelement der vorliegenden Erfindung veranschaulichen.
  • Fig. 15 ist ein Schaltschema zur Erläuterung eines Schaltungsaufbaus, bei dem ein Halbleiterbauelement der vorliegenden Erfindung angewendet wird.
  • Die vorliegende Erfindung kann die vorstehend erwähnten Aufgaben lösen, indem ein Herstellungsverfahren angewendet wird, das die Schritte der Ioneninjektion von Fremdatomen mit einer großen Eindringtiefe in eine polykristalline Halbleiterschicht und der Ioneninjektion von Fremdatomen mit einer geringen Eindringtiefe in diese Schicht umfasst.
  • Dadurch kann die Fremdatomkonzentration in der Nähe der Oberfläche der polykristallinen Halbleiterschicht besonders erhöht werden.
  • Kristalle mit einem großen Kristallkorndurchmesser können folglich vor allem in der Nähe der Oberfläche gebildet werden, indem die polykristalline Halbleiterschicht wie z. B. polykristallines Silicium mit so einer Fremdatomkonzentrationsverteilung einer Hitzebehandlung unterzogen wird.
  • Die Diffusion von niedrigschmelzendem Metall in das polykristalline Silicium kann typischerweise hauptsächlich durch die Korngrenze hindurch erfolgen. Folglich werden Metalldiffusionswege bzw. -übergänge vermindert und wird das Ausmaß der Diffusion auf einen niedrigeren Wert unterdrückt, wenn der Kristallkorndurchmesser zunimmt.
  • Die vorliegende Erfindung kann somit die Diffusion von Verdrahtungsmetall, das auf der oberen Schicht gebildet ist, unterdrücken, indem der Korndurchmesser von polykristallinem Silicium größer als üblich gemacht wird.
  • Wenn im Fall von Silicium der n-Typ hergestellt wird, tritt die Erscheinung auf, dass die Kristallisation unter Hitzebehandlung von einer Fremdatomkonzentration von 5 · 10²&sup0; Atomen/cm³ an der Grenze ausgehend gefördert wird, so dass polykristallines Silicium mit einem großen Korndurchmesser erhalten werden kann (siehe "1988 Materials Research Society Symposium Proceedings, S. 135-141").
  • Infolgedessen kann die vorliegende Erfindung sicher Kristalle mit einem großen Korndurchmesser verwirklichen, indem durch den Prozess der Ioneninjektion von Fremdatomen dafür gesorgt wird, dass die Gesamtkonzentration der Fremdatome vom p-Typ, die in der polykristallinen Halbleiterschicht enthalten sind, in einer Tiefe von 100 nm von der Oberfläche der polykristallinen Halbleiterschicht vorzugsweise größer als 5 · 10¹&sup9; Atome/cm³ und vor allem größer als 5 · 10²&sup0; Atome/cm³ ist.
  • Da diese Erscheinung bei einer Konzentration von 1 · 10²¹ Atomen/cm³ oder mehr in vollem Maße aufzutreten beginnt, ist es erwünscht, dass Fremdatome in einer Menge von 1 · 10²¹ Atomen/cm³ oder mehr zugesetzt werden, damit diese Erscheinung gemäß der vorliegenden Erfindung mit Sicherheit erzielt wird.
  • Die vorliegende Erfindung wird nachstehend unter Bezugnahme auf die Zeichnungen beschrieben.
  • Fig. 1 zeigt einen Längsschnitt des typischen Aufbaus eines Kontaktbereichs eines Halbleiterbauelements. Bei diesem Beispiel wird als Metall- oder Metallsilicidelektrode 205 AlSi verwendet, und als polykristalline Halbleiterschicht 203 wird polykristallines Silicium (Polysilicium) verwendet.
  • Fig. 2A und 2B sind graphische Darstellungen, die an Hand der Messergebnisse (d. h. der Konzentrationsänderung von Al) zeigen, wie das Verdrahtungsmetall Al bei so einem Kontaktbereich in Polysilicium 203 und in den darunter befindlichen Halbleiterbereich 201 diffundiert.
  • Fig. 2A zeigt die Al-Konzentrationsänderung von der Oberfläche des polykristallinen Siliciums 203 zu dem Halbleiterbereich 201 bei dem Kontaktbereich, der durch ein herkömmliches Herstellungsverfahren hergestellt worden ist. Al hat innerhalb des polykristallinen Siliciums 203 eine Konzentration von 1 · 10¹&sup8; Atomen/ cm³ oder mehr, wobei die Konzentration an der Grenzfläche zwischen polykristallinem Siliciums 203 und Halbleiterbereich 201 zunimmt. Ferner kann festgestellt werden, dass Al auch stark in den Halbleiterbereich 201 diffundiert ist.
  • Im Gegensatz dazu zeigt Fig. 2B eine Verteilung der Al-Konzentration bei dem Kontaktbereich, der durch das Herstellungsverfahren der vorliegenden Erfindung hergestellt worden ist. Wie in der Figur gezeigt ist, wird Al an der Oberflächenseite des polykristallinen Siliciums 203 blockiert, wobei die Al-Konzentration in dem polykristallinen Silicium 203 in Richtung auf den Halbleiterbereich 201 abnimmt. Ferner kann die Al-Konzentration innerhalb des Halbleiterbereichs 201 auf 1 · 101 Atome/cm³ oder weniger, d. h. auf einen um eine Zehnerpotenz niedrigeren Wert, unterdrückt werden.
  • Wie vorstehend beschrieben wurde, erfolgt die Diffusion von niedrigschmelzendem Metall in Polysilicium typischerweise hauptsächlich durch die Korngrenze hindurch. Wenn der Kristallkorndurchmesser zunimmt, werden infolgedessen die Metalldiffusionswege bzw. -übergänge vermindert, so dass das Ausmaß der Diffusion auf einen niedrigen Wert unterdrückt werden kann.
  • Da der Korndurchmesser von Polysilicium, das ein polykristallines Halbleitermaterial ist, im Rahmen der vorliegenden Erfindung größer als üblich ist, ist die Diffusion von Metall unterdrückt worden. Der Korndurchmesser von Polysilicium wird durch die Umkristallisierung von Polysilicium festgelegt, die bei der Hitzebehandlung nach der Injektion von Fremdatomen eintritt, wobei es wahrscheinlicher ist, dass eine Umkristallisierung zu einem großen Korndurchmesser eintritt, wenn Polysilicium in dem Zustand vor der Umkristallisierung stärker amorph ist.
  • Polysilicium wird zwar bei dem durch die Ioneninjektion bewirkten Aufprall von Ionen amorph, jedoch wird Polysilicium beispielsweise im Fall von B, das ein typischer Fremdstoff vom p- Typ ist, allein durch die Injektion von B nicht stark amorph, was daran liegt, dass seine Ionenmasse gering ist. Folglich wird Polysilicium im Rahmen der vorliegenden Erfindung im Fall der Herstellung des p-Typs stärker amorph gemacht, indem im Voraus Germanium, Zinn, Phosphor, Arsen, Antimon, Gallium oder Indium injiziert wird, das eine größere Masse als B hat und in dem Halbleiter nicht viele Störstellenniveaus erzeugt, und dann werden durch die Hitzebehandlung nach der Injektion der Fremdatome vom p-Typ die Kristalle mit einem großen Korndurchmesser erzeugt. Ferner kann der Kanaleffekt von B unterdrückt werden, indem Polysilicium vor der Injektion von B stärker amorph gemacht wird, wobei die zusätzliche Wirkung erzielt wird, dass der Bereich, der p-leitend gemacht werden soll, nicht tiefer sein kann als notwendig.
  • Wenn die Konzentration von Germanium, Zinn, Phosphor, Antimon, Gallium oder Indium in Polysilicium 1 · 10¹&sup9; Atome/cm³ oder mehr beträgt, geht ferner die Umwandlung in den amorphen Zustand in beträchtlichem Maße vonstatten, so dass Polysilicium mit einem großen Korndurchmesser gebildet wird, und wenn die Umwandlung in den amorphen Zustand bis zu einer Tiefe von etwa 100 nm erfolgt, kann die Diffusion von niedrigschmelzendem Metall unterdrückt werden. Um die vorliegende Erfindung mit einer größeren Sicherheit zu verwirklichen, ist es deshalb erwünscht, dass mindestens eines der Elemente Germanium, Zinn, Phosphor, Antimon, Gallium und Indium derart zugesetzt wird, dass seine Menge in einer Tiefe von 100 nm von der Oberfläche des Polysiliciums 5 · 10¹&sup9; Atome/cm³ oder mehr beträgt und die Konzentration des Elements die Konzentration von B über den gesamten Bereich des Polysiliciums nicht überschreitet.
  • Das niedrigschmelzende Metall, das in dem Metall oder Metallsilicid für die Anwendung bei der vorliegenden Erfindung enthalten ist, kann typischerweise irgendeines der Metalle sein, die zu den Gruppen IIB bis IIIA gehören. Beispiele dafür können Al, Mg, Cu, Ag, Au, Zn und Cd einschließen.
  • Für die Injektion von Fremdatomen vom n-Typ in polykristallines Silicium oder polykristallines Silicium-Germanium kann der injizierte Fremdstoff, der eine große Eindringtiefe hat, vorzugsweise energiereiches P sein und kann der injizierte Fremdstoff, der eine geringe Eindringtiefe hat, vorzugsweise energiearmes P sowie As, Sb und Bi sein.
  • (Ausführungsform 1)
  • Fig. 3A bis 3K zeigen Aufbau und Herstellungsverfahren einer Ausführungsform gemäß der vorliegenden Erfindung.
  • Zuerst wurden As&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 60 keV in ein p-Substrat 1 implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und danach wurde durch Ausheilung in einer N&sub2;- Atmosphäre bei 1000ºC eine Diffusion der As&spplus;-Ionen bewirkt, wodurch eine n-leitende Sperrschicht 101 gebildet wurde.
  • Anschließend wurden B&spplus;-Ionen unter den Bedingungen einer Dosis von 2 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 60 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-leitende Sperrschicht 102 gebildet wurde (Fig. 3A).
  • Auf diesem Substrat wurde ein epitaxiales Aufwachsen bewirkt, wodurch eine Epitaxialschicht 103 mit einer Dicke von 5 um gebildet wurde (Fig. 3B).
  • Danach wurden B&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 6 · 10¹² Atomen/cm² und einer Beschleunigungsspannung von 100 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-Wanne 104 gebildet wurde.
  • Anschließend wurden P&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 7 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 70 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und es wurde eine Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC durchgeführt, wodurch ein Kontaktbereich 105 der n-leitenden Sperrschicht 101 gebildet wurde (Fig. 3C).
  • Dann wurde durch ein Niederdruck-CVD-Verfahren (CVD = chemische Aufdampfung) eine 150 nm dicke Siliciumnitridschicht 106 abgeschieden und in einer gewünschten Form strukturiert.
  • Anschließend wurde fünf Stunden lang bei 1000ºC eine Oxidation in einer Atmosphäre aus O&sub2; = 4 l/min. H&sub2; = 2 l/min und N&sub2; = 5 l/min durchgeführt, wodurch eine Feldoxidschicht 107 gebildet wurde, und dann wurde die Siliciumnitridschicht 106 entfernt (Fig. 3D).
  • Danach wurden B&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 6 · 10¹² Atomen/cm² und einer Beschleunigungsspannung von 80 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch ein Basisbereich 108 gebildet wurde (Fig. 3E).
  • Ferner wurden As&spplus;-Ionen unter den Bedingungen einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 40 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der As&spplus;-Ionen bewirkt, wodurch ein Emitterbereich 109 gebildet wurde (Fig. 3F).
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 300 nm dicke SiO&sub2;-Schicht 110 als Zwischenschicht-Isolationsschicht abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde (Fig. 3G).
  • Anschließend wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 111 abgeschieden.
  • Dann wurden in die Polysiliciumschicht 111 als typischster Prozess der vorliegenden Erfindung durch einen Schritt der Injektion von Fremdatomen mit einer großen Eindringtiefe P&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 80 keV implantiert und durch einen Schritt der Injektion von Fremdatomen mit einer geringen Eindringtiefe As&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 120 keV implantiert.
  • Die Ioneninjektionsbedingungen sind derart, dass zum Erreichen eines gewünschten Ziels As&spplus;-Ionen in dem Bereich injiziert werden, der in Fig. 4 durch die schräge Schraffur gezeigt wird, wenn der Widerstand der Polysiliciumschicht durch Einstellung der Dosis der P&spplus;-Ionen auf etwa 5 · 10¹&sup5; Atome/cm² ausreichend vermindert wird.
  • Danach wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der P&spplus;-Ionen und der As&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine n-leitende Schicht umgewandelt wurde (Fig. 3H).
  • Anschließend wurde die Polysiliciumschicht 111 durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt (Fig. 31).
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 600 nm dicke SiO&sub2;-Schicht als Zwischenschicht-Isolationsschicht 112 abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde (Fig. 3 J).
  • Dann wurde durch ein normales Zerstäubungsverfahren AlSi 113 mit einer Dicke von 1000 nm abgeschieden und anschließend durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt. Ferner wurde 30 Minuten lang eine Hitzebehandlung in einer N&sub2;-Atmosphäre bei 450ºC durchgeführt, wodurch eine Legierung aus AlSi 113 und Polysilicium 111 hergestellt wurde. Dadurch wurden Verdrahtungselektroden 113 gebildet und wurde ein Halbleiterbauelement der vorliegenden Erfindung fertiggestellt (Fig. 3K).
  • Ein Vergleich zwischen dem in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelement (Halbleiterbauelement A) und dem ohne Injektion von As in den Polysiliciumbereich gebildeten Halbleiterbauelement (Halbleiterbauelement B) zeigte, dass der Kriechstrom in dem Bereich niedriger Spannung in der Vbe-Ic,Ib- Kennlinie für das Halbleiterbauelement B sehr hoch war (Fig. 5B), während er bei dem Halbleiterbauelement A fast unterdrückt war, und die Beziehung, dass Ic,Ib in dem Vbe-Bereich von 0 bis 0,5 V exponentiell von Vbe abhängig ist, war deutlich sichtbar (Fig. 5A).
  • (Ausführungsform 2)
  • Fig. 6 zeigt den Aufbau einer zweiten Ausführungsform gemäß der vorliegenden Erfindung. Jeder Bereich ist ähnlich wie bei der Ausführungsform 1 beziffert. Bei dieser Ausführungsform wurde ein Halbleiterbauelement in derselben Weise wie bei der Ausführungsform 1 hergestellt, außer dass bei dem in Fig. 3H gezeigten Prozess Sb-Ionen anstelle von As-Ionen injiziert wurden. Die folgende Erläuterung bezieht sich deshalb nur auf den Prozess von Fig. 3H.
  • Nachdem das Verfahren bis zu Fig. 3 G in derselben Weise wie bei der Ausführungsform 1 durchgeführt worden war, wurden in die Polysiliciumschicht 111 durch einen Schritt der Injektion von Fremdatomen mit einer großen Eindringtiefe P&spplus;-Ionen mit einer Dosis von 7,5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 80 keV implantiert und durch einen Schritt der Injektion von Fremdatomen mit einer geringen Eindringtiefe Sb&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 180 keV implantiert.
  • Die Ioneninjektionsbedingungen sind derart, dass zum Erreichen eines gewünschten Ziels Sb&spplus;-Ionen in dem Bereich injiziert werden, der in Fig. 7 durch die schräge Schraffur gezeigt wird, wenn der Widerstand der Polysiliciumschicht durch Einstellung der Dosis der P&spplus;-Ionen auf etwa 7,5 · 10¹&sup5; Atome/cm² ausreichend vermindert wird.
  • Danach wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der P&spplus;-Ionen und der Sb&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine n-leitende Schicht umgewandelt wurde.
  • Danach wurde dasselbe Verfahren wie bei der Ausführungsform 1 durchgeführt, um ein Halbleiterbauelement herzustellen.
  • Ein Vergleich zwischen dem in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelement (Halbleiterbauelenient C) und dem ohne Injektion von Sb in den Polysiliciumbereich gebildeten Halbleiterbauelement (Halbleiterbauelement B) zeigte, dass der Kriechstrom in dem Bereich niedriger Spannung in der Vbe-Ic,Ib- Kennlinie für das Halbleiterbauelement B sehr hoch war, während er bei dem Halbleiterbauelement C fast unterdrückt war, und die Beziehung, dass Ic,Ib in dem Vbe-Bereich von 0 bis 0,5 V exponentiell von Vbe abhängig ist, war deutlich sichtbar.
  • (Ausführungsform 3)
  • Fig. 8 und 9A und 9B zeigen den Aufbau einer dritten Ausführungsform gemäß der vorliegenden Erfindung. Fig. 8 ist eine Draufsicht, und Fig. 9A und 9B sind typische Schnittzeichnungen entlang der Linie A-A' und B-B' in Fig. 8.
  • Bei dieser Ausführungsform wurde auf einem p-leitenden Siliciumsubstrat durch ein normales CCD-Verfahren ein CCD-Element gebildet.
  • Fig. 8 zeigt nur einen Photodiodenbereich 31 und einen Vertikal-CCD-Bereich (nachstehend als VCCD-Bereich bezeichnet) 32. In Fig. 9A und 9B ist zwischen einem n-leitenden Bereich 302 und einem p-leitenden Substrat 301 ein pn-Übergang gebildet, so dass eine Photodiode für den Nachweis eines Lichtsignals erhalten wird. Ferner ist aus einem n-leitenden Bereich 303 und Polysilicium-Gateelektroden 305, 306 ein VCCD-Element gebildet, und der n-leitende Bereich 303 wird bei der Durchführung der Speicherung oder des Transports von elektrischen Ladungen eine Potentialmulde.
  • Hierbei wird zur Dotierung der Polysilicium-Gateelektroden 305, 306 ein Verfahren der vorliegenden Erfindung angewendet. Das heißt, nach der Abscheidung einer 440 nm dicken Polysiliciumschicht 305 durch ein normales Niederdruck-CVD-Verfahren werden durch ein normales Ioneninjektionsverfahren mit einer Dosis von 7,5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 80 keV P&spplus;-Ionen implantiert und werden ferner mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 120 keV As&spplus;-Ionen implantiert.
  • Die Ioneninjektionsbedingungen sind ähnlich wie bei Ausführungsform 1 derart, dass zum Erreichen eines gewünschten Ziels As&spplus;- Ionen in dem Bereich injiziert werden, der in Fig. 4 gezeigt wird, wenn P&spplus;-Ionen mit einer Dosis von etwa 7,5 · 10¹&sup5; Atomen/cm² implantiert werden.
  • Danach wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der P&spplus;-Ionen und der As&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine n-leitende Schicht umgewandelt wurde.
  • Nachdem die Polysiliciumschicht 305 durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt worden war, wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 200 nm dicke SiO&sub2;-Schicht als Zwischenschicht-Isolationsschicht abgeschieden.
  • Dann wurde unter denselben Bedingungen wie bei der Polysiliciumschicht 305 eine Polysiliciumschicht 306 abgeschieden, einer Ioneninjektion unterzogen und ferner in ähnlicher Weise ausgeheilt und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, um die Form einer Elektrode zu bilden. Anschließend wurde durch ein normales Atmosphärendruck-CVD-Verfahren 600 nm dickes SiO&sub2; abgeschieden, und die SiO&sub2;-Schicht wurde durch ein normales Photolithographieverfahren selektiv geöffnet, um eine Kontaktfläche mit Al zu bilden.
  • Danach wurde durch ein normales Zerstäubungsverfahren AlSi mit einer Dicke von 1000 nm abgeschieden und anschließend durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt. Ferner wurde 30 Minuten lang eine Hitzebehandlung in einer N&sub2;-Atmosphäre bei 450ºC durchgeführt, wodurch eine Legierung aus AlSi und Polysilicium hergestellt wurde. Dadurch wurden Verdrahtungselektroden 307 gebildet und wurde ein Halbleiterbauelement der vorliegenden Erfindung fertiggestellt.
  • Das in der vorstehend beschriebenen Weise hergestellte Halbleiterbauelement erlaubt einen sehr schnellen Betrieb, weil die Länge des als Verdrahtung dienenden Polysiliciums gering ist und der meiste Bereich über die Al-Verdrahtung angeschlossen ist. Ferner wurde die Streuung des Ladungstransportverhaltens beseitigt, weil kein Al in den unteren Bereich der Polysilicium- Gateelektrode diffundiert. Des weiteren kann der Kontakt zwischen Polysilicium und Al direkt oberhalb des VCCD-Elements hergestellt werden, ohne dass die Diffusionsverhinderungsschicht aus Al eingefügt wird, wodurch das Herstellungsverfahren vereinfacht werden konnte.
  • (Ausführungsform 4)
  • Das in Fig. 3A bis Fig. 3D gezeigte Verfahren wurde in derselben Weise wie bei der Ausführungsform 1 durchgeführt.
  • Danach wurde eine Siliciumnitridschicht 106 entfernt. Dann wurden P&spplus;-Ionen durch ein normales Ioneninjektionsverfahren mit einer Dosis von 4 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 85 keV P&spplus;-Ionen implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der P&spplus;- Ionen bewirkt, wodurch ein Basisbereich 108 gebildet wurde (Fig. 3E).
  • Ferner wurden BF&sub2;&spplus;-Ionen mit einer Dosis von 2 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 85 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und anschließend wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC eine Diffusion der BF&sub2;&spplus;-Ionen bewirkt, wodurch ein Emitterbereich 109 gebildet wurde (Fig. 3F).
  • Danach wurde das Verfahren in derselben Weise wie in Fig. 3G von Ausführungsform 1 durchgeführt, und als untere Schichtstruktur des Verdrahtungsbereichs wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 111 als polykristallines Halbleitermaterial der Gruppe IV abgeschieden.
  • Dann wurden in die Polysiliciumschicht 111 durch den ersten Injektionsprozess der vorliegenden Erfindung Ge&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup4; Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, und ferner wurden durch den zweiten Injektionsprozess B&spplus;-Ionen als Fremdatome vom p-Typ mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 30 keV darein implantiert. Dann wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der Ge&spplus;-Ionen und der B&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine p-leitende Schicht umgewandelt wurde. Es ist erwünscht, dass die Injektion von Ge&spplus;-Ionen in dem in Fig. 10 gezeigten Bereich durchgeführt wird (Fig. 3H).
  • Danach wurde das Verfahren in derselben Weise wie bei Ausführungsform 1 durchgeführt, um ein Halbleiterbauelement D herzustellen.
  • Ein Vergleich zwischen dem in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelement (Halbleiterbauelement D) und dem ohne Injektion von Ge in den Polysiliciumbereich gebildeten Halbleiterbauelement (Halbleiterbauelement B) zeigte, dass der Kriechstrom in dem Bereich niedriger Spannung in der Vbe-Ic,Ib- Kennlinie für das Halbleiterbauelement B sehr hoch war (Fig. 11B), während er bei dem Halbleiterbauelement D fast unterdrückt war, und die Beziehung, dass Ic,Ib in dem Vbe-Bereich von 0 bis 0,5 V exponentiell von Vbe abhängig ist, war deutlich sichtbar (Fig. 11A).
  • (Ausführungsform 5)
  • Fig. 12 zeigt den Aufbau einer fünften Ausführungsform gemäß der vorliegenden Erfindung.
  • Bei dieser Ausführungsform war das Verfahren bis zu Fig. 3D und von Fig. 31 bis zum Ende dasselbe wie bei der Ausführungsform 1. Folglich wird nachstehend nur das in Fig. 3E bis 3H gezeigte Verfahren beschrieben.
  • Nachdem das Verfahren bis zu Fig. 3D fortgeschritten war, wurden As&spplus;-Ionen mit einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 40 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und anschließend wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC eine Diffusion der As&spplus;-Ionen bewirkt, wodurch ein Emitterbereich 207 und ein Kollektorbereich 208 gebildet wurden.
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren SiO&sub2; 209 mit einer Dicke von 300 nm als Zwischenschicht-Isolationsschicht abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde.
  • Anschließend wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 210 abgeschieden. Ferner wurden in die Polysiliciumschicht 210 Ge&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, und ferner wurden darein B&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 30 keV implantiert. Dann wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der Ge&spplus;-Ionen und der B&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine p-leitende Schicht umgewandelt wurde.
  • In der Figur ist 201 eine n-leitende Sperrschicht, ist 202 eine p-leitende Sperrschicht, ist 203 eine Epitaxialschicht, ist 204 eine p-Wanne, ist 205 eine Siliciumnitridschicht, ist 206 eine Feldoxidschicht, ist 211 eine Zwischenschicht-Isolationsschicht und ist 212 eine Verdrahtungselektrode. Das Material, die Dicke und das Herstellungsverfahren für jede Schicht, die nicht eigens beschrieben werden, sind dieselben wie bei Ausführungsform 1.
  • Ein Vergleich zwischen dem in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelement (Halbleiterbauelement E) und dem ohne Injektion von Ge in den Polysiliciumbereich gebildeten Halbleiterbauelement (Halbleiterbauelement F) zeigte, dass der Kriechstrom in dem Bereich niedriger Spannung in der Vbe-Ic,Ib- Kennlinie für das Halbleiterbauelement F sehr hoch war, während er bei dem Halbleiterbauelement E fast unterdrückt war, und die Beziehung, dass Ic,Ib in dem Vbe-Bereich von 0 bis 0,5 V exponentiell von Vbe abhängig ist, war deutlich sichtbar.
  • (Ausführungsform 6)
  • Fig. 13 zeigt den Aufbau einer sechsten Ausführungsform gemäß der vorliegenden Erfindung.
  • Zuerst wurden As&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 60 keV in ein p-Substrat implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und danach wurde durch Ausheilung in einer N&sub2;- Atmosphäre bei 1000ºC eine Diffusion der As&spplus;-Ionen bewirkt, wodurch eine n-leitende Sperrschicht 1301 gebildet wurde.
  • Anschließend wurden B&spplus;-Ionen unter den Bedingungen einer Dosis von 2 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 60 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-leitende Sperrschicht 1302 gebildet wurde. Dann wurde auf diesem Substrat ein epitaxiales Aufwachsen vom n-Typ bewirkt, wodurch eine Epitaxialschicht 1303 mit einer Dicke von 5 um gebildet wurde.
  • Danach wurden B&spplus;-Ionen durch ein normales Iorieninjektionsverfahren unter den Bedingungen einer Dosis von 6 · 10¹² Atomen/cm² und einer Beschleunigungsspannung von 100 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-Wanne 1304 gebildet wurde.
  • Anschließend wurden B&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 7 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 30 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und es wurde eine Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC durchgeführt, wodurch ein Kontaktbereich 1305 der p- leitenden Sperrschicht 1302 gebildet wurde.
  • Dann wurde durch ein normales Niederdruck-CVD-Verfahren eine 150 nm dicke Siliciumnitridschicht 1306 abgeschieden und in einer gewünschten Form strukturiert. Anschließend wurde fünf Stunden lang bei 1000ºC eine Oxidation in einer Atmosphäre aus O&sub2; = 4 l/min. H&sub2; = 2 l/min und N&sub2; = 5 l/min durchgeführt, wodurch eine Feldoxidschicht 1307 gebildet wurde, und dann wurde die Siliciumnitridschicht 1306 entfernt.
  • Danach wurden P&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 4 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 85 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der P&spplus;-Ionen bewirkt, wodurch ein Basisbereich 1308 gebildet wurde.
  • Ferner wurden BF&sub2;&spplus;-Ionen unter den Bedingungen einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 85 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und Ge&spplus;-Ionen wurden unter den Bedingungen einer Dosis von 5 · 10¹&sup4; Atomen/cm² und einer Beschleunigungsspannung von 100 keV implantiert. Ferner wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC eine Diffusion der BF&sub2;&spplus;-Ionen und der Ge&spplus;-Ionen bewirkt, wodurch ein Emitterbereich 1309 gebildet wurde.
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 300 nm dicke SiO&sub2;-Schicht 1310 als Zwischenschicht-Isolationsschicht abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde.
  • Anschließend wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 1311 abgeschieden. Anschließend wurden in die Polysiliciumschicht 1311 Ge&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup4; Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, und ferner wurden B&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 30 keV implantiert. Danach wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der Ge&spplus;-Ionen und der B&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine p-leitende Schicht umgewandelt wurde. Es ist erwünscht, dass die Injektion von Ge&spplus;-Ionen in dem in Fig. 10 gezeigten Bereich durchgeführt wird.
  • Anschließend wurde die Polysiliciumschicht 1311 durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt.
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 600 nm dicke SiO&sub2;-Schicht als Zwischenschicht-Isolationsschicht 1312 abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde.
  • Dann wurde durch ein normales Zerstäubungsverfahren AlSi mit einer Dicke von 1000 nm abgeschieden und anschließend durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt. Ferner wurde 30 Minuten lang eine Hitzebehandlung in einer N&sub2;-Atmosphäre bei 450ºC durchgeführt, wodurch eine Legierung aus AlSi und Polysilicium hergestellt wurde. Dadurch wurden Verdrahtungselektroden 1313 gebildet und wurde ein Halbleiterbauelement der vorliegenden Erfindung fertiggestellt.
  • Ein Vergleich zwischen dem in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelement und dem bei der Ausführungsform 4 gebildeten Halbleiterbauelement B zeigte, dass der auf eine Diffusion der Al-Elektrode zurückzuführende Kurzschluss zwischen Emitter und Basis beseitigt und die Ausbeute stark verbessert war.
  • (Ausführungsform 7)
  • Fig. 14 zeigt den Aufbau einer siebten Ausführungsform gemäß der vorliegenden Erfindung.
  • Zuerst wurden As&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 60 keV in ein p-Substrat implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und danach wurde durch Ausheilung in einer N&sub2;- Atmosphäre bei 1000ºC eine Diffusion der As&spplus;-Ionen bewirkt, wodurch eine n-leitende Sperrschicht 401 gebildet wurde. Anschließend wurden B&spplus;-Ionen unter den Bedingungen einer Dosis von 2 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 60 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-leitende Sperrschicht 402 gebildet wurde. Auf diesem Substrat wurde ein epitaxiales Aufwachsen bewirkt, wodurch eine Epitaxialschicht 403 mit einer Dicke von 5 um gebildet wurde. Danach wurden B&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 6 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 100 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch eine p-Wanne 404 gebildet wurde.
  • Anschließend wurden P&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 8 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der P&spplus;-Ionen bewirkt, wodurch eine n-Wanne 405 gebildet wurde.
  • Anschließend wurden B&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 8 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, wobei eine Maske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 1000ºC wurde eine Diffusion der B&spplus;-Ionen bewirkt, wodurch ein Kollektorkontaktbereich 406 gebildet wurde.
  • Dann wurde durch ein normales Niederdruck-CVD-Verfahren eine 150 nm dicke Siliciumnitridschicht 407 abgeschieden und in einer gewünschten Form strukturiert. Anschließend wurde fünf Stunden lang bei 1000ºC eine Oxidation in einer Atmosphäre aus O&sub2; = 4 l/min. H&sub2; = 2 l/min und N&sub2; = 5 l/min durchgeführt, wodurch eine Feldoxidschicht 408 gebildet wurde, und dann wurde die Siliciumnitridschicht 407 entfernt.
  • Danach wurden P&spplus;-Ionen durch ein normales Ioneninjektionsverfahren unter den Bedingungen einer Dosis von 6 · 10¹³ Atomen/cm² und einer Beschleunigungsspannung von 50 keV implantiert, wobei eine Photoresistmaske mit einer gewünschten Form angewendet wurde, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC wurde eine Diffusion der P&spplus;-Ionen bewirkt, wodurch ein Basisbereich 409 eines pnp-Bipolarflächentransistor-Bereichs (PNP-BJT- Bereichs) 41 gebildet wurde.
  • Dann wurde auf der Oberfläche durch normale thermische Oxidation SiO&sub2; 410 mit einer Dicke von 50 nm als Gateisolationsschicht gebildet.
  • Anschließend wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 411 abgeschieden. Dann wurden in die Polysiliciumschicht 411 P&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 80 keV implantiert, und durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC wurde eine Diffusion der P&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine n-leitende Schicht umgewandelt wurde.
  • Anschließend wurde die Polysiliciumschicht 411 durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt.
  • Nach Maskierung in einer gewünschten Form mit einem Photoresist wurden dann durch normale Ioneninjektion As&spplus;-Ionen mit einer Dosis von 1 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 80 keV implantiert, wobei Ionen in den Bereich injiziert wurden, der einer Sourceelektrode 412 und einer Drainelektrode 413 eines NMOS-Bereichs 42 entspricht.
  • Nach Maskierung in einer gewünschten Form mit einem Photoresist wurden anschließend durch normale Ioneninjektion BF&sub2;&spplus;-Ionen mit einer Dosis von 2 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 50 kev implantiert, wobei Ionen in den Bereich, der einer Sourceelektrode 414 und einer Drainelektrode 415 eines PMOS-Bereichs 43 entspricht, und in den Bereich, der einem Emitter 416 eines PNP-BJT-Bereichs 41 entspricht, injiziert wurden. Dann wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der As&spplus;-Ionen und der BF&sub2;&spplus;-Ionen bewirkt.
  • Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 600 nm dicke SiO&sub2;-Schicht als Zwischenschicht-Isolationsschicht 417 abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde.
  • Anschließend wurde durch ein normales Niederdruck-CVD-Verfahren eine 440 nm dicke Polysiliciumschicht 418 abgeschieden. In die Polysiliciumschicht 418 wurden Ge&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 150 keV implantiert, und ferner wurden B&spplus;-Ionen mit einer Dosis von 5 · 10¹&sup5; Atomen/cm² und einer Beschleunigungsspannung von 30 keV implantiert. Dann wurde durch Ausheilung in einer N&sub2;-Atmosphäre bei 950ºC eine Diffusion der Ge&spplus;-Ionen und der B&spplus;-Ionen bewirkt, wodurch die Polysiliciumschicht in eine p-leitende Schicht umgewandelt wurde. Die Bedingungen für die Injektion von Ge&spplus;- Ionen sollten in dem in Fig. 10 gezeigten Bereich enthalten sein.
  • Anschließend wurde die Polysiliciumschicht 418 durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt. Danach wurde durch ein normales Atmosphärendruck-CVD-Verfahren eine 600 nm dicke SiO&sub2;-Schicht als Zwischenschicht-Isolationsschicht 419 abgeschieden und durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt, wodurch ein Öffnungsbereich gebildet wurde.
  • Dann wurde durch ein normales Zerstäubungsverfahren AlSi mit einer Dicke von 1000 nm abgeschieden und anschließend durch ein normales Photolithographieverfahren in einer gewünschten Form geätzt. Ferner wurde 30 Minuten lang eine Hitzebehandlung in einer N&sub2;-Atmosphäre bei 450ºC durchgeführt, wodurch eine Legierung aus AlSi und Polysilicium hergestellt wurde. Dadurch wurden Verdrahtungselektroden 420 gebildet und wurde ein Halbleiterbauelement der vorliegenden Erfindung fertiggestellt.
  • Die Bewertung des in der vorstehend beschriebenen Weise gebildeten Halbleiterbauelements (Halbleiterbauelement G) in Bezug auf die Verzögerungszeit bei einem in Fig. 15 gezeigten Schaltungsaufbau zeigte, dass die Zeitkonstante im Vergleich zu dem Halbleiterbauelement, das mit einer Emitterelektrode des PNP-BJT- Bereichs, die von der direkt oberhalb des Basisbereichs befindlichen Stelle entfernt gebildet wurde, hergestellt worden war, (Halbleiterbauelement H) um etwa 70 bis 80% vermindert war.
  • Während bei den vorstehenden Ausführungsformen 4 bis 7 Polysilicium als polykristallines Halbleitermaterial verwendet wurde, sollte beachtet werden, dass als Hauptbestandteil Germanium verwendet werden kann.
  • Während in dem ersten Injektionsprozess bei den vorstehenden Ausführungsformen 4 bis 7 als Injektionsmaterial Ge verwendet wurde, sollte ferner beachtet werden, dass dieselben Wirkungen auch durch Verwendung von Zinn, Phosphor, Arsen, Antimon, Gallium oder Indium erzielt werden können.
  • Wie vorstehend beschrieben wurde, kann bei der vorliegenden Erfindung eine Struktur oder ein Verfahren, das bei dem Kontaktbereich des Halbleiterbauelements keinen komplizierten Prozess oder keine erhöhten Kosten mit sich bringt, angewendet werden, um die Diffusion von niedrigschmelzendem Metall zu unterdrücken, und es ist möglich, ein Halbleiterbauelement, bei dem die Bauelementkenndaten nicht verschlechtert werden, und ein Verfahren zu dessen Herstellung bereitzustellen.
  • Ferner kann bei der vorliegenden Erfindung die Fremdatomkonzentration in der Nähe der Oberfläche einer polykristallinen Halbleiterschicht besonders erhöht werden, indem ein Schritt der Ioneninjektion von Fremdatomen mit einer großen Eindringtiefe in die polykristalline Halbleiterschicht wie z. B. polykristallines Silicium und ein Schritt der Ioneninjektion von Fremdatomen mit einer geringen Eindringtiefe durchgeführt werden, wobei durch anschließende Hitzebehandlung vor allem in der Nähe der Oberfläche Kristalle mit einem großen Kristallkorndurchmesser gebildet werden.
  • Bei der vorliegenden Erfindung können in dieser Weise die Diffusionswege bzw. -übergänge von Verdrahtungsmetall, das auf der oberen Schicht gebildet ist, vermindert werden, indem der Korndurchmesser des polykristallinen Siliciums größer als üblich gemacht wird, und die Diffusion von Verdrahtungsmetall in den Halbleiter-Bauelementbereich kann unterdrückt werden, wodurch die Verschlechterung von Bauelementkenndaten verhindert werden kann.
  • Ferner kann der Schritt der Bildung von Sperrmetall, das herkömmlicherweise bereitgestellt wurde, weggelassen werden, so dass die Wirkung erzielt wird, dass das Verfahren vereinfacht werden kann und die Kosten gesenkt werden.
  • Ferner kann der Kontaktbereich direkt oberhalb des Bauelementbereichs angeordnet werden und wird nicht etwa zur Verhütung einer Metalldiffusion an einer Stelle angeordnet, die von dem Bauelementbereich entfernt ist, wodurch die Notwendigkeit der Anordnung bzw. Verlegung von übermäßiger Verdrahtung beseitigt wird, so dass die Wirkung erzielt wird, dass ein schneller Betrieb sowie stabile Kenndaten verwirklicht werden können.
  • Im einzelnen wird unter Bezugnahme auf die Vbe-Ic,Ib-Kennlinie gefunden, dass der Kriechstrom in dem Bereich niedriger Spannung fast unterdrückt worden ist und die Kenndaten verbessert sind.
  • Ferner kann der auf eine Diffusion der Al-Elektrode zurückzuführende Kurzschluss zwischen Emitter und Basis vollkommen beseitigt werden, so dass die Ausbeute stark verbessert worden ist.
  • Ein Vergleich mit einem Halbleiterbauelement, bei dem die Emitterelektrode des PNP-BJT-Bereichs von der direkt oberhalb des Basisbereichs befindlichen Stelle entfernt angeordnet war, unter Anwendung einer Verzögerungsschaltung zeigte, dass die Zeitkonstante um etwa 70 bis 80% vermindert war.
  • Es versteht sich, dass die vorliegende Erfindung nicht auf die vorstehend erwähnten Ausführungsformen und Zeichnungen eingeschränkt ist und im Geltungsbereich der beigefügten Ansprüche verschiedene Abwandlungen und Kombinationen zweckmäßig durchgeführt werden können.

Claims (13)

1. Verfahren zur Herstellung eines Halbleiterbauelements mit einem Verdrahtungsbereich, der über einen Öffnungsbereich, der in einer auf einem Halbleiterbereich (108, 109) befindlichen Isolationsschicht (110) gebildet ist, mit dem erwähnten Halbleiterbereich verbunden ist, wobei das Verfahren die folgenden Schritte umfasst:
Abscheidung einer Polysiliciumschicht (111) über dem erwähnten Öffnungsbereich auf dem erwähnten Halbleiterbereich (109);
Ioneninjektion von Fremdatomen in die erwähnte Polysiliciumschicht (111) unter Injektionsbedingungen, die zu einer großen Eindringtiefe führen, wodurch mindestens ein Teil der erwähnten Polysiliciumschicht in einen amorphen Zustand umgewandelt wird;
Ioneninjektion von Fremdatomen in die erwähnte Polysilicium- Halbleiterschicht (111) unter Injektionsbedingungen, die zu einer geringen Eindringtiefe führen;
Durchführung einer Hitzebehandlung nach der Ioneninjektion der erwähnten Fremdatome und
Abscheidung eines Metalls oder Metallsilicids (113), das ein niedrigschmelzendes Metall enthält, auf der erwähnten Polysiliciumschicht nach der erwähnten Hitzebehandlung.
2. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass durch den erwähnten Prozess der Ioneninjektion von Fremdatomen die Gesamtkonzentration der Fremdatome, die in der erwähnten polykristallinen Halbleiterschicht enthalten sind, in einer Tiefe von 100 nm von der Oberfläche der erwähnten polykristallinen Halbleiterschicht größer als 5 · 10¹&sup9; Atome/cm³ ist.
3. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass der erwähnte polykristalline Halbleiter polykristallines Silicium oder polykristallines Silicium-Germanium ist.
4. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 2, dadurch gekennzeichnet, dass die Gesamtkonzentration der Fremdatome größer als 5 · 10²&sup0; Atome/cm³ ist.
5. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass die erwähnten Fremdatome, die eine große Eindringtiefe haben, Fremdatome vom n-Typ sind.
6. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 5, dadurch gekennzeichnet, dass die erwähnten Fremdatome vom n-Typ Atome eines Elements sind, das aus Phosphor, Arsen und Antimon ausgewählt ist.
7. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass die erwähnten Fremdatome, die eine große Eindringtiefe haben, Atome eines Elements sind, das aus Germanium, Zinn, Phosphor, Arsen, Antimon, Gallium und Indium ausgewählt ist.
8. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, dass die erwähnten Fremdatome, die eine geringe Eindringtiefe haben, Fremdatome vom n- Typ oder vom p-Typ sind.
9. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 8, dadurch gekennzeichnet, dass die erwähnten Fremdatome vom n-Typ Atome eines Elements sind, das aus Phosphor, Arsen, Antimon und Bismut ausgewählt ist.
10. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 8, dadurch gekennzeichnet, dass die erwähnten Fremdatome vom p-Typ Boratome sind.
11. Halbleiterbauelement, das aus
einem Halbleiterbereich (108, 109);
einer auf den erwähnten Halbleiterbereich aufgebrachten Isolationsschicht (110) und
einem Verdrahtungsbereich, der über einen Öffnungsbereich, der bei der erwähnten Isolationsschicht gebildet ist, mit dem erwähnten Halbleiterbereich verbunden ist, besteht, wobei der erwähnte Verdrahtungsbereich
eine Polysiliciumschicht (111) mit großer Korngröße, die p-Fremdatome enthält und auf dem Halbleiterbereich (109) angeordnet ist, wobei
die erwähnte Polysiliciumschicht zusätzlich mindestens eines der Elemente Germanium, Zinn, Phosphor, Arsen, Antimon, Gallium und Indium enthält; und
ein Metall oder Metallsilicid (113), das mindestens ein niedrigschmelzendes Metall enthält und direkt auf der erwähnten Polysiliciumschicht angeordnet ist, umfasst.
12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass die Konzentration von Germanium, Zinn, Phosphor, Arsen, Antimon, Gallium oder Indium, das in dem erwähnten polykristallinen Halbleitermaterial der Gruppe IV enthalten ist, in einer Tiefe von 100 nm von der Oberfläche des erwähnten polykristallinen Halbleitermaterials der Gruppe IV größer als 5 · 10¹&sup9; Atome/cm³ ist und die Konzentration der Fremdatome vom p-Typ über den gesamten Bereich des erwähnten polykristallinen Halbleitermaterials der Gruppe IV nicht überschreitet.
13. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass das erwähnte polykristalline Halbleitermaterial der Gruppe IV als Hauptbestandteil mindestens eines der Elemente Silicium und Germanium hat.
DE69424717T 1993-03-17 1994-03-16 Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung Expired - Fee Related DE69424717T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8107693A JPH06275728A (ja) 1993-03-17 1993-03-17 半導体装置の製造方法
JP16841993A JPH0774169A (ja) 1993-06-16 1993-06-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69424717D1 DE69424717D1 (de) 2000-07-06
DE69424717T2 true DE69424717T2 (de) 2001-05-31

Family

ID=26422112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69424717T Expired - Fee Related DE69424717T2 (de) 1993-03-17 1994-03-16 Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US6190911B1 (de)
EP (1) EP0622832B1 (de)
DE (1) DE69424717T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310128A1 (de) * 2003-03-07 2004-09-23 Infineon Technologies Ag Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method
US6593657B1 (en) * 1997-03-03 2003-07-15 Micron Technology, Inc. Contact integration article
US6509625B1 (en) * 1998-04-03 2003-01-21 Zetex Plc Guard structure for bipolar semiconductor device
JP2005079110A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置およびその製造方法
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
CN102064239B (zh) * 2010-12-03 2012-05-30 湖南大学 一种多晶硅厚膜太阳能电池生产方法
US9379175B2 (en) 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
JPS5940666A (ja) * 1982-08-31 1984-03-06 Canon Inc 画像表示装置
JPS5974671A (ja) * 1982-10-21 1984-04-27 Toshiba Corp 半導体装置の製造方法
JPS61242057A (ja) * 1985-04-19 1986-10-28 Seiko Instr & Electronics Ltd 多結晶シリコン抵抗の製造方法
JPS61272972A (ja) * 1985-05-28 1986-12-03 Toshiba Corp 半導体装置及びその製造方法
US4637836A (en) * 1985-09-23 1987-01-20 Rca Corporation Profile control of boron implant
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
JPS63142865A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
US4728391A (en) * 1987-05-11 1988-03-01 Motorola Inc. Pedestal transistors and method of production thereof
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
JPH02139923A (ja) * 1988-11-21 1990-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
US5196233A (en) 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
JP3024143B2 (ja) * 1989-06-19 2000-03-21 ソニー株式会社 半導体装置の製法
JPH0793355B2 (ja) * 1989-08-10 1995-10-09 三洋電機株式会社 半導体装置の製造方法
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JPH04213834A (ja) * 1990-12-11 1992-08-04 Nec Yamagata Ltd バイポーラ集積回路の製造方法
JPH04243137A (ja) * 1991-01-17 1992-08-31 Fujitsu Ltd 半導体装置の製造方法
KR930006735B1 (ko) * 1991-02-28 1993-07-23 삼성전자 주식회사 바이씨모스장치의 제조방법
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
US5177030A (en) 1991-07-03 1993-01-05 Micron Technology, Inc. Method of making self-aligned vertical intrinsic resistance
JPH0529327A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH05121326A (ja) * 1991-10-29 1993-05-18 Canon Inc 結晶膜の形成方法
IT1256362B (it) * 1992-08-19 1995-12-04 St Microelectronics Srl Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310128A1 (de) * 2003-03-07 2004-09-23 Infineon Technologies Ag Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper
DE10310128B4 (de) * 2003-03-07 2006-08-31 Infineon Technologies Ag Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper

Also Published As

Publication number Publication date
EP0622832A2 (de) 1994-11-02
EP0622832B1 (de) 2000-05-31
EP0622832A3 (en) 1995-09-27
DE69424717D1 (de) 2000-07-06
US6190911B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE69224545T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung unter Verwendung der Ionenimplantation
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE2056220A1 (de) Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE69109890T2 (de) Lateraler Heterogrenzflächen-Bipolartransistor.
DE69131241T2 (de) Herstellungsverfahren für Halbleiteranordnungen
DE69132468T2 (de) Selbst ausrichtende Kollektor-Implantation für bipolare Transistoren
DE68916182T2 (de) Halbleitereinrichtung, z.B. Feldeffekttransistor, und Verfahren zur Herstellung derselben.
DE69424717T2 (de) Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE68922231T2 (de) Bipolartransistor und Verfahren für seine Herstellung.
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69129344T2 (de) Selbstjustierender Silizidbasisbipolartransistor und Widerstand und Herstellungsverfahren
DE69430229T2 (de) Verfahren zur Herstellung eines BICMOS-Bauteils
EP1723672B1 (de) Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
DE3852362T2 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen.
DE69316134T2 (de) Verfahren zur Herstellung eines Schottky-Transistors mit retrogradierter n-Wannenkathode
DE69615487T2 (de) Verfahren zur herstellung eines halbleitermoduls mit bicmos schaltkreis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee