JPH0123953B2 - - Google Patents
Info
- Publication number
- JPH0123953B2 JPH0123953B2 JP56201714A JP20171481A JPH0123953B2 JP H0123953 B2 JPH0123953 B2 JP H0123953B2 JP 56201714 A JP56201714 A JP 56201714A JP 20171481 A JP20171481 A JP 20171481A JP H0123953 B2 JPH0123953 B2 JP H0123953B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial layer
- forming
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002955 isolation Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 67
- 239000010410 layer Substances 0.000 description 47
- 238000000034 method Methods 0.000 description 34
- 239000000377 silicon dioxide Substances 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 31
- 238000005530 etching Methods 0.000 description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0828—Combination of direct and inverse vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体基板に縦形のNPNトランジス
タ及びPNPトランジスタを同時に製造する方法
に関する。
タ及びPNPトランジスタを同時に製造する方法
に関する。
〔本発明の背景〕
モノリシツク集積回路技術では、集積回路構造
内で種々の能動素子及び受動素子を互いに分離す
ることを必要とするのが普通である。こういう装
置の分離は、PN接合の逆バイアス、部分的な誘
電体による分離、並びに完全な誘電体による分離
によつて行なわれている。この為に使われる誘電
体材料は２酸化シリコン、硝子等である。特に集
積密度が高くなつた場合のこういう能動装置並び
に回路に対する好ましい分離は、或る形式の誘電
体による分離である。誘電体による分離は、回路
素子を分離部に接触させることが出来、この為集
積回路チツプに於ける能動素子及び受動素子の集
積密度が一層大きくなる点で、PN接合による分
離よりも実質的に有利である。
内で種々の能動素子及び受動素子を互いに分離す
ることを必要とするのが普通である。こういう装
置の分離は、PN接合の逆バイアス、部分的な誘
電体による分離、並びに完全な誘電体による分離
によつて行なわれている。この為に使われる誘電
体材料は２酸化シリコン、硝子等である。特に集
積密度が高くなつた場合のこういう能動装置並び
に回路に対する好ましい分離は、或る形式の誘電
体による分離である。誘電体による分離は、回路
素子を分離部に接触させることが出来、この為集
積回路チツプに於ける能動素子及び受動素子の集
積密度が一層大きくなる点で、PN接合による分
離よりも実質的に有利である。
前段に述べた分離方法の結果、モノリシツク・
シリコンの分離されたポケツトが出来る。バイポ
ーラ形トランジスタ、電界効果トランジスタの様
な能動素子、並びに抵抗、ダイオード等の様な受
動素子をこれらの単結晶シリコンのポケツト内に
形成することが出来る。プレーナ形シリコン装置
を形成する場合の主な工程は、例えば1972年にニ
ユーヨーク洲のResearch and Education
Associationから出版されたMax Fogielの著書
“Modern Microelectronics”の第463頁乃至第
472頁に記載されている。簡単に云うと、この方
法は、例えばシリコンのＰ形基板を作り、表面を
酸化し、標準的な露光及び食刻方法を用いて、２
酸化シリコン内に窓をあけ、この窓を介して埋込
Ｎ＋形領域を拡散する。２酸化シリコンを取去
り、その上にＮ形シリコンのエピタキシヤル層を
成長させる。エピタキシヤル層の成長の間、埋込
層がエピタキシヤル層の中に幾分外方拡散する。
埋込層は、この例では、NPNトランジスタのサ
ブコレクタになるものである。エピタキシヤル層
の表面に別の２酸化シリコン層を成長させ、フオ
トレジスト及び食刻方法によつて２酸化シリコン
内に拡散を行なう為の開口を形成し、分離用の拡
散又は誘電体の分離部を形成して、単結晶シリコ
ンのポケツトを分離する。NPNトランジスタの
ベースを形成する所並びにＰ形抵抗を形成する場
合は、それを形成する所で、２酸化シリコン被覆
に開口を形成し、Ｐ形拡散によつてＮ形エピタキ
シヤル層内にPN接合を形成する。表面を再び酸
化し、露光及び食刻方法を用いて、エミツタ並び
にコレクタの接続部となる領域をあける。次にエ
ミツタと接続部（リーチスルー）の拡散を行な
う。表面を再び酸化し、次にオーミツク接点を設
ける為に、普通の露光及び食刻方法を用いて、２
酸化シリコン・マスク内に開口を作る。次にアル
ミニウム被膜等を用いて表面全体をメタライズ
し、普通の露光及び食刻方法を用いて、金属被膜
を選択的に食刻することにより相互接続部を形成
する。
シリコンの分離されたポケツトが出来る。バイポ
ーラ形トランジスタ、電界効果トランジスタの様
な能動素子、並びに抵抗、ダイオード等の様な受
動素子をこれらの単結晶シリコンのポケツト内に
形成することが出来る。プレーナ形シリコン装置
を形成する場合の主な工程は、例えば1972年にニ
ユーヨーク洲のResearch and Education
Associationから出版されたMax Fogielの著書
“Modern Microelectronics”の第463頁乃至第
472頁に記載されている。簡単に云うと、この方
法は、例えばシリコンのＰ形基板を作り、表面を
酸化し、標準的な露光及び食刻方法を用いて、２
酸化シリコン内に窓をあけ、この窓を介して埋込
Ｎ＋形領域を拡散する。２酸化シリコンを取去
り、その上にＮ形シリコンのエピタキシヤル層を
成長させる。エピタキシヤル層の成長の間、埋込
層がエピタキシヤル層の中に幾分外方拡散する。
埋込層は、この例では、NPNトランジスタのサ
ブコレクタになるものである。エピタキシヤル層
の表面に別の２酸化シリコン層を成長させ、フオ
トレジスト及び食刻方法によつて２酸化シリコン
内に拡散を行なう為の開口を形成し、分離用の拡
散又は誘電体の分離部を形成して、単結晶シリコ
ンのポケツトを分離する。NPNトランジスタの
ベースを形成する所並びにＰ形抵抗を形成する場
合は、それを形成する所で、２酸化シリコン被覆
に開口を形成し、Ｐ形拡散によつてＮ形エピタキ
シヤル層内にPN接合を形成する。表面を再び酸
化し、露光及び食刻方法を用いて、エミツタ並び
にコレクタの接続部となる領域をあける。次にエ
ミツタと接続部（リーチスルー）の拡散を行な
う。表面を再び酸化し、次にオーミツク接点を設
ける為に、普通の露光及び食刻方法を用いて、２
酸化シリコン・マスク内に開口を作る。次にアル
ミニウム被膜等を用いて表面全体をメタライズ
し、普通の露光及び食刻方法を用いて、金属被膜
を選択的に食刻することにより相互接続部を形成
する。
複数個のPNPトランジスタ及びNPNトランジ
スタを同じ半導体本体上に形成する様な集積回路
を製造する場合、縦形NPNトランジスタ及び縦
形PNPトランジスタを製造する実用的な方法が
なかつた。こういう構造を作る場合、トランジス
タの電気特性を犠牲にしていた。その犠牲のた
め、PNPトランジスタでは、電流利得が小さく、
飽和抵抗値が大きくなつた。この様なPNPトラ
ンジスタはNPNトランジスタに較べると性能が
劣る。或る製造方法では、２重拡散方法による
NPNトランジスタ及びPNPトランジスタの製造
が相次いで行なわれる。この方法では、前に拡散
した部分が後で拡散する際に移動するという望ま
しくないことが起る為、プロセス制御が非常に複
雑になる。
スタを同じ半導体本体上に形成する様な集積回路
を製造する場合、縦形NPNトランジスタ及び縦
形PNPトランジスタを製造する実用的な方法が
なかつた。こういう構造を作る場合、トランジス
タの電気特性を犠牲にしていた。その犠牲のた
め、PNPトランジスタでは、電流利得が小さく、
飽和抵抗値が大きくなつた。この様なPNPトラ
ンジスタはNPNトランジスタに較べると性能が
劣る。或る製造方法では、２重拡散方法による
NPNトランジスタ及びPNPトランジスタの製造
が相次いで行なわれる。この方法では、前に拡散
した部分が後で拡散する際に移動するという望ま
しくないことが起る為、プロセス制御が非常に複
雑になる。
この問題を解決する別の方法はNPNトランジ
スタ及び横形PNPトランジスタを同時に作るこ
とであつた。横形構造では、半導体層が普通はベ
ースを構成し、エミツタ及びコレクタ領域はベー
ス内にあるが、相隔たつている。横形PNPトラ
ンジスタのエミツタ領域もコレクタ領域も、２重
拡散によるNPNトランジスタのベース領域を形
成する為に使われる拡散工程の間に形成すること
が出来る。その為NPNトランジスタが形成され
た後の高温の処理工程がない。この方法によつて
形成された横形PNPトランジスタは、βが非常
に小さく、エミツタ電流の増加に伴つて、βが急
速に低下するという２つの大きな問題がある。米
国特許第3971059号には、縦形NPNトランジスタ
及び横形PNPトランジスタの相補形装置を作る
ことが記載されている。
スタ及び横形PNPトランジスタを同時に作るこ
とであつた。横形構造では、半導体層が普通はベ
ースを構成し、エミツタ及びコレクタ領域はベー
ス内にあるが、相隔たつている。横形PNPトラ
ンジスタのエミツタ領域もコレクタ領域も、２重
拡散によるNPNトランジスタのベース領域を形
成する為に使われる拡散工程の間に形成すること
が出来る。その為NPNトランジスタが形成され
た後の高温の処理工程がない。この方法によつて
形成された横形PNPトランジスタは、βが非常
に小さく、エミツタ電流の増加に伴つて、βが急
速に低下するという２つの大きな問題がある。米
国特許第3971059号には、縦形NPNトランジスタ
及び横形PNPトランジスタの相補形装置を作る
ことが記載されている。
米国特許第3611067号及びIBM TDB第15巻、
第１号、1972年６月号、第261頁には、従来の幾
つかの難点を解決する為に、PNPトランジスタ
にシヨツトキ障壁コレクタを使うことが記載され
ている。この米国特許では２重拡散によるNPN
トランジスタと、拡散したエミツタ、エピタキシ
ヤルのベース及びシヨツトキ障壁コレクタを含む
縦形構造を持つたPNPトランジスタとを用いて
いる。この米国特許の構造でエピタキシヤル成長
のベースを必要とするのは、プロセスが著しく複
雑になり、ベースの単結晶エピタキシヤル成長の
際、その構造の他の面の上にポリシリコンを成長
させるという問題があり、高温のエピタキシヤル
成長の際に他の拡散領域が移動する原因になる
し、その他にも、PNPトランジスタの利得及び
周波数応答に悪影響がある。前掲TDBの論文の
場合、エピタキシヤル成長の間に、硼素の埋込エ
ミツタ領域の実質的な外方拡散がある為、PNP
トランジスタの動作特性が不良になる。硼素が横
方向にも垂直方向にも一層急速に移動して、補償
済みポケツトの寸法を横方向に拡大すると共に垂
直方向には表面に達し、PNPトランジスタのエ
ミツタとコレクタに影響すると考えられる。
第１号、1972年６月号、第261頁には、従来の幾
つかの難点を解決する為に、PNPトランジスタ
にシヨツトキ障壁コレクタを使うことが記載され
ている。この米国特許では２重拡散によるNPN
トランジスタと、拡散したエミツタ、エピタキシ
ヤルのベース及びシヨツトキ障壁コレクタを含む
縦形構造を持つたPNPトランジスタとを用いて
いる。この米国特許の構造でエピタキシヤル成長
のベースを必要とするのは、プロセスが著しく複
雑になり、ベースの単結晶エピタキシヤル成長の
際、その構造の他の面の上にポリシリコンを成長
させるという問題があり、高温のエピタキシヤル
成長の際に他の拡散領域が移動する原因になる
し、その他にも、PNPトランジスタの利得及び
周波数応答に悪影響がある。前掲TDBの論文の
場合、エピタキシヤル成長の間に、硼素の埋込エ
ミツタ領域の実質的な外方拡散がある為、PNP
トランジスタの動作特性が不良になる。硼素が横
方向にも垂直方向にも一層急速に移動して、補償
済みポケツトの寸法を横方向に拡大すると共に垂
直方向には表面に達し、PNPトランジスタのエ
ミツタとコレクタに影響すると考えられる。
米国特許第3861968号、同第3930909号及び同第
399080号には相補形のPNP及びNPNトランジス
タが記載されている。然し、これらは相補形のト
ランジスタとは云つても、どちらかと云えば複雑
な製造方法を用い、実際に使うにははつきりと不
利であるから、一般的な興味があるにすぎない。
米国特許第3648130号、同第3922565号及び同第
4005469号には、集積回路トランジスタにシヨツ
トキ障壁コレクタ接点を使うことが記載されてい
るが、縦形PNP及びNPNトランジスタの集積構
造の問題に対する解決策は記載されていない。
399080号には相補形のPNP及びNPNトランジス
タが記載されている。然し、これらは相補形のト
ランジスタとは云つても、どちらかと云えば複雑
な製造方法を用い、実際に使うにははつきりと不
利であるから、一般的な興味があるにすぎない。
米国特許第3648130号、同第3922565号及び同第
4005469号には、集積回路トランジスタにシヨツ
トキ障壁コレクタ接点を使うことが記載されてい
るが、縦形PNP及びNPNトランジスタの集積構
造の問題に対する解決策は記載されていない。
本発明では、同じ半導体本体に縦形のNPNト
ランジスタ及びPNPトランジスタが同時に製造
される。この方法の初めに、単結晶シリコン基板
を用意し、Ｎ形領域のパターンを基板内に形成す
る。次に基板の表面の上にエピタキシヤル層を成
長させると、Ｎ形領域が或る程度エピタキシヤル
層の中に入り込む。エピタキシヤル層を上側に持
つ単結晶シリコンの分離領域が基板内に形成さ
れ、少なくとも若干の分離領域内にサブコレクタ
がある。拡散法又はイオン注入法により、NPN
形になる領域のＰ形ベース領域及びPNP形にな
る領域のＰ形接続部が形成される。このＰ形部分
は、NPN形及びPNP形領域で同時に形成され
る。PNP形領域に於けるベース接点領域と同時
に、NPN形領域に於けるエミツタ領域が形成さ
れる。PNP形領域のＰ形エミツタ領域がイオン
注入法によつて形成される。この様に形成するの
は、Ｐ形層を、注入イオンのエネルギ並びに量に
応じた表面からの予定の深さに局限するという利
点がある。次にシヨツトキ障壁コレクタ接点を
PNP形領域内に形成する。その後NPN形及び
PNP形の両方のトランジスタ装置に電気接点を
つける。
ランジスタ及びPNPトランジスタが同時に製造
される。この方法の初めに、単結晶シリコン基板
を用意し、Ｎ形領域のパターンを基板内に形成す
る。次に基板の表面の上にエピタキシヤル層を成
長させると、Ｎ形領域が或る程度エピタキシヤル
層の中に入り込む。エピタキシヤル層を上側に持
つ単結晶シリコンの分離領域が基板内に形成さ
れ、少なくとも若干の分離領域内にサブコレクタ
がある。拡散法又はイオン注入法により、NPN
形になる領域のＰ形ベース領域及びPNP形にな
る領域のＰ形接続部が形成される。このＰ形部分
は、NPN形及びPNP形領域で同時に形成され
る。PNP形領域に於けるベース接点領域と同時
に、NPN形領域に於けるエミツタ領域が形成さ
れる。PNP形領域のＰ形エミツタ領域がイオン
注入法によつて形成される。この様に形成するの
は、Ｐ形層を、注入イオンのエネルギ並びに量に
応じた表面からの予定の深さに局限するという利
点がある。次にシヨツトキ障壁コレクタ接点を
PNP形領域内に形成する。その後NPN形及び
PNP形の両方のトランジスタ装置に電気接点を
つける。
イオン注入による埋込エミツタ領域及びシヨツ
トキ障壁コレクタ接点領域を持つ反転縦形PNP
構造を使うことにより、従来の構造にみられる様
な前述の欠点を持たない相補形の縦形NPN及び
PNPトランジスタを形成することが出来る。イ
オン注入による埋込エミツタ及びシヨツトキ障壁
コレクタの形成は、従来の処理方法に較べて、比
較的低い温度で行なうことが出来、それ迄に形成
されたトランジスタの要素に悪影響を持たない。
この構造は、利得特性が良好であり、コレクタの
抵抗値が非常に小さい。コレクタ・ベース接合は
シヨツトキ接合であり、普通の飽和特性を持たな
い。コレクタがベースに少数担体を注入せず、そ
の為、この装置は普通のPNPトランジスタより
も蓄積効果がずつと少なく、高い性能を持つ。
トキ障壁コレクタ接点領域を持つ反転縦形PNP
構造を使うことにより、従来の構造にみられる様
な前述の欠点を持たない相補形の縦形NPN及び
PNPトランジスタを形成することが出来る。イ
オン注入による埋込エミツタ及びシヨツトキ障壁
コレクタの形成は、従来の処理方法に較べて、比
較的低い温度で行なうことが出来、それ迄に形成
されたトランジスタの要素に悪影響を持たない。
この構造は、利得特性が良好であり、コレクタの
抵抗値が非常に小さい。コレクタ・ベース接合は
シヨツトキ接合であり、普通の飽和特性を持たな
い。コレクタがベースに少数担体を注入せず、そ
の為、この装置は普通のPNPトランジスタより
も蓄積効果がずつと少なく、高い性能を持つ。
上に述べた方法によれば、基板並びにその上の
Ｎ形エピタキシヤル層を含むシリコン半導体本体
に縦形NPN及びPNPトランジスタを形成するこ
とが出来る。この構造は、２酸化シリコンの様な
適当な分離領域によつて互いに分離された単結晶
シリコン領域を持つている。埋込Ｎ形領域が基板
及びエピタキシヤル層の接続部に重なる。この埋
込Ｎ形領域は少なくとも１つの単結晶シリコン領
域内にある。少なくとも１つの前記単結晶シリコ
ン領域内にNPNトランジスタが設けられる。こ
のＮ形埋込領域はNPNトランジスタのサブコレ
クタを形成する。単結晶シリコンの表面を埋込サ
ブコレクタ領域と接続する為のコレクタ通抜け接
続部が設けられる。Ｐ形ベース領域はコレクタ接
続部から隔たつていて、本体の表面から半導体本
体の中に入り込む。ベース領域の中で、本体の表
面からベース領域に入り込むエミツタ領域が形成
される。PNPトランジスタは別の分離された単
結晶シリコン領域内に設けられる。このPNPト
ランジスタは、Ｐ形接続部によつて単結晶シリコ
ンの表面に接続された埋込Ｐ形エミツタ領域を含
む。Ｎ形ベース領域がこのエミツタ領域の上方に
ある。シヨツトキ障壁コレクタがベース領域内で
単結晶シリコンの表面に設けられる。NPNトラ
ンジスタのエミツタ、ベース及びコレクタと、
PNPトランジスタのエミツタ、ベース及びコレ
クタに対して電気接点がつけられる。
Ｎ形エピタキシヤル層を含むシリコン半導体本体
に縦形NPN及びPNPトランジスタを形成するこ
とが出来る。この構造は、２酸化シリコンの様な
適当な分離領域によつて互いに分離された単結晶
シリコン領域を持つている。埋込Ｎ形領域が基板
及びエピタキシヤル層の接続部に重なる。この埋
込Ｎ形領域は少なくとも１つの単結晶シリコン領
域内にある。少なくとも１つの前記単結晶シリコ
ン領域内にNPNトランジスタが設けられる。こ
のＮ形埋込領域はNPNトランジスタのサブコレ
クタを形成する。単結晶シリコンの表面を埋込サ
ブコレクタ領域と接続する為のコレクタ通抜け接
続部が設けられる。Ｐ形ベース領域はコレクタ接
続部から隔たつていて、本体の表面から半導体本
体の中に入り込む。ベース領域の中で、本体の表
面からベース領域に入り込むエミツタ領域が形成
される。PNPトランジスタは別の分離された単
結晶シリコン領域内に設けられる。このPNPト
ランジスタは、Ｐ形接続部によつて単結晶シリコ
ンの表面に接続された埋込Ｐ形エミツタ領域を含
む。Ｎ形ベース領域がこのエミツタ領域の上方に
ある。シヨツトキ障壁コレクタがベース領域内で
単結晶シリコンの表面に設けられる。NPNトラ
ンジスタのエミツタ、ベース及びコレクタと、
PNPトランジスタのエミツタ、ベース及びコレ
クタに対して電気接点がつけられる。
PNPトランジスタもNPNトランジスタと同じ
く埋込Ｎ形領域を持つことが好ましい。この埋込
Ｎ形領域は接続領域によつて単結晶シリコンの表
面に接続され、更に通常Ｐ形である基板とPN接
合を形成する。この接合をバイアスしてPNPト
ランジスタを基板から分離し、望ましくないトラ
ンジスタ作用が形成されたり、漂遊静電容量が出
来ない様にする。
く埋込Ｎ形領域を持つことが好ましい。この埋込
Ｎ形領域は接続領域によつて単結晶シリコンの表
面に接続され、更に通常Ｐ形である基板とPN接
合を形成する。この接合をバイアスしてPNPト
ランジスタを基板から分離し、望ましくないトラ
ンジスタ作用が形成されたり、漂遊静電容量が出
来ない様にする。
次に第１図乃至第１０図について具体的に説明
すると、本発明の製造方法は、Ｐ形単結晶シリコ
ン材料のウエーハ又は基板１０の準備から始ま
る。
すると、本発明の製造方法は、Ｐ形単結晶シリコ
ン材料のウエーハ又は基板１０の準備から始ま
る。
基板１０は、硼素の様なＰ形材料を含む適当な
溶融物から、＜100＞の結晶配向を持つ種子結晶を
用いて、単結晶の棒を引上げることによつて作ら
れる。この結果得られた棒を薄切りして、やはり
＜100＞の表面結晶配向を持つ非常に薄いウエー
ハを作る。Ｐ形シリコン・ウエーハは比抵抗が10
乃至20Ω―cmであることが好ましい。
溶融物から、＜100＞の結晶配向を持つ種子結晶を
用いて、単結晶の棒を引上げることによつて作ら
れる。この結果得られた棒を薄切りして、やはり
＜100＞の表面結晶配向を持つ非常に薄いウエー
ハを作る。Ｐ形シリコン・ウエーハは比抵抗が10
乃至20Ω―cmであることが好ましい。
第１図について説明すると、基板１０とは導電
形の異なる領域１２を基板１０内に形成する。こ
の領域１２はイオン注入法によつて形成すること
が好ましいが、普通の拡散方法によつて形成して
もよい。領域１２は、シリコン基板の場合、最初
に半導体表面上に熱酸化によつて２酸化シリコン
の絶縁層１４を作ることによつて形成される。２
酸化シリコンの好ましい厚さは3000Åである。熱
酸化によつて作られた２酸化シリコン層１４に普
通の露光及び食刻法によつて開口をあける。次
に、加熱により又は熱分解方法により、この開口
の中に厚さ約250乃至300Åの２酸化シリコン層１
６を成長させる。この厚さがこの後のイオン注入
工程に対するスクリーンとして作用する。酸化さ
れたシリコン・ウエーハをイオン注入装置内に配
置し、50keVで１×1016原子／cm2の線量の砒素イ
オンにさらす。その期間は、注入範囲Rp＝320
Å、σ＝118ÅのＮ＋形層１２が得られる位の期
間にし、その後の焼鈍サイクルの後、シート抵抗
値が８乃至10Ω／□の埋込層が得られる様にす
る。この構造をイオン注入装置から取出し、適当
な加熱装置内に配置して、イオン注入層を約1100
℃で酸素中で５分間、アルゴン中で70分間、蒸気
中で55分間そして酸素中で５分間加熱する。この
熱処理の効果として、砒素が一層深くＰ形基板の
中に追い込まれると共に、表面が更に酸化され
る。次に２酸化シリコンの表面層１４，１６を適
当な食刻法によつて除去する。
形の異なる領域１２を基板１０内に形成する。こ
の領域１２はイオン注入法によつて形成すること
が好ましいが、普通の拡散方法によつて形成して
もよい。領域１２は、シリコン基板の場合、最初
に半導体表面上に熱酸化によつて２酸化シリコン
の絶縁層１４を作ることによつて形成される。２
酸化シリコンの好ましい厚さは3000Åである。熱
酸化によつて作られた２酸化シリコン層１４に普
通の露光及び食刻法によつて開口をあける。次
に、加熱により又は熱分解方法により、この開口
の中に厚さ約250乃至300Åの２酸化シリコン層１
６を成長させる。この厚さがこの後のイオン注入
工程に対するスクリーンとして作用する。酸化さ
れたシリコン・ウエーハをイオン注入装置内に配
置し、50keVで１×1016原子／cm2の線量の砒素イ
オンにさらす。その期間は、注入範囲Rp＝320
Å、σ＝118ÅのＮ＋形層１２が得られる位の期
間にし、その後の焼鈍サイクルの後、シート抵抗
値が８乃至10Ω／□の埋込層が得られる様にす
る。この構造をイオン注入装置から取出し、適当
な加熱装置内に配置して、イオン注入層を約1100
℃で酸素中で５分間、アルゴン中で70分間、蒸気
中で55分間そして酸素中で５分間加熱する。この
熱処理の効果として、砒素が一層深くＰ形基板の
中に追い込まれると共に、表面が更に酸化され
る。次に２酸化シリコンの表面層１４，１６を適
当な食刻法によつて除去する。
次にこの構造をエピタキシヤル成長室内に配置
し、基板１０の表面の上にＮ形エピタキシヤル層
１８を成長させる。このエピタキシヤル層１８の
厚さは任意の所望の値でよいが、本発明で対象に
する様な種類の性能の高い装置を得る為には、こ
の厚さは約２ミクロン未満にすべきである。エピ
タキシヤル層の好ましい厚さは約1.2ミクロンで
ある。基板１０上における層１８の成長は、約
1000乃至1200℃の温度でSiCl4／H2又はSiH4／
H2混合物を使うという様な普通の方法によつて
行なわれる。エピタキシヤル成長の間、層１２内
のドープ剤がエピタキシヤル層１８内に移動す
る。この結果第２図の層２０が出来、その一部分
は、第１図乃至第１０図に示す方法によつて形成
されるNPNトランジスタのサブコレクタ又は
PNPトランジスタのPN接合分離領域として役立
つ。
し、基板１０の表面の上にＮ形エピタキシヤル層
１８を成長させる。このエピタキシヤル層１８の
厚さは任意の所望の値でよいが、本発明で対象に
する様な種類の性能の高い装置を得る為には、こ
の厚さは約２ミクロン未満にすべきである。エピ
タキシヤル層の好ましい厚さは約1.2ミクロンで
ある。基板１０上における層１８の成長は、約
1000乃至1200℃の温度でSiCl4／H2又はSiH4／
H2混合物を使うという様な普通の方法によつて
行なわれる。エピタキシヤル成長の間、層１２内
のドープ剤がエピタキシヤル層１８内に移動す
る。この結果第２図の層２０が出来、その一部分
は、第１図乃至第１０図に示す方法によつて形成
されるNPNトランジスタのサブコレクタ又は
PNPトランジスタのPN接合分離領域として役立
つ。
次の一連の工程は、シリコン構造の反応性イオ
ン食刻方法に関するものである。湿つた又は乾燥
した酸素雰囲気内で970℃の温度に於ける熱成長
又は化学的蒸着（CVD）等の普通の方法により、
２酸化シリコン層２２が形成される。窒化シリコ
ン及び酸化アルミニウム又はその組合せの様な他
のマスク材料を使うことも出来る。800℃に於け
るシラン及びN2Oの化学的蒸着により、1000乃
至3000Åの２酸化シリコン被覆を形成することが
好ましい。最初の凹部酸化工程は、埋込Ｎ形領域
２０まで達するリーチスルー分離領域２４を形成
することである。普通の露光及び食刻方法によ
り、分離領域を形成しようとする所で、２酸化シ
リコン２２内に適当な開口を形成する。次にこの
構造をシリコン反応性イオン食刻雰囲気内に入れ
る。この反応性イオン食刻方法は、特開昭52−
9648号公報に詳しく記載されている。この公開公
報に記載された、RFで誘起されるプラズマは、
反応性の塩素、臭素又は沃素である。マスク層の
厚さは2000乃至20000Åであるが、厚さを幾らに
するかはシリコンの溝に必要な深さに関係する。
RF放電装置について詳しいことは前掲公開公報
に記載されている。反応性イオン食刻又はプラズ
マ雰囲気は、アルゴンの様な不活性ガスと塩素と
の組合せであることが好ましい。印加する適当な
電力は、RF電圧源から約0.1乃至0.75ワツト／cm2
程度であり、これによつてシリコンの反応性イオ
ン食刻作業が適当な速度で実行される位の電力密
度になる。この食刻の所望の結果として、浅い開
口が得られ、この開口又は溝部は少なくとも部分
的にＮ＋形領域２０に入り込む。
ン食刻方法に関するものである。湿つた又は乾燥
した酸素雰囲気内で970℃の温度に於ける熱成長
又は化学的蒸着（CVD）等の普通の方法により、
２酸化シリコン層２２が形成される。窒化シリコ
ン及び酸化アルミニウム又はその組合せの様な他
のマスク材料を使うことも出来る。800℃に於け
るシラン及びN2Oの化学的蒸着により、1000乃
至3000Åの２酸化シリコン被覆を形成することが
好ましい。最初の凹部酸化工程は、埋込Ｎ形領域
２０まで達するリーチスルー分離領域２４を形成
することである。普通の露光及び食刻方法によ
り、分離領域を形成しようとする所で、２酸化シ
リコン２２内に適当な開口を形成する。次にこの
構造をシリコン反応性イオン食刻雰囲気内に入れ
る。この反応性イオン食刻方法は、特開昭52−
9648号公報に詳しく記載されている。この公開公
報に記載された、RFで誘起されるプラズマは、
反応性の塩素、臭素又は沃素である。マスク層の
厚さは2000乃至20000Åであるが、厚さを幾らに
するかはシリコンの溝に必要な深さに関係する。
RF放電装置について詳しいことは前掲公開公報
に記載されている。反応性イオン食刻又はプラズ
マ雰囲気は、アルゴンの様な不活性ガスと塩素と
の組合せであることが好ましい。印加する適当な
電力は、RF電圧源から約0.1乃至0.75ワツト／cm2
程度であり、これによつてシリコンの反応性イオ
ン食刻作業が適当な速度で実行される位の電力密
度になる。この食刻の所望の結果として、浅い開
口が得られ、この開口又は溝部は少なくとも部分
的にＮ＋形領域２０に入り込む。
２番目のシリコン反応性イオン食刻方法は、単
結晶シリコン領域の間に深い分離領域を形成する
ことである。普通の食刻方法によつて２酸化シリ
コン被覆２２を除去する。別の２酸化シリコン層
を0.6乃至0.8ミクロンの厚さに形成するが、これ
は800℃でシラン及びN2Oの高温分解による付着
で行なうのが好ましい。この時、付着する際の高
温分解による２酸化シリコンによつて開口が埋め
られ、分離領域２４が形成される。次に普通の露
光及び食刻方法により、新しい２酸化シリコン被
覆内に開口が形成される。この開口の場所は、単
結晶シリコン領域を分離する所望の誘電体分離領
域２６を形成しようとする場所である。次にこの
構造を前に述べた反応性イオン食刻雰囲気内に入
れる。前述の開口を介して、シリコンの反応性イ
オン食刻が所望の深さまで行なわれる。開口がＮ
＋形領域２０を通抜けて基板領域１０に入り込む
ことが好ましい。反応性イオン食刻によつて溝部
又は開口を形成する好ましい方法は米国特許第
4104086号に記載されている。
結晶シリコン領域の間に深い分離領域を形成する
ことである。普通の食刻方法によつて２酸化シリ
コン被覆２２を除去する。別の２酸化シリコン層
を0.6乃至0.8ミクロンの厚さに形成するが、これ
は800℃でシラン及びN2Oの高温分解による付着
で行なうのが好ましい。この時、付着する際の高
温分解による２酸化シリコンによつて開口が埋め
られ、分離領域２４が形成される。次に普通の露
光及び食刻方法により、新しい２酸化シリコン被
覆内に開口が形成される。この開口の場所は、単
結晶シリコン領域を分離する所望の誘電体分離領
域２６を形成しようとする場所である。次にこの
構造を前に述べた反応性イオン食刻雰囲気内に入
れる。前述の開口を介して、シリコンの反応性イ
オン食刻が所望の深さまで行なわれる。開口がＮ
＋形領域２０を通抜けて基板領域１０に入り込む
ことが好ましい。反応性イオン食刻によつて溝部
又は開口を形成する好ましい方法は米国特許第
4104086号に記載されている。
この方法の次の工程は、本体を酸化雰囲気にさ
らすことにより、開口又は溝部を熱酸化すること
である。この雰囲気は例えば970℃の湿つた酸素
であつてよい。本体を約10乃至30分間この雰囲気
にさらし、開口又は溝部の中に約500乃至2000Å
の好ましい厚さを持つ２酸化シリコンを作る。こ
の熱酸化物の目的は、２酸化シリコンの良好な界
面特性を保証することである。CVD法による誘
電体材料では、この界面の性質はそれ程よくない
のが普通であるからである。この後、拡散した接
合を誘電体分離部に接触させる為には、品質の良
好な誘電体材料が必要である。適切な誘電体材料
による開口部の完全な充填は、２酸化シリコンの
蒸着によつて行なわれる。この方法の詳細は前掲
米国特許に記載されている。
らすことにより、開口又は溝部を熱酸化すること
である。この雰囲気は例えば970℃の湿つた酸素
であつてよい。本体を約10乃至30分間この雰囲気
にさらし、開口又は溝部の中に約500乃至2000Å
の好ましい厚さを持つ２酸化シリコンを作る。こ
の熱酸化物の目的は、２酸化シリコンの良好な界
面特性を保証することである。CVD法による誘
電体材料では、この界面の性質はそれ程よくない
のが普通であるからである。この後、拡散した接
合を誘電体分離部に接触させる為には、品質の良
好な誘電体材料が必要である。適切な誘電体材料
による開口部の完全な充填は、２酸化シリコンの
蒸着によつて行なわれる。この方法の詳細は前掲
米国特許に記載されている。
場合によつては、高温分解による付着工程の前
に、溝部の底にある酸化物を介して硼素イオンを
イオン注入することが好ましいことがある。こう
すると、分離領域の下にＰ＋領域が形成され、そ
れが分離領域の下にあるＰ形領域がＮ形に反転す
るのを妨げる。
に、溝部の底にある酸化物を介して硼素イオンを
イオン注入することが好ましいことがある。こう
すると、分離領域の下にＰ＋領域が形成され、そ
れが分離領域の下にあるＰ形領域がＮ形に反転す
るのを妨げる。
高温分解による２酸化シリコンは好ましくは２
乃至３ミクロンの厚さに付着される。好ましい充
填過程は、CO2／SiH4／N4又はN2O／SiH4／N2
のガス混合物を使つて、800乃至1000℃で２酸化
シリコンを化学的に蒸着することである。曲型的
な付着速度は毎分50乃至100Å程度である。
乃至３ミクロンの厚さに付着される。好ましい充
填過程は、CO2／SiH4／N4又はN2O／SiH4／N2
のガス混合物を使つて、800乃至1000℃で２酸化
シリコンを化学的に蒸着することである。曲型的
な付着速度は毎分50乃至100Å程度である。
次の工程は、表面から過剰の２酸化シリコンを
除去する為に、化学的蒸着によつて形成された２
酸化シリコン層を反応性イオン食刻によつて食刻
することである。この過程に使われる装置は低圧
スパッタ食刻形装置にし、ウエーハをシリコンの
陰極カバー板の上に配置する。SiO2／Siの比が
大体１：１になる様に、食刻剤としてCF4の様な
弗素化炭化水素を使う。ガス圧力は10乃至70ミク
ロンにし、ガスの流量は２乃至50c.c.／分にする。
RF電力レベルは0.1ワツト／cm2にする。
除去する為に、化学的蒸着によつて形成された２
酸化シリコン層を反応性イオン食刻によつて食刻
することである。この過程に使われる装置は低圧
スパッタ食刻形装置にし、ウエーハをシリコンの
陰極カバー板の上に配置する。SiO2／Siの比が
大体１：１になる様に、食刻剤としてCF4の様な
弗素化炭化水素を使う。ガス圧力は10乃至70ミク
ロンにし、ガスの流量は２乃至50c.c.／分にする。
RF電力レベルは0.1ワツト／cm2にする。
第４図は誘電体分離領域２６によつて所望の単
結晶シリコン領域が完全に分離されたことを示
す。本体の表面が0.3乃至0.5ミクロンの熱酸化物
を成長させることによつて再び酸化され、２酸化
シリコン層２８を所望の厚さにする。
結晶シリコン領域が完全に分離されたことを示
す。本体の表面が0.3乃至0.5ミクロンの熱酸化物
を成長させることによつて再び酸化され、２酸化
シリコン層２８を所望の厚さにする。
第５図では、PNPトランジスタの埋込エミツ
タの注入が行なわれる。露光及び食刻方法を用い
て、フオトレジスト・パターン３０の露光及び現
像を行ない、その一部分を除去して、Ｐ＋形イオ
ン注入を行なうべき領域を露出する。次にこの構
造を適当なイオン注入装置内に配置し、500keV
及び５×1014原子／cm2で、硼素のイオン注入をを
行なう。構造の表面上には、250乃至500Åの薄い
酸化物被覆２８を残したままにすることに注意さ
れたい。この２酸化シリコン被覆は、イオン注入
工程に対するスクリーンの作用がある。フオトレ
ジスト層３０を除去する。この工程の結果、Ｐ形
埋込エミツタ３２が得られる。
タの注入が行なわれる。露光及び食刻方法を用い
て、フオトレジスト・パターン３０の露光及び現
像を行ない、その一部分を除去して、Ｐ＋形イオ
ン注入を行なうべき領域を露出する。次にこの構
造を適当なイオン注入装置内に配置し、500keV
及び５×1014原子／cm2で、硼素のイオン注入をを
行なう。構造の表面上には、250乃至500Åの薄い
酸化物被覆２８を残したままにすることに注意さ
れたい。この２酸化シリコン被覆は、イオン注入
工程に対するスクリーンの作用がある。フオトレ
ジスト層３０を除去する。この工程の結果、Ｐ形
埋込エミツタ３２が得られる。
次に第６図について説明すると、NPNトラン
ジスタのベース３６並びにPNPトランジスタの
エミツタ接続拡散部３８が形成される。この為、
別のフオトレジスト３４を表面に設け、その露光
及び現像を行なつて、NPNトランジスタのベー
ス領域３６及びPNPトランジスタのＰ形接続部
となる領域３８の表面を露出させる。この構造を
再び適当なイオン注入装置内に配置し、150keV
及び５×1012cm-2の線量で、構造の表面に硼素の
イオン注入を行なう。フオトレジスト層３４を除
去する。この後の高温処理工程がこの工程に対す
る焼鈍サイクルとして作用する。この時構造はベ
ース領域３６とエミツタ接続領域３８を持つ。
ジスタのベース３６並びにPNPトランジスタの
エミツタ接続拡散部３８が形成される。この為、
別のフオトレジスト３４を表面に設け、その露光
及び現像を行なつて、NPNトランジスタのベー
ス領域３６及びPNPトランジスタのＰ形接続部
となる領域３８の表面を露出させる。この構造を
再び適当なイオン注入装置内に配置し、150keV
及び５×1012cm-2の線量で、構造の表面に硼素の
イオン注入を行なう。フオトレジスト層３４を除
去する。この後の高温処理工程がこの工程に対す
る焼鈍サイクルとして作用する。この時構造はベ
ース領域３６とエミツタ接続領域３８を持つ。
次に第７図について説明すると、適当な食刻剤
を用いて、２酸化シリコン層２８を除去する。約
970℃の湿つた酸素を使つて、800乃至1000Åの２
酸化シリコン層４０を熱成長させる。CVD法に
より800乃至1000Åの窒化シリコン層４２を形成
する。窒化シリコン層４２は、シラン及びアンモ
ニアの混合物から窒素担体ガスの中で800℃で付
着される。800乃至1000Åの２酸化シリコン層
（図に示してない）が、窒素雰囲気内でシラン及
びN2Oを使うことによつてCVD法で形成される。
普通の露光及び食刻方法を用いて、高温分解によ
る２酸化シリコン・マスク中の所望の区域を開
け、次にそれを使つて、窒化シリコン層４２内の
所望の区域を食刻する。その後、高温分解の２酸
化シリコン・マスクを除去し、窒化シリコン層４
２をマスクとして使つて、２酸化シリコン層４０
をシリコンの表面まで食刻する。この時露出した
区域は、電気接点用開口、NPNトランジスタの
エミツタ拡散用開口、及び両トランジスタのＮ＋
形接続領域である。１ミクロンのフオトレジスト
層を表面に適用し、露光、現像、食刻して、接続
領域のイオン注入に対するフオトレジスト・マス
ク４４を形成する。次に200keVの電力で１×
1015cm-2の線量の燐を用いて、適当なイオン注入
装置内でイオン注入する。その後、フオトレジス
ト層４４を除去する。
を用いて、２酸化シリコン層２８を除去する。約
970℃の湿つた酸素を使つて、800乃至1000Åの２
酸化シリコン層４０を熱成長させる。CVD法に
より800乃至1000Åの窒化シリコン層４２を形成
する。窒化シリコン層４２は、シラン及びアンモ
ニアの混合物から窒素担体ガスの中で800℃で付
着される。800乃至1000Åの２酸化シリコン層
（図に示してない）が、窒素雰囲気内でシラン及
びN2Oを使うことによつてCVD法で形成される。
普通の露光及び食刻方法を用いて、高温分解によ
る２酸化シリコン・マスク中の所望の区域を開
け、次にそれを使つて、窒化シリコン層４２内の
所望の区域を食刻する。その後、高温分解の２酸
化シリコン・マスクを除去し、窒化シリコン層４
２をマスクとして使つて、２酸化シリコン層４０
をシリコンの表面まで食刻する。この時露出した
区域は、電気接点用開口、NPNトランジスタの
エミツタ拡散用開口、及び両トランジスタのＮ＋
形接続領域である。１ミクロンのフオトレジスト
層を表面に適用し、露光、現像、食刻して、接続
領域のイオン注入に対するフオトレジスト・マス
ク４４を形成する。次に200keVの電力で１×
1015cm-2の線量の燐を用いて、適当なイオン注入
装置内でイオン注入する。その後、フオトレジス
ト層４４を除去する。
１ミクロンの別のフオトレジストを適用し、露
光、現像して、エミツタ用フオトレジスト・マス
ク４６として使う。NPNトランジスタのコレク
タ接続部並びにPNPトランジスタのベース接続
部及びＮ形接続部にも開口がある。この構造を適
当なイオン注入装置に入れ、40keVの電力で３×
1015cm-2の線量で砒素イオンを注入する。この
後、適当な食刻方法によつて、フオトレジスト層
４６を除去する。ウエーハは窒素雰囲気内で20乃
至30分間、1000℃で焼鈍される。
光、現像して、エミツタ用フオトレジスト・マス
ク４６として使う。NPNトランジスタのコレク
タ接続部並びにPNPトランジスタのベース接続
部及びＮ形接続部にも開口がある。この構造を適
当なイオン注入装置に入れ、40keVの電力で３×
1015cm-2の線量で砒素イオンを注入する。この
後、適当な食刻方法によつて、フオトレジスト層
４６を除去する。ウエーハは窒素雰囲気内で20乃
至30分間、1000℃で焼鈍される。
次に蒸着又はその他の手段により、構造の上面
に適当なオーミツク接点金属をつける。曲型的な
接点材料はアルミニウム（銅が添加されていても
よい）である。然し、白金、パラジウム、モリブ
デン等の様なこの他の周知の材料を使うことが出
来る。露光及び食刻方法を用いて、一面に拡がる
金属層から半導体構造の表面上に所望の導電パタ
ーンを作る。
に適当なオーミツク接点金属をつける。曲型的な
接点材料はアルミニウム（銅が添加されていても
よい）である。然し、白金、パラジウム、モリブ
デン等の様なこの他の周知の材料を使うことが出
来る。露光及び食刻方法を用いて、一面に拡がる
金属層から半導体構造の表面上に所望の導電パタ
ーンを作る。
第１０図は上に説明した方法によつて完成され
たNPNトランジスタ及びPNPトランジスタの構
造を示す。この構造で、NPNトランジスタはエ
ミツタ接点５０、ベース接点５２及びコレクタ接
点５４を有する。PNPトランジスタはエミツタ
接点５６、ベース接点５８、シヨツトキ障壁コレ
クタ接点６０及びPN分離接点６２を有する。接
点６２には、PNPトランジスタを基板１０から
分離するためのバイアスが印加される。
たNPNトランジスタ及びPNPトランジスタの構
造を示す。この構造で、NPNトランジスタはエ
ミツタ接点５０、ベース接点５２及びコレクタ接
点５４を有する。PNPトランジスタはエミツタ
接点５６、ベース接点５８、シヨツトキ障壁コレ
クタ接点６０及びPN分離接点６２を有する。接
点６２には、PNPトランジスタを基板１０から
分離するためのバイアスが印加される。
以上の様に、本発明に従えば何れも縦形である
NPNトランジスタ及びPNPトランジスタを基板
中に同時に形成することが出来る。
NPNトランジスタ及びPNPトランジスタを基板
中に同時に形成することが出来る。
第１図乃至第１０図は本発明の製造方法を工程
順に示した概略断面図である。
順に示した概略断面図である。
Claims (1)
- 【特許請求の範囲】 １ 下記の(イ)乃至(リ)の工程を含む縦形NPN及び
PNPトランジスタの製造方法。 (イ) Ｐ形半導体基板を準備する工程。 (ロ) 縦形NPNトランジスタのサブコレクタとし
て働く第1N形領域及び縦形PNPトランジスタ
の分離領域として働く第2N形領域を前記基板
に形成する工程。 (ハ) 前記両Ｎ形領域を含む前記基板上にＮ形エピ
タキシヤル層を成長させる工程。 (ニ) 前記第1N形領域及びその上の第１エピタキ
シヤル層部分並びに前記第2N形領域及びその
上の第２エピタキシヤル層部分を互いに及び他
から分離する分離領域を形成する工程。 (ホ) 前記第２エピタキシヤル層部分の内部にイオ
ン注入によつて埋込Ｐ形エミツタ領域を形成す
る工程。 (ヘ) 前記第１エピタキシヤル層部分にＰ形ベース
領域を形成し、前記第２エピタキシヤル層部分
にＰ形エミツタ接続領域を形成する工程。 (ト) 前記第1N形領域のための第1N形接続領域及
び前記第2N形領域のための第2N形接続領域を
形成する工程。 (チ) 前記Ｐ形ベース領域にＮ形エミツタ領域を形
成し、前記第２エピタキシヤル層部分にＮ形ベ
ース接点領域を形成する工程。 (リ) 前記第２エピタキシヤル層部分上のシヨツト
キ障壁コレクタ接点及び前記第2N形接続領域
上の分離用接点並びに前記Ｐ形ベース領域、前
記Ｐ形エミツタ接続領域、前記第1N形接続領
域、前記Ｎ形エミツタ領域及び前記Ｎ形ベース
接点領域に対する電気接点を形成する工程。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/844,767 US4159915A (en) | 1977-10-25 | 1977-10-25 | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57122563A JPS57122563A (en) | 1982-07-30 |
| JPH0123953B2 true JPH0123953B2 (ja) | 1989-05-09 |
Family
ID=25293575
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12368578A Pending JPS5467384A (en) | 1977-10-25 | 1978-10-09 | Longitudinal pnp semiconductor |
| JP56201714A Granted JPS57122563A (en) | 1977-10-25 | 1981-12-16 | Method of producing vertical npn and pnp transistor |
| JP1985101810U Granted JPS6142862U (ja) | 1977-10-25 | 1985-07-05 | 縦形ｐｎｐトランジスタを含む集積回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12368578A Pending JPS5467384A (en) | 1977-10-25 | 1978-10-09 | Longitudinal pnp semiconductor |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985101810U Granted JPS6142862U (ja) | 1977-10-25 | 1985-07-05 | 縦形ｐｎｐトランジスタを含む集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4159915A (ja) |
| EP (1) | EP0001586B1 (ja) |
| JP (3) | JPS5467384A (ja) |
| DE (1) | DE2861117D1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4316319A (en) * | 1977-10-25 | 1982-02-23 | International Business Machines Corporation | Method for making a high sheet resistance structure for high density integrated circuits |
| JPS5499580A (en) * | 1977-12-27 | 1979-08-06 | Nec Corp | Semiconductor integrated circuit device |
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| US4412376A (en) * | 1979-03-30 | 1983-11-01 | Ibm Corporation | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation |
| US4254428A (en) * | 1979-12-28 | 1981-03-03 | International Business Machines Corporation | Self-aligned Schottky diode structure and method of fabrication |
| US4309812A (en) * | 1980-03-03 | 1982-01-12 | International Business Machines Corporation | Process for fabricating improved bipolar transistor utilizing selective etching |
| US4318751A (en) * | 1980-03-13 | 1982-03-09 | International Business Machines Corporation | Self-aligned process for providing an improved high performance bipolar transistor |
| US4339767A (en) * | 1980-05-05 | 1982-07-13 | International Business Machines Corporation | High performance PNP and NPN transistor structure |
| US4506435A (en) * | 1981-07-27 | 1985-03-26 | International Business Machines Corporation | Method for forming recessed isolated regions |
| US4492008A (en) * | 1983-08-04 | 1985-01-08 | International Business Machines Corporation | Methods for making high performance lateral bipolar transistors |
| US5098854A (en) * | 1984-07-09 | 1992-03-24 | National Semiconductor Corporation | Process for forming self-aligned silicide base contact for bipolar transistor |
| US4947230A (en) * | 1984-09-14 | 1990-08-07 | Fairchild Camera & Instrument Corp. | Base-coupled transistor logic |
| DE3883459T2 (de) * | 1987-07-29 | 1994-03-17 | Fairchild Semiconductor | Verfahren zum Herstellen komplementärer kontaktloser vertikaler Bipolartransistoren. |
| US5332920A (en) * | 1988-02-08 | 1994-07-26 | Kabushiki Kaisha Toshiba | Dielectrically isolated high and low voltage substrate regions |
| IT1230025B (it) * | 1988-10-28 | 1991-09-24 | Sgs Thomson Microelectronics | Dispositivo darlington con transistore di estrazione ed emettitore ultraleggero e relativo procedimento di fabbricazione |
| US4951115A (en) * | 1989-03-06 | 1990-08-21 | International Business Machines Corp. | Complementary transistor structure and method for manufacture |
| US5026437A (en) * | 1990-01-22 | 1991-06-25 | Tencor Instruments | Cantilevered microtip manufacturing by ion implantation and etching |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US5248624A (en) * | 1991-08-23 | 1993-09-28 | Exar Corporation | Method of making isolated vertical pnp transistor in a complementary bicmos process with eeprom memory |
| DE19632412A1 (de) * | 1996-08-05 | 1998-02-12 | Sifu Hu | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| US6344374B1 (en) * | 2000-10-12 | 2002-02-05 | Vanguard International Semiconductor Corporation | Method of fabricating insulators for isolating electronic devices |
| US7332818B2 (en) * | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
| US7329940B2 (en) | 2005-11-02 | 2008-02-12 | International Business Machines Corporation | Semiconductor structure and method of manufacture |
| US7242071B1 (en) * | 2006-07-06 | 2007-07-10 | International Business Machine Corporation | Semiconductor structure |
| US7936041B2 (en) | 2006-09-15 | 2011-05-03 | International Business Machines Corporation | Schottky barrier diodes for millimeter wave SiGe BICMOS applications |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930909A (en) * | 1966-10-21 | 1976-01-06 | U.S. Philips Corporation | Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth |
| US3659675A (en) * | 1969-06-30 | 1972-05-02 | Transportation Specialists Inc | Lubrication system and reservoir therefor |
| US3611067A (en) * | 1970-04-20 | 1971-10-05 | Fairchild Camera Instr Co | Complementary npn/pnp structure for monolithic integrated circuits |
| DE2212168C2 (de) * | 1972-03-14 | 1982-10-21 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Halbleiteranordnung |
| JPS4911659U (ja) * | 1972-05-09 | 1974-01-31 | ||
| US3861968A (en) * | 1972-06-19 | 1975-01-21 | Ibm | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition |
| DE2262297C2 (de) * | 1972-12-20 | 1985-11-28 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau |
| US3924264A (en) * | 1973-05-17 | 1975-12-02 | Ibm | Schottky barrier device and circuit application |
| US3901735A (en) * | 1973-09-10 | 1975-08-26 | Nat Semiconductor Corp | Integrated circuit device and method utilizing ion implanted and up diffusion for isolated region |
| US3968272A (en) * | 1974-01-25 | 1976-07-06 | Microwave Associates, Inc. | Zero-bias Schottky barrier detector diodes |
| NL7408110A (nl) * | 1974-06-18 | 1975-12-22 | Philips Nv | Halfgeleiderinrichting met complementaire tran- sistorstrukturen en werkwijze ter vervaardiging daarvan. |
| GB1516304A (en) * | 1974-07-25 | 1978-07-05 | Dunlop Ltd | Outflow meter |
| US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
| US3999080A (en) * | 1974-12-23 | 1976-12-21 | Texas Instruments Inc. | Transistor coupled logic circuit |
| DE2509530C2 (de) * | 1975-03-05 | 1985-05-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren |
| CA1056513A (en) * | 1975-06-19 | 1979-06-12 | Benjamin J. Sloan (Jr.) | Integrated logic circuit and method of fabrication |
| US4005469A (en) * | 1975-06-20 | 1977-01-25 | International Business Machines Corporation | P-type-epitaxial-base transistor with base-collector Schottky diode clamp |
| US4032962A (en) * | 1975-12-29 | 1977-06-28 | Ibm Corporation | High density semiconductor integrated circuit layout |
| US4106049A (en) * | 1976-02-23 | 1978-08-08 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
| DE2624409A1 (de) * | 1976-05-31 | 1977-12-15 | Siemens Ag | Schottky-transistor-logik |
| US4021270A (en) * | 1976-06-28 | 1977-05-03 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
| US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
-
1977
- 1977-10-25 US US05/844,767 patent/US4159915A/en not_active Expired - Lifetime
-
1978
- 1978-10-03 EP EP78101056A patent/EP0001586B1/de not_active Expired
- 1978-10-03 DE DE7878101056T patent/DE2861117D1/de not_active Expired
- 1978-10-09 JP JP12368578A patent/JPS5467384A/ja active Pending
-
1981
- 1981-12-16 JP JP56201714A patent/JPS57122563A/ja active Granted
-
1985
- 1985-07-05 JP JP1985101810U patent/JPS6142862U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119404Y2 (ja) | 1989-06-05 |
| EP0001586A1 (de) | 1979-05-02 |
| US4159915A (en) | 1979-07-03 |
| JPS57122563A (en) | 1982-07-30 |
| JPS5467384A (en) | 1979-05-30 |
| JPS6142862U (ja) | 1986-03-19 |
| EP0001586B1 (de) | 1981-09-23 |
| DE2861117D1 (en) | 1981-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119404Y2 (ja) | ||
| US4160991A (en) | High performance bipolar device and method for making same | |
| CA1048656A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| US4228450A (en) | Buried high sheet resistance structure for high density integrated circuits with reach through contacts | |
| JPS6148784B2 (ja) | ||
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| US4214315A (en) | Method for fabricating vertical NPN and PNP structures and the resulting product | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| US4016596A (en) | High performance integrated bipolar and complementary field effect transistors | |
| JPS58201358A (ja) | 浅いエミツタ構造を持つトランジスタを製造する方法 | |
| US4573256A (en) | Method for making a high performance transistor integrated circuit | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JPS625349B2 (ja) | ||
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| US4316319A (en) | Method for making a high sheet resistance structure for high density integrated circuits | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS6330787B2 (ja) | ||
| JPH0128508B2 (ja) | ||
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH0550856B2 (ja) |