JPH05259174A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05259174A JPH05259174A JP5287192A JP5287192A JPH05259174A JP H05259174 A JPH05259174 A JP H05259174A JP 5287192 A JP5287192 A JP 5287192A JP 5287192 A JP5287192 A JP 5287192A JP H05259174 A JPH05259174 A JP H05259174A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- emitter
- bipolar transistor
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタの直流電流増幅率を
大きくすることを可能とした半導体装置を提供する 【構成】 エミッタ層及びベース層相互間の接合におけ
るエミッタ層内の空乏層端における活性化された不純物
の濃度を前記半導体基板中への不純物の固溶限界濃度よ
りも高く設定する。 【効果】 バイポーラトランジスタの直流電流増幅率を
大きくできる。
大きくすることを可能とした半導体装置を提供する 【構成】 エミッタ層及びベース層相互間の接合におけ
るエミッタ層内の空乏層端における活性化された不純物
の濃度を前記半導体基板中への不純物の固溶限界濃度よ
りも高く設定する。 【効果】 バイポーラトランジスタの直流電流増幅率を
大きくできる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タを備える半導体装置に関する。
タを備える半導体装置に関する。
【０００２】
【従来の技術】バイポーラトランジスタにおいて直流電
流増幅率は最も重要な特性の一つである。直流電流増幅
率ｈFEは、ｈFE＝ＩC ／ＩB により定義される。ＩC は
コレクタ電流、ＩB はベース電流である。ｎｐｎ型トラ
ンジスタについて考えれば、コレクタ電流ＩC はエミッ
タ層のドナー濃度には殆ど依存しない。一方、ベース電
流はエミッタ層及びベース層相互間の接合におけるエミ
ッタ内の空乏層端でのホール濃度に比例する。このホー
ル濃度はドナー濃度がある値になるまではドナー濃度に
反比例するので、直流電流増幅率はドナー濃度に比例す
る。そこで、バイポーラトランジスタでは、エミッタ層
の不純物濃度を出来るだけ高くすることにより、大きい
直流電流増幅率を得る方法が用いられている。
流増幅率は最も重要な特性の一つである。直流電流増幅
率ｈFEは、ｈFE＝ＩC ／ＩB により定義される。ＩC は
コレクタ電流、ＩB はベース電流である。ｎｐｎ型トラ
ンジスタについて考えれば、コレクタ電流ＩC はエミッ
タ層のドナー濃度には殆ど依存しない。一方、ベース電
流はエミッタ層及びベース層相互間の接合におけるエミ
ッタ内の空乏層端でのホール濃度に比例する。このホー
ル濃度はドナー濃度がある値になるまではドナー濃度に
反比例するので、直流電流増幅率はドナー濃度に比例す
る。そこで、バイポーラトランジスタでは、エミッタ層
の不純物濃度を出来るだけ高くすることにより、大きい
直流電流増幅率を得る方法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、エミッ
タ層の不純物濃度が１×１０19cm-3より大きくなると、
図９に示されるようなバンドギャップナローイング効果
のために、エミッタ内の空乏層端でのホール濃度はドナ
ー濃度に反比例して減少しなくなり、略一定値となる傾
向を示す。バンドギャップナローイングとは半導体にお
ける伝導帯ＥC と価電子帯ＥV とのエネルギギャップが
ドープされた不純物の濃度が高くなるに従って狭くなっ
てくる現象である。図９において、実線は不純物として
ボロン、破線はリンを拡散した例を示しており、同図中
のΔＥg はＥC 、ＥV の変動分を示している。この変動
分ΔＥg が大きいとバンドギャップナローイングは顕著
である。従って、図８に示されるようにエミッタ層のド
ナー濃度として１×１０19cm-3以上の不純物を注入して
も、最早、ホール濃度を大幅に下げることが出来ず、直
流電流増幅率ｈFEをこの方法によってはこれ以上増加さ
せることが出来ない。また、半導体集積回路を液体窒素
温度等の低温化で動作させる試みが行われているが、温
度を下げるとバイポーラトランジスタの直流電流増幅率
ｈFEは大幅に低下する。このため、このような条件下で
使用する半導体集積回路にはバイポーラトランジスタを
組込むことが難しい。
タ層の不純物濃度が１×１０19cm-3より大きくなると、
図９に示されるようなバンドギャップナローイング効果
のために、エミッタ内の空乏層端でのホール濃度はドナ
ー濃度に反比例して減少しなくなり、略一定値となる傾
向を示す。バンドギャップナローイングとは半導体にお
ける伝導帯ＥC と価電子帯ＥV とのエネルギギャップが
ドープされた不純物の濃度が高くなるに従って狭くなっ
てくる現象である。図９において、実線は不純物として
ボロン、破線はリンを拡散した例を示しており、同図中
のΔＥg はＥC 、ＥV の変動分を示している。この変動
分ΔＥg が大きいとバンドギャップナローイングは顕著
である。従って、図８に示されるようにエミッタ層のド
ナー濃度として１×１０19cm-3以上の不純物を注入して
も、最早、ホール濃度を大幅に下げることが出来ず、直
流電流増幅率ｈFEをこの方法によってはこれ以上増加さ
せることが出来ない。また、半導体集積回路を液体窒素
温度等の低温化で動作させる試みが行われているが、温
度を下げるとバイポーラトランジスタの直流電流増幅率
ｈFEは大幅に低下する。このため、このような条件下で
使用する半導体集積回路にはバイポーラトランジスタを
組込むことが難しい。
【０００４】よって、本発明はバイポーラトランジスタ
の直流電流増幅率を更に大きくすることを可能とした半
導体装置を提供することを目的とする。
の直流電流増幅率を更に大きくすることを可能とした半
導体装置を提供することを目的とする。
【０００５】また、室温のみならず極低温化でも直流電
流増幅率を確保できるバイポーラトランジスタを含む半
導体装置を提供することを目的とする。
流増幅率を確保できるバイポーラトランジスタを含む半
導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
第１の発明は、半導体基板に形成された一導電型のコレ
クタ層、逆導電型のベース層及び一導電型のエミッタ層
によって形成されるバイポーラトランジスタを有する半
導体装置において、上記エミッタ層及び上記ベース層相
互間の接合におけるエミッタ層内の空乏層端における活
性化された不純物の濃度が、上記半導体基板中への不純
物の固溶限界濃度よりも高く設定されることを特徴とす
る。
第１の発明は、半導体基板に形成された一導電型のコレ
クタ層、逆導電型のベース層及び一導電型のエミッタ層
によって形成されるバイポーラトランジスタを有する半
導体装置において、上記エミッタ層及び上記ベース層相
互間の接合におけるエミッタ層内の空乏層端における活
性化された不純物の濃度が、上記半導体基板中への不純
物の固溶限界濃度よりも高く設定されることを特徴とす
る。
【０００７】また、第２の発明は、半導体基板に形成さ
れた一導電型のコレクタ層、逆導電型のベース層及び一
導電型のエミッタ層によって形成されるバイポーラトラ
ンジスタを有する半導体装置において、上記エミッタ層
及び上記ベース層相互間の接合におけるエミッタ層側の
空乏層端での活性化された不純物の濃度が半導体基板中
における固溶限濃度より高く、ベース層側の空乏層端で
の活性化された不純物の濃度は上記固溶限濃度よりも低
く、更に、上記エミッタ層側の空乏層端のバンドギャッ
プナローイングが上記ベース層側の空乏層端のバンドギ
ャップナローイングよりも小さく設定されることを特徴
とする。
れた一導電型のコレクタ層、逆導電型のベース層及び一
導電型のエミッタ層によって形成されるバイポーラトラ
ンジスタを有する半導体装置において、上記エミッタ層
及び上記ベース層相互間の接合におけるエミッタ層側の
空乏層端での活性化された不純物の濃度が半導体基板中
における固溶限濃度より高く、ベース層側の空乏層端で
の活性化された不純物の濃度は上記固溶限濃度よりも低
く、更に、上記エミッタ層側の空乏層端のバンドギャッ
プナローイングが上記ベース層側の空乏層端のバンドギ
ャップナローイングよりも小さく設定されることを特徴
とする。
【０００８】
【作用】後述する方法によって１×１０20cm-3以上の不
純物を拡散して従来確認されていない不純物濃度領域に
おけるバンドギャップナローイング効果の不純物濃度依
存性を検討した。その結果、図６に示すように不純物濃
度が１×１０20cm-3を越えると、バンドギャップナロー
イング効果は小さくなり、エミッタ層のホール濃度は図
５に示すように、従来考えられていた同図に点線で示さ
れる限界値よりも小さく出来ることを見出した。
純物を拡散して従来確認されていない不純物濃度領域に
おけるバンドギャップナローイング効果の不純物濃度依
存性を検討した。その結果、図６に示すように不純物濃
度が１×１０20cm-3を越えると、バンドギャップナロー
イング効果は小さくなり、エミッタ層のホール濃度は図
５に示すように、従来考えられていた同図に点線で示さ
れる限界値よりも小さく出来ることを見出した。
【０００９】この結果、第１の発明の構造とすることに
より、エミッタ中の少数キャリアの拡散に影響されるベ
ース電流は更に小さくなり、直流電流増幅率を２倍程度
大きくすることが可能となる。
より、エミッタ中の少数キャリアの拡散に影響されるベ
ース電流は更に小さくなり、直流電流増幅率を２倍程度
大きくすることが可能となる。
【００１０】また、第２の発明は、室温のみならず低温
下でもバイポーラトランジスタとしての機能を発揮し得
る最適条件を満たす構造となる。
下でもバイポーラトランジスタとしての機能を発揮し得
る最適条件を満たす構造となる。
【００１１】
【実施例】以下、本発明の実施例について説明する。ま
ず、直流電流増幅率ｈFEと、ベース層及びエミッタ層相
互間の空乏層端における不純物濃度と、空乏層端でのバ
ンドギャップナローイングとの関係について検討する。
直流電流増幅率ｈFEは、 ｈFE＝Ｉc ／Ｉb ＝Ｋ・（ＮE ／ＮB ）exp[( ΔＥgB−ΔＥgE）／ｋＴ］…(1) と表せる 。
ず、直流電流増幅率ｈFEと、ベース層及びエミッタ層相
互間の空乏層端における不純物濃度と、空乏層端でのバ
ンドギャップナローイングとの関係について検討する。
直流電流増幅率ｈFEは、 ｈFE＝Ｉc ／Ｉb ＝Ｋ・（ＮE ／ＮB ）exp[( ΔＥgB−ΔＥgE）／ｋＴ］…(1) と表せる 。
【００１２】ここで、Ｋは比例定数、ＮE はエミッタ側
の空乏層端での不純物濃度、ΔＥgEはエミッタ側の空乏
層端でのバンドギャップナローイング、ＮB はベース側
の空乏層端での不純物濃度、ΔＥgBはベース側の空乏層
端でのバンドギャップナローイング、ｋはボルツマン定
数、Ｔは絶対温度（°Ｋ）である。そこで、従来のバイ
ポーラトランジスタでは、(1) 式の“（ＮE ／ＮB ）”
の項より、ベース層の不純物濃度ＮB よりもエミッタ層
の不純物濃度ＮE を出来るだけ大きくすることにより、
大きい直流電流増幅率を得る方法を用いている。しか
し、活性化させることの出来る不純物濃度は技術的に１
０20cm-3程度が限界であった。一方、バンドギャップナ
ローイングΔＥg は従来使用される不純物の濃度範囲で
は不純物濃度を高くするほど、ΔＥg は大きくなるた
め、(1) 式の“exp[( ΔＥgB−ΔＥgE）／ｋＴ］”は１
よりも小さくなる。そこで、ベース層での不純物濃度Ｎ
B に比べてエミッタ層の不純物濃度ＮE を低くし、エミ
ッタ層のバンドギャップナローイングΔＥgEをベース層
のバンドギャップナローイングΔＥgBよりも小さくした
擬似ヘテロバイポーラトランジスタも提案されている
（K.Yano etal.,Conf. Solid State Devices and Mater
ials,p.617,1988) 。これは、温度７７°Ｋにおいて、
直流電流増幅率ｈFEが１００を実現した。しかし、エミ
ッタ層の不純物濃度ＮE を低くした結果、エミッタ抵抗
が高くなり高周波特性が劣化する。しかも、室温動作で
は直流電流増幅率ｈFEは１０程度しか得られない。
の空乏層端での不純物濃度、ΔＥgEはエミッタ側の空乏
層端でのバンドギャップナローイング、ＮB はベース側
の空乏層端での不純物濃度、ΔＥgBはベース側の空乏層
端でのバンドギャップナローイング、ｋはボルツマン定
数、Ｔは絶対温度（°Ｋ）である。そこで、従来のバイ
ポーラトランジスタでは、(1) 式の“（ＮE ／ＮB ）”
の項より、ベース層の不純物濃度ＮB よりもエミッタ層
の不純物濃度ＮE を出来るだけ大きくすることにより、
大きい直流電流増幅率を得る方法を用いている。しか
し、活性化させることの出来る不純物濃度は技術的に１
０20cm-3程度が限界であった。一方、バンドギャップナ
ローイングΔＥg は従来使用される不純物の濃度範囲で
は不純物濃度を高くするほど、ΔＥg は大きくなるた
め、(1) 式の“exp[( ΔＥgB−ΔＥgE）／ｋＴ］”は１
よりも小さくなる。そこで、ベース層での不純物濃度Ｎ
B に比べてエミッタ層の不純物濃度ＮE を低くし、エミ
ッタ層のバンドギャップナローイングΔＥgEをベース層
のバンドギャップナローイングΔＥgBよりも小さくした
擬似ヘテロバイポーラトランジスタも提案されている
（K.Yano etal.,Conf. Solid State Devices and Mater
ials,p.617,1988) 。これは、温度７７°Ｋにおいて、
直流電流増幅率ｈFEが１００を実現した。しかし、エミ
ッタ層の不純物濃度ＮE を低くした結果、エミッタ抵抗
が高くなり高周波特性が劣化する。しかも、室温動作で
は直流電流増幅率ｈFEは１０程度しか得られない。
【００１３】これに対し、本発明は高濃度の不純物を活
性化させる技術を用いて、図２に示されるようにエミッ
タ層の不純物濃度ＮE を１×１０20cm-3以上に形成して
ホール濃度を十分に減少させ、また、図６に示されるバ
ンドギャップナローイング効果が減少する不純物濃度１
×１０20cm-3以上の領域を用いてバイポーラトランジス
タを形成する。こうすると、(1) 式に示される“（ＮE
／ＮB ）”及び“exp[( ΔＥgB−ΔＥgE）／ｋＴ］”の
両方を大きくすることが可能となって、常温及び低温に
おいて直流電流増幅率ｈFEが高く、エミッタ抵抗も低い
バイポーラトランジスタを得ることが可能となる。
性化させる技術を用いて、図２に示されるようにエミッ
タ層の不純物濃度ＮE を１×１０20cm-3以上に形成して
ホール濃度を十分に減少させ、また、図６に示されるバ
ンドギャップナローイング効果が減少する不純物濃度１
×１０20cm-3以上の領域を用いてバイポーラトランジス
タを形成する。こうすると、(1) 式に示される“（ＮE
／ＮB ）”及び“exp[( ΔＥgB−ΔＥgE）／ｋＴ］”の
両方を大きくすることが可能となって、常温及び低温に
おいて直流電流増幅率ｈFEが高く、エミッタ抵抗も低い
バイポーラトランジスタを得ることが可能となる。
【００１４】図１は、半導体装置に形成されたバイポー
ラトランジスタの断面図を示しおり、１は高不純物濃度
のエミッタｎ+ 層領域、２は内部ベースｐ領域、３は高
不純部濃度の外部ｐ+ 領域、４は低不純物濃度のコレク
タｎ- 層領域、５は低抵抗の電流通路を形成するコレク
タ埋込み層ｎ+ 領域、１０はｐ型のシリコン基板、１１
は絶縁酸化膜、１２はコレクタ埋込み層５とコレクタ電
極とを接続するディープｎ+ 層を表している。次に、第
１発明のバイポーラトランジスタの製造法について説明
する。まず、低濃度のｐ型にドープしたシリコン基板１
０の表面に酸化膜を形成し、埋込み層マスクを用いて酸
化膜に窓を開ける。拡散係数の小さいアンチモン(Sb)を
イオン注入し、高濃度ｎ型拡散を行う。酸化膜を除い
て、リン(P) をドープしながらシリコンをエピタキシャ
ル成長させて低濃度ドープのコレクタ層４ならびにコレ
クタ埋込み層５を形成する。基板に酸化膜を形成し、デ
ィープｎ+ 層を形成するための窓を開けてイオン注入
し、熱処理を行ってディープｎ+ 層１２を形成する。外
部ベース拡散マスクを用いて酸化膜に窓を開け、外部ベ
ース層を形成するためにボロンをイオン注入してｐ+ 層
を形成する。次に、レジストを塗布した後、内部ベース
層形成のためのマスクを用いてパターニングを行い、内
部ベース層を形成するためのボロンイオン注入を行って
ｐ層を形成する。拡散工程の一部を酸化雰囲気中で行
い、拡散終了後ウェハ全体が酸化膜で覆われるようにす
る。次に、エミッタマスクを用いて酸化膜に窓を開け、
砒素(As)をイオン注入してｎ+ 層を形成する。拡散工程
の一部を酸化雰囲気中で行い、拡散終了後ウェハ全体が
酸化膜で覆われるようにする。この後、熱処理を行い、
エミッタ層１を形成する。コンタクト孔マスクを用いて
エミッタ、ベース、コレクタのコンタクト孔を開口し、
アルミニウム等の金属層を全体に堆積する。金属配線用
マスクを用いて金属層をエッチングし、配線を形成して
トランジスタ回路を形成する。
ラトランジスタの断面図を示しおり、１は高不純物濃度
のエミッタｎ+ 層領域、２は内部ベースｐ領域、３は高
不純部濃度の外部ｐ+ 領域、４は低不純物濃度のコレク
タｎ- 層領域、５は低抵抗の電流通路を形成するコレク
タ埋込み層ｎ+ 領域、１０はｐ型のシリコン基板、１１
は絶縁酸化膜、１２はコレクタ埋込み層５とコレクタ電
極とを接続するディープｎ+ 層を表している。次に、第
１発明のバイポーラトランジスタの製造法について説明
する。まず、低濃度のｐ型にドープしたシリコン基板１
０の表面に酸化膜を形成し、埋込み層マスクを用いて酸
化膜に窓を開ける。拡散係数の小さいアンチモン(Sb)を
イオン注入し、高濃度ｎ型拡散を行う。酸化膜を除い
て、リン(P) をドープしながらシリコンをエピタキシャ
ル成長させて低濃度ドープのコレクタ層４ならびにコレ
クタ埋込み層５を形成する。基板に酸化膜を形成し、デ
ィープｎ+ 層を形成するための窓を開けてイオン注入
し、熱処理を行ってディープｎ+ 層１２を形成する。外
部ベース拡散マスクを用いて酸化膜に窓を開け、外部ベ
ース層を形成するためにボロンをイオン注入してｐ+ 層
を形成する。次に、レジストを塗布した後、内部ベース
層形成のためのマスクを用いてパターニングを行い、内
部ベース層を形成するためのボロンイオン注入を行って
ｐ層を形成する。拡散工程の一部を酸化雰囲気中で行
い、拡散終了後ウェハ全体が酸化膜で覆われるようにす
る。次に、エミッタマスクを用いて酸化膜に窓を開け、
砒素(As)をイオン注入してｎ+ 層を形成する。拡散工程
の一部を酸化雰囲気中で行い、拡散終了後ウェハ全体が
酸化膜で覆われるようにする。この後、熱処理を行い、
エミッタ層１を形成する。コンタクト孔マスクを用いて
エミッタ、ベース、コレクタのコンタクト孔を開口し、
アルミニウム等の金属層を全体に堆積する。金属配線用
マスクを用いて金属層をエッチングし、配線を形成して
トランジスタ回路を形成する。
【００１５】上記砒素のイオン注入は、加速電圧５０ｋ
ｅＶ、注入ドーズ量５×１０15cm-2で行った。この後の
エミッタの熱処理は、温度５５０℃、熱処理時間３０分
で行った。このような低温度かつ短時間の熱処理を行う
ことが固溶限濃度を越える高濃度の不純物を活性化させ
る。
ｅＶ、注入ドーズ量５×１０15cm-2で行った。この後の
エミッタの熱処理は、温度５５０℃、熱処理時間３０分
で行った。このような低温度かつ短時間の熱処理を行う
ことが固溶限濃度を越える高濃度の不純物を活性化させ
る。
【００１６】こうして形成されたバイポーラトランジス
タの特性を図面を参照して説明する。図２は、エミッタ
部分の深さ方向における不純物濃度プロファイルを示し
ており、エミッタ層の不純物濃度が１×１０21cm-3に設
定されている。図３は、上記実施例のバイポーラトラン
ジスタのコレクタ電流ＩC 、ベース電流ＩB のベース・
エミッタ間電圧ＶBE依存性を示している。図４は、図３
の特性から直流電流増幅率ｈFEを求めたものであり、実
線はエミッタ層の不純物濃度のピーク値が１×１０21cm
-3の場合の直流電流増幅率、破線はエミッタ層の不純物
濃度のピーク値が従来の限界の３×１０20cm-3の場合の
直流電流増幅率を示している。これより、本実施例によ
れは従来の２倍の直流電流増幅率が得られることが判
る。
タの特性を図面を参照して説明する。図２は、エミッタ
部分の深さ方向における不純物濃度プロファイルを示し
ており、エミッタ層の不純物濃度が１×１０21cm-3に設
定されている。図３は、上記実施例のバイポーラトラン
ジスタのコレクタ電流ＩC 、ベース電流ＩB のベース・
エミッタ間電圧ＶBE依存性を示している。図４は、図３
の特性から直流電流増幅率ｈFEを求めたものであり、実
線はエミッタ層の不純物濃度のピーク値が１×１０21cm
-3の場合の直流電流増幅率、破線はエミッタ層の不純物
濃度のピーク値が従来の限界の３×１０20cm-3の場合の
直流電流増幅率を示している。これより、本実施例によ
れは従来の２倍の直流電流増幅率が得られることが判
る。
【００１７】第２発明のバイポーラトランジスタの製造
法について説明する。まず、低濃度のｐ型にドープした
シリコン基板１０の表面に酸化膜を形成し、埋込み層マ
スクを用いて酸化膜に窓を開ける。拡散係数の小さいア
ンチモン(Sb)をイオン注入し、高濃度ｎ型拡散を行う。
酸化膜を除いて、リン(P) をドープしながらシリコンを
エピタキシャル成長させて低濃度ドープのコレクタ層４
ならびにコレクタ埋込み層５を形成する。基板に酸化膜
を形成し、ディープｎ+ 層を形成するための窓を開けて
イオン注入し、熱処理を行ってディープｎ+ 層１２を形
成する。外部ベース拡散マスクを用いて酸化膜に窓を開
け、外部ベース層を形成するためにボロンをイオン注入
してｐ+ 層を形成する。次に、レジストを塗布した後、
内部ベース層形成のためのマスクを用いてパターニング
を行い、内部ベース層を形成するためのボロンイオン注
入を行ってｐ層を形成する。拡散工程の一部を酸化雰囲
気中で行い、拡散終了後ウェハ全体が酸化膜で覆われる
ようにする。次に、エミッタマスクを用いて酸化膜に窓
を開け、ボロンと砒素(As)をイオン注入してｎ+ 層を形
成する。拡散工程の一部を酸化雰囲気中で行い、拡散終
了後ウェハ全体が酸化膜で覆われるようにする。この
後、熱処理を行い、エミッタ層１を形成する。コンタク
ト孔マスクを用いてエミッタ、ベース、コレクタのコン
タクト孔を開口し、アルミニウム等の金属層を全体に堆
積する。金属配線用マスクを用いて金属層をエッチング
し、配線を形成してトランジスタ回路を形成する。
法について説明する。まず、低濃度のｐ型にドープした
シリコン基板１０の表面に酸化膜を形成し、埋込み層マ
スクを用いて酸化膜に窓を開ける。拡散係数の小さいア
ンチモン(Sb)をイオン注入し、高濃度ｎ型拡散を行う。
酸化膜を除いて、リン(P) をドープしながらシリコンを
エピタキシャル成長させて低濃度ドープのコレクタ層４
ならびにコレクタ埋込み層５を形成する。基板に酸化膜
を形成し、ディープｎ+ 層を形成するための窓を開けて
イオン注入し、熱処理を行ってディープｎ+ 層１２を形
成する。外部ベース拡散マスクを用いて酸化膜に窓を開
け、外部ベース層を形成するためにボロンをイオン注入
してｐ+ 層を形成する。次に、レジストを塗布した後、
内部ベース層形成のためのマスクを用いてパターニング
を行い、内部ベース層を形成するためのボロンイオン注
入を行ってｐ層を形成する。拡散工程の一部を酸化雰囲
気中で行い、拡散終了後ウェハ全体が酸化膜で覆われる
ようにする。次に、エミッタマスクを用いて酸化膜に窓
を開け、ボロンと砒素(As)をイオン注入してｎ+ 層を形
成する。拡散工程の一部を酸化雰囲気中で行い、拡散終
了後ウェハ全体が酸化膜で覆われるようにする。この
後、熱処理を行い、エミッタ層１を形成する。コンタク
ト孔マスクを用いてエミッタ、ベース、コレクタのコン
タクト孔を開口し、アルミニウム等の金属層を全体に堆
積する。金属配線用マスクを用いて金属層をエッチング
し、配線を形成してトランジスタ回路を形成する。
【００１８】上記実施例のボロンのイオン注入は、加速
電圧４０ｋｅＶ、注入ドーズ量５×１０14cm-2で行っ
た。砒素のイオン注入は、加速電圧３０ｋｅＶ、注入ド
ーズ量３×１０15cm-2及び加速電圧１００ｋｅＶ、注入
ドーズ量８×１０15cm-2で行い、この後のエミッタの熱
処理は、温度５５０℃、熱処理時間３０分で行った。こ
のような比較的低温度かつ短時間の熱処理を行うことに
より、固溶限濃度を越える高濃度の不純物を活性化させ
ることができた。図７は、こうして形成されたバイポー
ラトランジスタのエミッタ部分の深さ方向における各不
純物の濃度分布を示す。エミッタ層の不純物濃度ＮE を
１×１０21cm-3程度の高濃度にし、ベース層の不純物濃
度ＮB をエミッタ層の不純物濃度ＮE よりも低く形成す
ることができた。この実施例のバイポーラトランジスタ
の構造とすると、低温、例えば９０°Ｋ以下の低温と室
温の両方で高い直流電流増幅率を得ることができた。
電圧４０ｋｅＶ、注入ドーズ量５×１０14cm-2で行っ
た。砒素のイオン注入は、加速電圧３０ｋｅＶ、注入ド
ーズ量３×１０15cm-2及び加速電圧１００ｋｅＶ、注入
ドーズ量８×１０15cm-2で行い、この後のエミッタの熱
処理は、温度５５０℃、熱処理時間３０分で行った。こ
のような比較的低温度かつ短時間の熱処理を行うことに
より、固溶限濃度を越える高濃度の不純物を活性化させ
ることができた。図７は、こうして形成されたバイポー
ラトランジスタのエミッタ部分の深さ方向における各不
純物の濃度分布を示す。エミッタ層の不純物濃度ＮE を
１×１０21cm-3程度の高濃度にし、ベース層の不純物濃
度ＮB をエミッタ層の不純物濃度ＮE よりも低く形成す
ることができた。この実施例のバイポーラトランジスタ
の構造とすると、低温、例えば９０°Ｋ以下の低温と室
温の両方で高い直流電流増幅率を得ることができた。
【００１９】なお、上記バイポーラトランジスタはディ
スクリート素子及び集積回路の基本素子のいずれとして
も構成することができる。
スクリート素子及び集積回路の基本素子のいずれとして
も構成することができる。
【００２０】
【発明の効果】以上説明したように本発明では、固溶限
濃度よりも大きいエミッタ層の活性化不純物濃度を与え
ることを可能としたので大きい直流電流増幅率を持つ高
性能なバイポーラトランジスタを提供することが可能と
なる。また、エミッタ層の活性化不純物濃度を固溶限濃
度より高くし、しかも、ベースのバンドギャップナロー
イングがエミッタ層のバンドギャップナローイングより
も大きくなる程度にベースを高濃度にした構造を実現し
たので、低温及び室温の両方で高い直流電流増幅率を持
つ高性能なバイポーラトランジスタを提供することが可
能となる。
濃度よりも大きいエミッタ層の活性化不純物濃度を与え
ることを可能としたので大きい直流電流増幅率を持つ高
性能なバイポーラトランジスタを提供することが可能と
なる。また、エミッタ層の活性化不純物濃度を固溶限濃
度より高くし、しかも、ベースのバンドギャップナロー
イングがエミッタ層のバンドギャップナローイングより
も大きくなる程度にベースを高濃度にした構造を実現し
たので、低温及び室温の両方で高い直流電流増幅率を持
つ高性能なバイポーラトランジスタを提供することが可
能となる。
【図１】実施例のトランジスタを示す断面図。
【図２】バイポーラトランジスタのエミッタ部分の深さ
方向における不純物濃度分布を示すグラフ。
方向における不純物濃度分布を示すグラフ。
【図３】ＶBE−ＩC ，ＩB 特性を示すグラフ。
【図４】実施例及び従来例の直流電流増幅率を示すグラ
フ。
フ。
【図５】ドナー濃度とホール濃度との関係を示すグラ
フ。
フ。
【図６】不純物濃度とバンドギャップナローイングとの
関係を示すグラフ。
関係を示すグラフ。
【図７】第２実施例におけるエミッタ部分の深さ方向に
おける不純物濃度分布を示すグラフ。
おける不純物濃度分布を示すグラフ。
【図８】従来技術において確認されたドナー濃度とホー
ル濃度との関係を示すグラフ。
ル濃度との関係を示すグラフ。
【図９】従来技術において確認された不純物濃度とバン
ドギャップナローイングとの関係を示すグラフ。
ドギャップナローイングとの関係を示すグラフ。
１ エミッタｎ+ 領域 ２ 内部ベースｐ領域 ３ 外部ベースｐ+ 領域 ４ コレクタｎ- 領域 ５ コレクタ埋込み層ｎ+ 領域 １０ シリコン基板
Claims (3)
- 【請求項１】半導体基板に形成された一導電型のコレク
タ層、逆導電型のベース層及び一導電型のエミッタ層に
よって形成されるバイポーラトランジスタを有する半導
体装置において、 前記エミッタ層及び前記ベース層相互間の接合における
エミッタ層内の空乏層端における活性化された不純物の
濃度が、前記半導体基板中への不純物の固溶限界濃度よ
りも高く設定されることを特徴とする半導体装置。 - 【請求項２】半導体基板に形成された一導電型のコレク
タ層、逆導電型のベース層及び一導電型のエミッタ層に
よって形成されるバイポーラトランジスタを有する半導
体装置において、 前記エミッタ層及び前記ベース層相互間の接合における
エミッタ層側の空乏層端での活性化された不純物の濃度
が半導体基板中における固溶限濃度より高く、ベース層
側の空乏層端での活性化された不純物の濃度は前記固溶
限濃度よりも低く、更に、前記エミッタ層側の空乏層端
のバンドギャップナローイングが前記ベース層側の空乏
層端のバンドギャップナローイングよりも小さく設定さ
れることを特徴とする半導体装置。 - 【請求項３】９０°Ｋ以下の低温で用いられることを特
徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287192A JPH05259174A (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287192A JPH05259174A (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259174A true JPH05259174A (ja) | 1993-10-08 |
Family
ID=12926945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5287192A Pending JPH05259174A (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259174A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002915A1 (en) * | 1996-07-12 | 1998-01-22 | The Regents Of The University Of California | Dopant activation of heavily-doped semiconductor by high current densities |
-
1992
- 1992-03-11 JP JP5287192A patent/JPH05259174A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002915A1 (en) * | 1996-07-12 | 1998-01-22 | The Regents Of The University Of California | Dopant activation of heavily-doped semiconductor by high current densities |
| US5882953A (en) * | 1996-07-12 | 1999-03-16 | The Regents Of The University Of California | Dopant activation of heavily-doped semiconductor by high current densities |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3655457A (en) | Method of making or modifying a pn-junction by ion implantation | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US3226614A (en) | High voltage semiconductor device | |
| US5281552A (en) | MOS fabrication process, including deposition of a boron-doped diffusion source layer | |
| KR100570910B1 (ko) | 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터 | |
| JPH09186172A (ja) | 集積電子装置 | |
| JPH0147014B2 (ja) | ||
| KR100272067B1 (ko) | Pnp 디바이스를 위한 p 매립층의 제조방법 | |
| US4151006A (en) | Method of manufacturing a semiconductor device | |
| KR930002320B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US4573256A (en) | Method for making a high performance transistor integrated circuit | |
| US3460009A (en) | Constant gain power transistor | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| US4472212A (en) | Method for fabricating a semiconductor device | |
| US3615938A (en) | Method for diffusion of acceptor impurities into semiconductors | |
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| US5569611A (en) | Method of manufacturing a bipolar transistor operating at low temperature | |
| US5185276A (en) | Method for improving low temperature current gain of bipolar transistors | |
| JPH0666454B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス | |
| JPH05259174A (ja) | 半導体装置 | |
| JPH09181091A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US20030153157A1 (en) | Low energy ion implantation into SiGe | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| EP0439753A1 (en) | Bipolar transistor with improved low temperature current gain | |
| JP3001599B2 (ja) | 半導体装置 |