KR100770060B1 - 안티몬이 주입된 고주파 트랜지스터 장치 및 그 제조방법 - Google Patents
안티몬이 주입된 고주파 트랜지스터 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100770060B1 KR100770060B1 KR1020027017546A KR20027017546A KR100770060B1 KR 100770060 B1 KR100770060 B1 KR 100770060B1 KR 1020027017546 A KR1020027017546 A KR 1020027017546A KR 20027017546 A KR20027017546 A KR 20027017546A KR 100770060 B1 KR100770060 B1 KR 100770060B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- antimony
- doped
- transistor
- collector
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052787 antimony Inorganic materials 0.000 title claims description 9
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 title claims description 9
- 238000002513 implantation Methods 0.000 title description 3
- 229910001439 antimony ion Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000010295 mobile communication Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
트랜지스터 장치, 특히 이동 통신에서 사용되는 저전압 고주파 트랜지스터의 제조 시에, 트랜지스터 성능 및 고주파 특성을 향상시키는 방법은: 절연 영역(4)으로 둘러싸인 n-도핑된 컬렉터 층(5)을 반도체 기판(1)에 제공하는 단계, 높은 도핑 레벨의 얇은 n-도핑 층(18)이 상기 컬렉터 층의 최상부에 형성되도록, 상기 컬렉터 층에 안티몬 이온을 주입하는 단계; 및 상기 높은 도핑 레벨의 얇은 n-도핑 층의 상부에 베이스를 형성하는 단계를 포함한다.
저전압 고주파 트랜지스터, 안티몬 이온, 반도체 기판, 베이스, 컬렉터 층
Description
본 발명은 일반적으로 트랜지스터 장치에 관한 것이며, 특히 이동 통신에 사용되는 저전압 고주파 트랜지스터에 관한 것이다.
더 구체적으로는, 본 발명은 향상된 고주파 성능을 가진 트랜지스터 장치의 간단한 제조 방법, 상기 트랜지스터, 및 상기 트랜지스터 장치를 포함하는 집적회로에 관한 것이다.
바이폴라 집적회로는 근래의 전기통신 시스템에서 중요한 역할을 한다. 상기 회로는 대부분 전류 및 전압을 스위칭하는 것과 같은 아날로그 기능과 고주파 무선 기능(믹서, 증폭기, 검출기 등)에 사용된다.
약 50 GHz fT(최대 전이 주파수)를 가진 오늘날의 실리콘 바이폴라 접합 트랜지스터(BJT)의 속도는 베이스층의 두께와 저항률간의 절충으로 인해 그 물리적인 한계에 이르고 있다. 통상적인 BJT의 베이스에 게르마늄을 추가함으로써, 고주파 특성이 실제로 향상된다. 이러한 장치가 SiGe(silicon germanium) HBT(heterojunction bipolar transistor) 구조이다. 층 구조는 일반적으로 MBE(Molecular Beam Epitaxy) 또는 CVD(Chemical Vapor Deposition)를 이용하여 성장되지만, Si에 Ge를 주입함으로써 유사한 효과를 얻지만 도핑 프로파일의 제어가 덜 이루어지도록 할 수 있다.
지난 몇 년 동안, SiGe HBT는 fT와 fmax(최대 발진 주파수)에 대한 고주파 성능의 기록을 제시해왔다. 무선 통신과 같은 고주파 애플리케이션에 있어서, SiGe HBT는 기존의 더블-폴리실리콘(double-polysilicon) HF-IC's 및 BiCMOS 기술의 성능을 상승시키는데 사용될 수 있다. 그러나, 특히 고주파수에서 높은 전류가 증폭될 필요가 있는 장치에 대해, 장치의 주파수 특성을 향상시키는데 여전히 관심이 있다.
트랜지스터의 성능을 향상시키기 위한 런처(launcher) 개념이 오래동안 공지되어 왔으며, 다음과 같은 공개문헌에 더 상세히 설명되어 있다: [1998년, International Electron Devices Meeting Tech. Dig. p741의 P. Palestri, C. Fiegna, L. Selmi, G.A.M. Hurkx, J.W. Slotboom 및 E. Sangiorgi 등에 의한 "Optimization Guidelines for Epitaxial Collectors of Advanced BJT's with Improved Breakdown Voltages and Speed"와, 2000년 5월, IEEE Transactions on Electon Devices, Vol.47, No. 5, p.1044의, P. Palestri, C. Fiegna, L. Selmi, M.S. Peter, G.A.M. Hurkx, J.W. Slotboom, E. Sangiorgi 등에 의한 "A better Insight into the Performance of Silicon BJT's Featuring Highly Nonuniform Collector Doping Profiles"]. 기본 개념은, 확산이 발생하지 않도록 매우 얇으며 캐리어(carrier) 속도가 실제로 증가하도록 높은 전계를 갖는 높은 전계층을 베이스와 컬렉터 사이에 생성하는 것이다. 두께는 확산 사이의 평균 자유 경로(mean free path) 및 컬렉터의 나머지 부분보다 실제로 더 높은 도핑 레벨에 필적해야 한다. 두께에 대한 전형적인 값은 10-100 nm 이며, 도핑 레벨에 대한 전형적인 값은 1 ×1017 - 1 ×1020 cm-3 이다. 적당한 값이 사용될 수 있다면, 항복 전압이 거의 변경되지 않으며, 장치 속도가 증가한다.
런처 층 기능에 대한 실험적인 확인은 다음의 공개문헌에 제시되어 있다 [1995년 International Electron Devices Meeting Tech. Dig. p.743에서 A. Schtippen, U. Erben, A. Gruhle, H. Kibbel, H. Schumacher, U. Konig 등에 의한 "Enhanced SiGe Heterojunction Bipolar Transistors with 160 GHz Fmax"]. 이 경우, 더블-메사 유형 SiGe 트랜지스터의 성능이 실제로 개선되었으며, 160GHz의 기록 fmax가 얻어졌다.
더블-메사 유형 SiGe 트랜지스터를 이용하여 향상된 장치 성능을 보이는데 사용된 장치 구조는 MBE(molecular beam epitaxy)를 이용하여 성장되었다. 이러한 구조는 대규모 집적 회로의 대량 생산 또는 제조에 특히 적합한 것은 아니다.
또한, 컬렉터 런처 층을 포함하는 상기 더블-메사 유형의 SiGe 트랜지스터 구조가 독일 특허 출원 제 196 17 030 A1호에 개시되어 있다.
기존의 공정 흐름을 최소한도로 변경하여 실리콘/실리콘 게르마늄 RF-IC 바이폴라 트랜지스터에 이용될 수 있는 간단한 제조 방법이 필요하다.
따라서, 본 발명의 목적은 보다 간단하고 유연성 있는 방법으로 컬렉터 런처 층을 형성하기 위해, 트랜지스터 장치, 특히 고주파 애플리케이션용 트랜지스터 장치의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 집적 유연성이 증가되고 다수의 기술과 호환될 수 있는 상기 방법을 제공하는 것이다.
이들 목적은 특히 본 발명의 제 1양상에 따라 이하의 단계:
- 절연 영역으로 둘러싸인 n-도핑된 컬렉터층을 반도체 기판에 제공하는 단계;
- 높은 도핑 레벨의 얇은 n-도핑 층이 상기 컬렉터층의 최상부에 형성되도록 컬렉터층에 안티몬 이온을 주입하는 단계; 및
- 상기 높은 도핑 레벨의 얇은 n-도핑 층 위에 베이스를 형성하는 단계
를 포함하는 방법에 의해 충족된다.
바람직하게는, 마스크가 상기 기판의 상부에 배치되고, 상기 마스크는 상기 n-도핑된 컬렉터 층 위에 개구를 포함하는데, 상기 마스크 개구를 통해 안티몬 이온이 주입된다.
또한, 본 발명의 목적은 상기 언급된 제조 방법의 결과로 얻어지는 반도체 트랜지스터 장치를 제공하는 것이다.
따라서, 본 발명의 제 2양상에 따르면, 컬렉터와 베이스사이에 높은 도핑 레벨의 얇은 안티몬 이온 주입층을 포함하는 반도체 트랜지스터 장치가 제공된다.
기존의 바이폴라 RF-IC 공정에서 베이스층을 증착하기 전에 낮은 에너지에서 안티몬(Sb)을 주입함으로써 베이스 아래에 컬렉터 런처 층을 생성하면, 실제로 트랜지스터의 고주파 성능 및 전류 처리 능력이 향상된다.
Sb를 이용함으로써, 이온 주입동안 Sb의 낮은 주사 범위로 인해 베이스 아래에 높은 도핑 레벨로 도핑된 얇은 층이 생성될 수 있다. Sb는 또한 낮은 확산 계수를 가지므로, 층의 예리한 도핑 프로파일을 저하시키지 않고, 상기 얇은 층이 정상적인 공정 흐름의 열 가열 주기를 견딜 수 있다.
본 발명의 또 다른 장점 및 특성은 실시예에 대한 이하의 상세한 설명에 개시될 것이다.
본 발명은 이하에 제공된 본 발명 실시예에 대한 상세한 설명 및 첨부 도면 1-6으로부터 더욱 잘 이해할 수 있을 것이다. 이들은 본 발명을 설명하기 위한 것이며, 본 발명을 제한하는 것은 아니다.
도 1 내지 3은 본 발명에 따른 공정동안 반도체 구조 일부의 매우 확대된 단면도.
도 4는 본 발명의 이온 주입된 런처 층에 의해 발생된 차이가 명백히 나타나는 바이폴라 트랜지스터에 대한 도핑 프로파일을 나타내는 도면.
도 5 및 6은 본 발명의 이온 주입된 런처 층을 가진 트랜지스터와 종래의 트랜지스터에 대한 트랜지스터 성능을 각각 나타내는 도면.
이하, 상세한 설명에서는 제한이 아닌 설명을 목적으로, 본 발명에 대한 완전한 이해를 제공하기 위해, 소정의 하드웨어, 애플리케이션, 기술 등의 특정 세부사항이 설명된다. 그러나, 당업자라면, 본 발명이 상기의 특정한 세부사항에서 벗어난 다른 실시예로 실행될 수도 있다는 것을 알고 있을 것이다. 그 밖의 경우, 잘 알려져있는 방법, 프로토콜, 장치, 및 회로에 대한 상세한 설명은 불필요한 세부사항으로 본 발명에 대한 설명을 모호하지 않게 하기 위해 생략된다.
도 1 내지 3을 참조하여, 이온 주입된 런처 층의 형성을 포함하는 공정 시퀀스에 대한 본 발명의 실시예가 설명된다.
공정은 에피택셜 성장된 베이스를 가진 비이폴라/BiCMOS 집적회로를 생성하며, 또한 부수적으로 베이스에 SiGe를 포함할 수 있는 보편적인 공정 흐름을 따른다. 그러므로, 기판(1)이 n+ 도핑되어 npn-장치의 매립형 컬렉터(3)를 형성한다. 매립형 컬렉터(5) 위에는, 절연된 n- 도핑 컬렉터층(3)이 LOCOS(Local Oxidation) 또는 STI(Shallow Trench Isolation)(4)를 이용하여 형성된다.
컬렉터(5)와 절연영역(4) 위에는, 일반적으로 100-300Å인 열 산화물(12)이 성장된다. 그 후, 보편적으로 100-300Å의 질화 규소(14)가 CVD에 의해 산화물(12)위에 증착된다. E/B-개구 마스크(보편적으로, 약 1μ의 크기를 가짐)가 포토 레지스트를 이용하여 패턴형성된 후, 질화물과 열 산화물이 건식에칭됨으로써, E/B-윈도를 형성한다. 그 다음에, 남은 포토 레지스트가 제거된다. 그 결과로 얻어지는 구조가 도 1에 도시되어 있다.
컬렉터(5)와 절연영역(4) 위에는, 일반적으로 100-300Å인 열 산화물(12)이 성장된다. 그 후, 보편적으로 100-300Å의 질화 규소(14)가 CVD에 의해 산화물(12)위에 증착된다. E/B-개구 마스크(보편적으로, 약 1μ의 크기를 가짐)가 포토 레지스트를 이용하여 패턴형성된 후, 질화물과 열 산화물이 건식에칭됨으로써, E/B-윈도를 형성한다. 그 다음에, 남은 포토 레지스트가 제거된다. 그 결과로 얻어지는 구조가 도 1에 도시되어 있다.
도 2를 참조하면, 화살표 16으로 개략적으로 나타나있는 바와 같이, E/B-왼도내의 컬렉터층(5)에 안티몬(Sb) 이온이 주입되어, 얕은 컬렉터 런처 층을 형성한 다.
Sb는 실리콘에서 n-불순물내에 있고, 얕은 도핑 프로파일을 생성하기에 적합하도록 무거운 질량(122g/mol, Si 28g/mol)을 가지며, 차후의 어닐링(annealing)에 덜 민감하도록 매우 낮은 열 확산 계수를 갖는다. 높은 도핑 레벨의 n-도핑된 표면 농도를 생성하기 위해, 낮은 에너지(일반적으로 5-10 keV) 이며 낮은 도즈(dose)(일반적으로 1e12 - 1e13 cm-2)의 Sb 주입이 이루어지며, 이것은 컬렉터 런처 층을 형성하게 된다.
짧은 고온 어닐링(>600℃)은 컬렉터층의 결정 특성을 복원한다. 이러한 어닐링은 통상적인 화로(furnace)에서 또는 RTA(Rapid-Thermal Anneal)를 이용하여 제조될 수도 있고, 또는 Si/SiGe 다층 구조를 증착하기 전에 통상적으로 이루어지는 프리-베이크(pre-bake)의 일부일 수도 있으며, 이것은 NPN 트랜지스터의 베이스를 형성하게 된다. 런처 층은 도 3에 참조번호 18으로 개략적으로 도시되어 있다.
이어서, 상기 공정은 베이스를 위한 실리콘의 에피택셜 증착이 수행된다. 따라서, 외인성 베이스 접촉을 위한 대략 2000Å의 폴리실리콘(20)이 증착된다. 외인성 베이스는 낮은 에너지에서 B 또는 BF2를 주입함으로써 도핑된다. 층(20) 대신, Si 및/또는 Si/SiGe의 다층 구조가 형성될 수 있다.
다음으로, 제조 공정은, 예컨대 1000-2000Å TEOS를 증착하고; 이미터 개구를 형성하고; 실리콘 기판에 TEOS와 폴리실리콘(20)을 에칭하며; 베이스 주입 이전에 이미터 개구에 얇은 열 산화물을 성장하는 것과 같이 통상적인 방법(설명되지 않음)으로 계속 수행된다. 베이스 도핑에 이어서, 외인성 베이스 폴리실리콘(20)을 이미터 폴리실리콘과 절연시키고 이미터 개구를 더 줄이기 위해, 약 2000Å의 질화물이 균일하게 증착된 후, 이미터 개구의 내벽의 공간내에 질화물을 남기고 이방성으로 에칭된다.
그 다음, 상기 공정은 이미터 폴리실리콘(일반적으로 2000-3000Å)을 증착한 후, 이미터 폴리실리콘을 도핑하고(높은 도즈의 비소 주입), 마스킹하며 건식에칭하는 것이 수행된다. 또한, 짧은 시간동안 고온에서 상기 구조를 어닐링하여 불순물을 활성화시키고 도핑 프로파일을 설정한다. 전형적으로, RTA는 10-30 초 동안 1000℃이상에서 사용된다. 마지막으로, 규소화합물 형성 및 산화에 의한 면적 저항률(sheet resistivity)의 감소가 이어진다.
컬렉터 접촉 형성에 대한 상세한 설명은 통상적인 방식으로 이루어질 수 있으므로 본원에서는 생략된다.
본 발명의 주제를 확인하기 위해, 안티몬 이온 주입된 런처 층을 가진 고주파 바이폴라 트랜지스터를 시뮬레이션하여 종래의 고주파 바이폴라 트랜지스터와 비교하였다.
도 4에서, 이온 주입된 런처 층을 가진 고속 바이폴라 트랜지스터와 종래의 고속 바이폴라 트랜지스터에 대한 도핑 프로파일이 도시되어 있다. 런처 층은 상기 설명된 바와 같은 공정 시퀀스를 이용하여 형성된다.
도 5에서, 런처 층을 가진 트랜지스터 및 종래의 트랜지스터에 이용된 일반적인 바이어스 포인트에 대한 전자 속도가 도시되어 있다. 속도 분포는 런처에 의해 변경된다. 피크 값이 증가하고, 베이스 영역 속도가 증가하며, 에피컬렉터(epicollector) 영역 속도는 감소한다. 대용량 장치에서 일반적으로 도달하는 분산된 제한 속도(약 1e7 cm/s)에 비해 상당한 속도 오버슈트(overshoot)가 있다는 것에 주목한다. 최종적으로 얻어지는 컬렉터 전류는 이들 속도에 대한 가중된 평균값으로 여겨져야 한다. 본 발명이 이루고자 하는 주 요점은 높은 속도/전계 영역을 가진 영역이 확산이 발생하지 않도록 얇다는 것이다.
도 6에서, 런처 층을 이용한 향상한 RF 성능 및 런처 층 + SIC(secondary implanted collector, RF 바이폴라 트랜지스터 성능을 향상시키기 위한 보편적인 방법)를 이용한 향상된 RF 성능이 도시되어 있다. 최대 fT 및 고주파 성능(높은 전류에서의 전류-이득 저하)에서 모두 증가가 발견된다.
이하의 본 발명의 이점은 특히:
* 바이폴라 RF-트랜지스터 HF-주파수 및 전류 처리 능력의 개선,
* 기존의 RF-ICs 제조 흐름으로의 간단한 통합
을 포함한다.
상기 개략적으로 설명된 바이폴라 RF-IC 공정은 단지 그 일례로서 여겨져야 한다.
본 발명에 따르면, 상기 공정에 서술된 바와 같이 웨이퍼의 나머지가 산화물 및 질화물층에 의해 피복되지 않고, 선택적으로 Sb가 개방 컬렉터 영역으로 주입될 수 있다는 것을 알아두어야 한다.
또 다른 대안으로서, 또 다른 마스킹 단계에서 임의의 종류의 마스킹 재료가 Sb 이온 주입 이전에 구조의 상부에 배치된다. 이러한 방식에서는, 런처 층의 측면 크기가 잘 제어될 수 있다.
본 발명은 다수의 방법으로 변형될 수 있다는 것이 자명하다. 이러한 변형은 본 발명 범위로부터 벗어난 것으로 간주되어서는 안된다. 이러한 모든변형은 당업자가 명백히 알고 있는 바와 같이 첨부된 청구범위의 범위내에 포함된다.
Claims (18)
- 이동 통신에서 사용되는 저전압 고주파 트랜지스터와 같은 트랜지스터 장치의 제조 시에, 트랜지스터 성능 및 고주파 특성을 향상시키는 방법에 있어서:절연 영역(4)으로 둘러싸인 n-도핑된 컬렉터층(5)을 반도체 기판(1)에 제공하는 단계;높은 도핑 레벨의 얇은 n-도핑 층(18)이 상기 컬렉터층의 최상부에 형성되도록 상기 컬렉터 층에 안티몬 이온을 주입하는 단계; 및상기 높은 도핑 레벨의 얇은 n-도핑 층(18) 위에 베이스를 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 1 항에 있어서,낮은 에너지 및 낮은 도즈의 안티몬이 높은 도핑레벨로 n-도핑된 표면 농도를 생성하도록 주입되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 2 항에 있어서,상기 낮은 에너지 및 도즈의 안티몬은 20 keV보다 낮은 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 낮은 도즈의 안티몬은 1×1011 와 1×1013 cm-2 사이인 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 이온 주입은 상기 높은 도핑 레벨의 얇은 n-도핑 층 내에서 10-1000의 인수만큼 도핑 레벨을 증가시키는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 안티몬 이온 주입은 1-100nm 두께의 상기 높은 도핑 레벨의 얇은 n-도핑 층을 얻도록 수행되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 6 항에 있어서,상기 주입하는 단계 이후에, 컬렉터 층의 결정 특성을 복원하기 위해 고온 어닐링이 수행되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 7 항에 있어서,상기 어닐링은 통상적인 화로에서 600℃ 이상의 온도로 또는 RTA(Rapid-Thermal Anneal)를 이용하여 수행되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 1 항에 있어서,SIC(secondary implanted collector)가 형성되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 1 항에 있어서,상기 베이스는 본래의 위치에 붕소 도핑되고 에피택셜 성장된 Si 층 구조로서 형성되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 1 항에 있어서,상기 베이스는 Si/SiGe 다층 구조로서 형성되는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 2 항에 있어서,상기 안티몬 이온 주입 단계 이전에 마스크(12, 14)가 상기 기판의 상부에 배치되는 단계를 포함하며, 상기 마스크는 상기 n-도핑된 컬렉터 층 위에 개구를 포함하는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 12 항에 있어서,상기 마스크를 배치하는 단계는:상기 컬렉터 층의 상부에 열 산화물을 성장하는 단계;상기 산화물의 상부에 질화 규소층을 증착하는 단계;상기 질화규소 및 산화물 층을 패턴형성하고 에칭하는 단계; 및마스크 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 이동 통신에서 사용되는 저전압 고주파 트랜지스터와 같은 트랜지스터 장치에 있어서;상기 트랜지스터 장치는 상기 제 1 항에 따른 방법에 따라 제조되는 것을 특징으로 하는 트랜지스터 장치.
- 이동 통신에서 사용되는 저전압 고주파 트랜지스터와 같은 트랜지스터 장치에 있어서;상기 트랜지스터 장치는 트랜지스터 장치의 컬렉터(5)와 베이스(20) 사이에 배치된 높은 도핑 레벨의 얇은 안티몬 이온-주입 층(18)을 포함하는 것을 특징으로 하는 트랜지스터 장치.
- 이동 통신에서 사용되는 저전압 고주파 트랜지스터와 같은 집적 회로에 있어서;상기 집적 회로는 제 15 항에 따른 하나 이상의 트랜지스터 장치를 포함하는 것을 특징으로 하는 집적 회로.
- 제 2 항에 있어서,상기 낮은 에너지 및 도즈의 안티몬은 1 과 10 keV 사이인 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
- 제 2 항에 있어서,상기 낮은 에너지 및 도즈의 안티몬은 15 keV보다 낮은 것을 특징으로 하는 트랜지스터 성능 및 고주파 특성을 향상시키는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0002389-5 | 2000-06-26 | ||
| SE0002389A SE518710C2 (sv) | 2000-06-26 | 2000-06-26 | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
| PCT/SE2001/001385 WO2002001623A1 (en) | 2000-06-26 | 2001-06-19 | High frequency transistor device with antimony implantation and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030028490A KR20030028490A (ko) | 2003-04-08 |
| KR100770060B1 true KR100770060B1 (ko) | 2007-10-24 |
Family
ID=20280241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027017546A KR100770060B1 (ko) | 2000-06-26 | 2001-06-19 | 안티몬이 주입된 고주파 트랜지스터 장치 및 그 제조방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6579773B2 (ko) |
| EP (1) | EP1303872B1 (ko) |
| JP (1) | JP2004502300A (ko) |
| KR (1) | KR100770060B1 (ko) |
| CN (1) | CN1244142C (ko) |
| AU (1) | AU2001266469A1 (ko) |
| SE (1) | SE518710C2 (ko) |
| TW (1) | TW504842B (ko) |
| WO (1) | WO2002001623A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020177253A1 (en) * | 2001-05-25 | 2002-11-28 | International Business Machines Corporation | Process for making a high voltage NPN Bipolar device with improved AC performance |
| US7038298B2 (en) | 2003-06-24 | 2006-05-02 | International Business Machines Corporation | High fT and fmax bipolar transistor and method of making same |
| CN100433340C (zh) * | 2003-12-31 | 2008-11-12 | 天津大学 | 与深亚微米射频工艺兼容的硅光电探测器 |
| US9105677B2 (en) | 2013-10-22 | 2015-08-11 | International Business Machines Corporation | Base profile of self-aligned bipolar transistors for power amplifier applications |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698459A (en) | 1994-10-07 | 1997-12-16 | National Semiconductor Corporation | Fabrication of bipolar transistors using selective doping to improve performance characteristics |
| US5719082A (en) | 1995-08-25 | 1998-02-17 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
| KR19990034355A (ko) * | 1997-10-29 | 1999-05-15 | 구본준 | 모스 트랜지스터 제조방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065677B2 (ja) * | 1984-04-16 | 1994-01-19 | ロ−ム株式会社 | 半導体装置の製造方法 |
| JPS61161761A (ja) * | 1985-01-10 | 1986-07-22 | Nec Corp | 半導体装置 |
| US4669179A (en) * | 1985-11-01 | 1987-06-02 | Advanced Micro Devices, Inc. | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions |
| JP2590236B2 (ja) * | 1987-10-07 | 1997-03-12 | 株式会社日立製作所 | 半導体装置 |
| JPH02234422A (ja) * | 1989-03-08 | 1990-09-17 | Sony Corp | オートドーピング抑制方法 |
| WO1993016494A1 (en) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Complementary bipolar polysilicon emitter devices |
| DE19617030C2 (de) * | 1996-04-27 | 1999-11-18 | Daimler Chrysler Ag | Si/SiGe-Heterobipolartransistor mit hochdotiertem SiGe-Spacer |
| JP3562611B2 (ja) * | 1996-11-05 | 2004-09-08 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP3727482B2 (ja) * | 1998-06-05 | 2005-12-14 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| FR2779573B1 (fr) * | 1998-06-05 | 2001-10-26 | St Microelectronics Sa | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication |
| FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
-
2000
- 2000-06-26 SE SE0002389A patent/SE518710C2/sv not_active IP Right Cessation
- 2000-08-28 TW TW089117381A patent/TW504842B/zh not_active IP Right Cessation
-
2001
- 2001-06-19 JP JP2002505670A patent/JP2004502300A/ja active Pending
- 2001-06-19 CN CNB01811833XA patent/CN1244142C/zh not_active Expired - Fee Related
- 2001-06-19 KR KR1020027017546A patent/KR100770060B1/ko not_active IP Right Cessation
- 2001-06-19 WO PCT/SE2001/001385 patent/WO2002001623A1/en active Application Filing
- 2001-06-19 EP EP01944020A patent/EP1303872B1/en not_active Expired - Lifetime
- 2001-06-19 AU AU2001266469A patent/AU2001266469A1/en not_active Abandoned
- 2001-06-25 US US09/887,037 patent/US6579773B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698459A (en) | 1994-10-07 | 1997-12-16 | National Semiconductor Corporation | Fabrication of bipolar transistors using selective doping to improve performance characteristics |
| US5719082A (en) | 1995-08-25 | 1998-02-17 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
| US5982022A (en) | 1995-08-25 | 1999-11-09 | Micron Technology, Inc. | Angled implant to improve high current operation of transistors |
| KR19990034355A (ko) * | 1997-10-29 | 1999-05-15 | 구본준 | 모스 트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030028490A (ko) | 2003-04-08 |
| SE518710C2 (sv) | 2002-11-12 |
| US20010055893A1 (en) | 2001-12-27 |
| TW504842B (en) | 2002-10-01 |
| WO2002001623A1 (en) | 2002-01-03 |
| EP1303872A1 (en) | 2003-04-23 |
| SE0002389D0 (sv) | 2000-06-26 |
| US6579773B2 (en) | 2003-06-17 |
| CN1244142C (zh) | 2006-03-01 |
| CN1439171A (zh) | 2003-08-27 |
| SE0002389L (sv) | 2001-12-27 |
| AU2001266469A1 (en) | 2002-01-08 |
| JP2004502300A (ja) | 2004-01-22 |
| EP1303872B1 (en) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448462B2 (ja) | バイポーラ・トランジスタの製作方法 | |
| US7115459B2 (en) | Method of fabricating SiGe Bi-CMOS device | |
| JPH04264735A (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| US7285470B2 (en) | Method for the production of a bipolar semiconductor component, especially a bipolar transistor, and corresponding bipolar semiconductor component | |
| US7714361B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| US6440810B1 (en) | Method in the fabrication of a silicon bipolar transistor | |
| KR100603120B1 (ko) | 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터 | |
| WO2001027981A2 (en) | Indium-enhanced bipolar transistor | |
| KR100770060B1 (ko) | 안티몬이 주입된 고주파 트랜지스터 장치 및 그 제조방법 | |
| US8227319B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| US7008851B2 (en) | Silicon-germanium mesa transistor | |
| US6972441B2 (en) | Silicon germanium heterojunction bipolar transistor with step-up carbon profile | |
| US7235861B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| JP3102189B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0621071A (ja) | 半導体装置の製造方法 | |
| JP2003229430A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141010 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161007 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |