KR950002196B1 - 반도체 소자의 ldd 제조방법 - Google Patents

반도체 소자의 ldd 제조방법 Download PDF

Info

Publication number
KR950002196B1
KR950002196B1 KR1019920010235A KR920010235A KR950002196B1 KR 950002196 B1 KR950002196 B1 KR 950002196B1 KR 1019920010235 A KR1019920010235 A KR 1019920010235A KR 920010235 A KR920010235 A KR 920010235A KR 950002196 B1 KR950002196 B1 KR 950002196B1
Authority
KR
South Korea
Prior art keywords
gate
nitride film
oxide film
ldd
polysilicon
Prior art date
Application number
KR1019920010235A
Other languages
English (en)
Other versions
KR940001460A (ko
Inventor
구정석
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019920010235A priority Critical patent/KR950002196B1/ko
Priority to TW082102471A priority patent/TW234773B/zh
Priority to DE4318866A priority patent/DE4318866C2/de
Priority to JP16333193A priority patent/JP3394562B2/ja
Publication of KR940001460A publication Critical patent/KR940001460A/ko
Application granted granted Critical
Publication of KR950002196B1 publication Critical patent/KR950002196B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 소자의 LDD 제조방법
제1도는 종래의 LDD 제조 공정 단면도.
제2도는 본 발명의 LDD 제조 공정 단면도.
제3도는 본 발명의 다른 실시예를 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 필드산화막
23 : 게이트 산화막 24,31 : 폴리실리콘
25,30 : 질화막 26 : N+영역
27 : 산화막 28 : N-영역
29 : P-영역
본 발명은 반도체 소자의 LDD(Lightly Doped Drain)제조 방법에 관한것으로 특히 공정을 단순화시키기에 적당하도록 한 것이다.
종래 LDD의 제조방법은 제1도a에 도시된 바와 같이 P형 기판(1)에 필드 산화막(2)을 성장시켜 필드영역과 액티브 영역을 한정하고 b와 같이 기판(12) 표면에 게이트 산화막(3), 폴리 실리콘(4), 질화막(5), 폴리실리콘(6)을 차례로 형성하고 에치(Etch) 3층의 구조의 게이트를 형성한 후 전 표면에 산화막(7)을 증착하고 RIE공정에 의해 측벽을 형성한다.
그리고 c와 같이 전면에 폴리실리콘(8)을 형성하고 선택적으로 에치후 포토 리지스트(9)를 코팅(Coating)하며 상기 폴리실리콘(8)표면이 드러날 때까지 에치한다.
이어서 d와 같이 질화막(5)이 드러날 때까지 폴리실리콘(6),(8)을 에치하고 e와 같이 측벽용 산화막(7)과 포토리지스트(9)를 제거한 후 N-이온을 주입하고 다음에 P-이온을 주입한다.
또한, f와 같이 전면에 평탄화용 SOG(10)를 형성하고 콘택을 형성하여 메탈(11)을 증착하므로 인터콘텍션(Inter-conection)을 수행한다.
그러나, 상기와 같은 종래 LDD제조 방법에 있어서는 많은 스탭수를 거쳐야 하므로 공정이 복잡해지는 결점이 있다.
본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 공정을 단순화한 LDD제조방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적으로 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 공정 단면도를 나타낸 것으로 먼저a와 같이 P형 기판(21)에 로코스(LOCOS)공정으로 필드 산화막(22)을 성장시키고 액티브 영역에 게이트 산화막(23)을 형성한 후 임계전압(VT)조절을 위한 이온주입을 실시한다.
그리고b와 같이 게이트 산화막(23)위에 폴리실리콘(24)을 증착하고 에치하여 게이트를 형성한다.
다음에 c와 같이 전표면에 질화막(25)을 중착하고 비등방 에치하여 측벽을 형성한 후 N+이온주입하여 N+영역(26)을 형성한다.
이어서 d와 같이 전표면에 두꺼운 산화막(27)을 형성하는데 이때 질화막(25)이 있는 부분에는 산화막(27)을 형성되지 않는다.
또한, e와 같이 측벽용 질화막(25)을 제거하고 N-이온과 P-이온을 주입하여 N-영역(28)과 펀지 트로우(Punch through)방지용 P-영역을 형성한다.
이때, 상기 N+영역(26)에는 두꺼운 산화막(27)에 의해 이온이 주입되지 못하므로 결국 P+역역(29)은 산화막(27)과 게이트 사이에만 형성된다.
제3도는 본 발명의 다른 실시예를 나타낸 것으로 제 2도에서 a,b,e의 공정은 같으므로 설명은 생략하고 단지 공정이 다른c,d부분에 대하여 설명한다.
즉, 제3도의 c,d공정은 제2도에서 질화막(25)측벽이 두꺼워 산화막(27)형성시 심한 스트레스가 생길 수도 있으므로 다음과 같이 공정을 변형시킨 것이다.
제3도의 b와 같이 기판(21)표면의 액티브 영역에 게이트가 형성된 상태에서 제3도의 c와 같이 얇은 질화막(30)과 두꺼운 폴리실리콘(31)으로 된 측벽을 형성한다.
그리고 N+이온을 주입하여 N+영역(26)을 형성한다.
다음에 제3도의 d와 같이 폴리실리콘(31)을 제거하고 산화를 실시하여 상기 N+영역(26)위에 두꺼운 산화막(27)을 형성한다.
이상에서 설명한 바와같은 본 발명은 간단한 공정에 의해 LDD를 제조할 수 있는 효과가 있다.

Claims (4)

  1. 기판(21)의 액티브 영역상에 게이트를 형성하는 공정과, 상기 게이트측면에 측벽을 형성하고 N+이온을 주입하는 공정과, 산화를 실시하여 상기 측벽을 제외한 전표면에 산화막(27)을 형성하는 공정과, 상기 측벽을 제거하고, N-,P-이온을 주입하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 반도체 소자의 LDD제조방법.
  2. 제 1항에 있어서, P-이온은 게이트에 인접한 측벽 밑부분에만 형성됨을 특징으로 하는 반도체 소자의 LDD제조방법.
  3. 제 1항에 있어서, 측벽은 질화막(25)으로 형성됨을 특징으로 하는 반도체 소자의 LDD제조방법.
  4. 기판(21)의 액티브 영역상에 게이트를 형성하는 공정과, 질화막(30)과 폴리실리콘(31)을 차례로 증착하고 에치하여 질화막(30)과 폴리실리콘(31)으로 된 측벽을 형성한후 N+이온을 주입하는 공정과, 상기 폴리실리콘(31)을 제거하고 산화막(27)을 형성하는 공정과, 상기 질화막(30)을 제거하고, N-,P-이온을 주입하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 반도체 소자의 LDD제조방법.
KR1019920010235A 1992-06-12 1992-06-12 반도체 소자의 ldd 제조방법 KR950002196B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920010235A KR950002196B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 ldd 제조방법
TW082102471A TW234773B (ko) 1992-06-12 1993-04-02
DE4318866A DE4318866C2 (de) 1992-06-12 1993-06-07 Verfahren zum Herstellen eines MOSFET
JP16333193A JP3394562B2 (ja) 1992-06-12 1993-06-08 Ｍｏｓｆｅｔ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920010235A KR950002196B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 ldd 제조방법

Publications (2)

Publication Number Publication Date
KR940001460A KR940001460A (ko) 1994-01-11
KR950002196B1 true KR950002196B1 (ko) 1995-03-14

Family

ID=19334606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010235A KR950002196B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 ldd 제조방법

Country Status (4)

Country Link
JP (1) JP3394562B2 (ko)
KR (1) KR950002196B1 (ko)
DE (1) DE4318866C2 (ko)
TW (1) TW234773B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444002A (en) * 1993-12-22 1995-08-22 United Microelectronics Corp. Method of fabricating a short-channel DMOS transistor with removable sidewall spacers
EP2073391B1 (en) 2007-12-21 2011-06-08 Fujitsu Ten Limited Method of operating a radio tuner, for detecting and responding to effects of tunnel situations on radio reception by an in-vehicle radio receiver

Also Published As

Publication number Publication date
DE4318866C2 (de) 1997-01-23
KR940001460A (ko) 1994-01-11
JPH0653231A (ja) 1994-02-25
DE4318866A1 (de) 1993-12-16
JP3394562B2 (ja) 2003-04-07
TW234773B (ko) 1994-11-21

Similar Documents

Publication Publication Date Title
US5972754A (en) Method for fabricating MOSFET having increased effective gate length
US6566208B2 (en) Method to form elevated source/drain using poly spacer
US6054357A (en) Semiconductor device and method for fabricating the same
US6218229B1 (en) Method of fabricating semiconductor device having a dual-gate
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US7141852B2 (en) Semiconductor device and fabricating method thereof
KR950002196B1 (ko) 반도체 소자의 ldd 제조방법
KR19980052470A (ko) 트랜지스터의 구조 및 제조 방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100320436B1 (ko) 모스팻(ｍｏｓｆｅｔ) 제조방법
KR100349367B1 (ko) 반도체 소자의 제조방법
KR100230821B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
KR100252858B1 (ko) 반도체소자 및 이의 제조방법
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
KR100325443B1 (ko) 모스트랜지스터제조방법
JPH0485968A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100226496B1 (ko) 반도체장치의 제조방법
KR0156158B1 (ko) 반도체 소자의 제조방법
KR0186019B1 (ko) 트랜치 캐패시터 셀 공정방법
KR950000151B1 (ko) Itldd 구조의 반도체장치의 제조방법
KR0165381B1 (ko) 고전압용 모스 트랜지스터를 갖는 반도체장치의 제조방법
KR19990018041A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100365091B1 (ko) 모스 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee