DE4318866A1 - Verfahren zum Herstellen eines MOSFET - Google Patents

Verfahren zum Herstellen eines MOSFET

Info

Publication number
DE4318866A1
DE4318866A1 DE4318866A DE4318866A DE4318866A1 DE 4318866 A1 DE4318866 A1 DE 4318866A1 DE 4318866 A DE4318866 A DE 4318866A DE 4318866 A DE4318866 A DE 4318866A DE 4318866 A1 DE4318866 A1 DE 4318866A1
Authority
DE
Germany
Prior art keywords
film
insulating film
conductivity type
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4318866A
Other languages
English (en)
Other versions
DE4318866C2 (de
Inventor
Jung Suk Goo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4318866A1 publication Critical patent/DE4318866A1/de
Application granted granted Critical
Publication of DE4318866C2 publication Critical patent/DE4318866C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen MOSFET, spezieller ein Verfah­ ren zum Herstellen eines MOSFET mit einer leicht dotierten Drainstruktur, das dazu in der Lage ist, die Schwellenspan­ nung und die Übergangskapazität zu erniedrigen und gleich­ zeitig den Herstellprozeß zu vereinfachen.
Bei einem allgemein üblichen MOSFET mit einer Struktur mit leicht dotiertem Drain (LDD) werden heiße Ladungsträger auf­ grund eines hohen elektrischen Feldes erzeugt, das in den Randbereichen der Gateelektrode erzeugt wird. Wenn die er­ zeugten heißen Ladungsträger vom Gateisolierfilm eingefangen werden, entsteht in diesem eine Störstelle, was die Be­ triebseigenschaften des MOSFET verschlechtert und seine Le­ bensdauer verkürzt.
Um die Auswirkung heißer Ladungsträger zu verringern, wurde ein MOSFET mit LDD-Struktur vorgeschlagen, wie in Fig. 3C dargestellt.
Auf einem p-Halbleitersubstrat 11 werden erste Feldoxidfilme 12 ausgebildet, um benachbarte Zellen voneinander zu tren­ nen, wie in Fig. 3A dargestellt. Danach wird ein Gateiso­ lierfilm 13 über der gesamten Fläche des p-Halbleitersub­ strats 11 einschließlich der Feldoxidfilme 12 hergestellt. Auf dem Gateisolierfilm 13 wird eine Gateelektrode 14 vorge­ gebener Breite innerhalb jedes aktiven Bereichs hergestellt.
Die freiliegende Oberfläche der Gateelektrode 14 wird oxi­ diert, um dadurch einen Gateabdeckungsoxidfilm 15 auszubil­ den.
Über der gesamten freiliegenden Oberfläche wird eine Poly­ siliziumschicht 16 mit einer vorgegebenen Dicke ausgebildet, um Gateseitenwände zu erstellen. Anschließend wird die Poly­ siliziumschicht 16 anisotrop unter Verwendung eines RIE(re­ aktives Ionenätzen)-Verfahrens anisotrop geätzt, wodurch Gateseitenwände 17 jeweils an den Seitenwänden der Gateelek­ trode 14 ausgebildet werden, wie in Fig. 3B dargestellt. Da­ bei dient der auf der Oberfläche der Gateelektrode 14 ausge­ bildete Gateabdeckungsoxidfilm 15 als Ätzstopper.
Unter Verwendung des Gateabdeckungsoxidfilms 15 und der Gateseitenwände 17 als Maske werden Fremdstoffionen mit ho­ her Konzentration (zum Herstellen eines Bereichs vom n⁺-Typ) in einen Bereich der Oberfläche des p-Halbleitersubstrats 11 implantiert, der dem aktiven Bereich entspricht. Abhängig von der Diffusion der Fremdstoffionen werden ein n⁺-Source­ bereich 18a und ein n⁺-Drainbereich 18b im aktiven Bereich zwischen den Feldoxidfilmen 12 und den Gateseitenwänden 17 ausgebildet. Danach werden die Gateseitenwände 17 entfernt, wie in Fig. 3C dargestellt.
Durch Vornehmen der Selbstausrichtung durch den Gateabdec­ kungsoxidfilm 15 als Maske werden dann Fremdstoffionen mit geringer Konzentration (zum Herstellen eines Bereichs vom n⁻-Typ) in einen Bereich an der Oberfläche des p-Halbleiter­ substrats 11 implantiert, der dem aktiven Bereich ent­ spricht. Abhängig von der Diffusion der Fremdstoffionen wird ein n⁻-Sourcebereich 19a und ein n⁻-Drainbereich 19b im ak­ tiven Bereich zwischen dem Gateabdeckungsoxidfilm 15 und dem n⁺-Sourcebereich 18a und dem n⁺-Drainbereich 18b ausgebil­ det. Demgemäß weisen der Source- und der Drainbereich des mit der LDD-Struktur ausgebildeten MOSFET Fremdstoffberei­ che mit niedriger und hoher Konzentration auf.
Mit der in Fig. 3C dargestellten LDD-Struktur eines MOSFET kann die Wirkung von aufgrund eines hohen elektrischen Fel­ des vorhandenen heißen Ladungsträgern verringert werden. Da der Source- und der Drainbereich n⁻- und n⁺-Fremstoffberei­ che aufweisen, ist jedoch der Widerstand erhöht, was zu ge­ ringer Betriebsgeschwindigkeit führt.
Darüber hinaus ist es unmöglich, Source- und Drainbereiche mit den gewünschten genauen Breiten zu erhalten, und zwar aufgrund der Schwierigkeit des genauen Einstellens der Dicke der Gateseitenwände. Demgemäß kommt es zu einem kurzen Ka­ nal.
Um die Auswirkung eines kurzen Kanals zu verringern, sollten p-Fremdstoffionen mit hoher Konzentration in das p-Halblei­ tersubstrat eindotiert sein. Als Verfahren zum Erzielen eines p-Substrates mit hoher Konzentration werden p-Fremd­ stoffionen insgesamt mit hoher Konzentration in ein p-Halb­ leitersubstrat implantiert. Gemäß einem anderen Verfahren werden p-Fremdstoffionen teilweise in ein p-Substrat implan­ tiert, um zusätzlich p-Fremdstoffbereiche zu schaffen, die n⁻- und n⁺-Source/Drain-Bereiche umgeben. Durch diese zwei Verfahren kann die Auswirkung eines kurzen Kanals bei einem MOSFET mit LDD-Struktur verringert werden.
Jedoch werden die Schwellenspannung eines MOSFET und die Übergangskapazität der Source- und Drainbereiche proportio­ nal zur Dotierungskonzentration eines Fremdstoffs erhöht. Da ein MOSFET mit LDD-Struktur nach Ausführung der obigen Ver­ fahren ein Halbleitersubstrat mit höherer Konzentration als ein herkömmlicher MOSFET mit LDD-Struktur aufweist, sind die Schwellenspannung und die Übergangskapazität erhöht, was da­ zu führt, daß die Eigenschaft des MOSFET beim Betrieb ver­ schlechtert ist.
Die Fig. 4A bis 4F zeigen Querschnitte für jeweilige Her­ stellschritte eines MOSFET mit einer LDD-Struktur, die die Auswirkung eines kurzen Kanals abschwächen und die Über­ gangskapazität der Source- und Drainbereiche erniedrigen kann.
Gemäß Fig. 4A werden Feldoxidfilme 22 auf einem p-Substrat 21 dadurch ausgebildet, daß eine herkömmliche örtliche Oxi­ dation von Silizium (LOCOS) stattfindet, um Feldbereiche und aktive Bereiche festzulegen.
Wie in Fig. 4B dargestellt, werden ein Gateoxidfilm 23, ein erster Polysiliziumfilm 24, ein Nitridfilm 25 und ein zwei­ ter Polysiliziumfilm 26 in der genannten Reihenfolge herge­ stellt und dann werden der zweite Polysiliziumfilm 26, der Nitridfilm 25, der erste Polysiliziumfilm 24 und der Gate­ oxidfilm 23 in der genannten Reihenfolge mit Mustern verse­ hen, um ein Gate mit Dreischichtstruktur herzustellen. Da­ nach wird ein Oxidfilm auf der gesamten Oberfläche des p- Substrats 21 ausgebildet, der dann anisotrop mit einem RIE- Verfahren geätzt wird, um Seitenwandoxidfilme 27 auszubil­ den.
Wie in Fig. 4C dargestellt, wird ein dritter Polysilizium­ film 28 mit n⁺-Fremdstoffdotierung auf der gesamten Oberflä­ che des p-Substrats 21 ausgebildet. Danach wird der dritte Polysiliziumfilm 28 selektiv so geätzt, daß er lediglich im aktiven Bereich zwischen den Feldoxidfilmen 22 verbleibt. Auf der gesamten Oberfläche des p-Substrats 21 wird ein Pho­ toresistfilm 29 aufgebracht, der dann rückgeätzt wird, bis die Oberfläche des dritten Polysiliziumfilms 28 freiliegt.
Wie in Fig. 4D dargestellt, werden der zweite Polysilizium­ film 26 und der dritte Polysiliziumfilm 28 geätzt, bis die Oberfläche des auf der Gateelektrode 24 ausgebildeten Ni­ tridfilms 25 freiliegt. Hierbei werden der zweite Polysili­ ziumfilm 26 und der dritte, auf der Gateelektrode 24 ausge­ bildete Polysiliziumfilm 28 entfernt, wodurch lediglich der dritte Polysiliziumfilm 28 mit n⁺-Fremdstoffdotierung auf dem aktiven Bereich zwischen der Gateelektrode 24 und den Feldoxidfilmen 22 verbleibt. Dabei dient der verbleibende dritte Polysiliziumfilm 28 mit n⁺-Fremdstoffdotierung als Diffusionsquelle zum Ausbilden von n⁺-Source- und Drainbe­ reichen, wenn der folgende Fremdstoffdiffusionsprozeß zum Herstellen dieser Bereiche ausgeführt wird. Der auf der Gateelektrode 24 frei liegende Nitridfilm 25 dient als Ätz­ stopper beim Ausführen des obigen Ätzvorgangs.
Wie in Fig. 4E dargestellt, werden der Photoresistfilm 29 und der Seitenwandoxidfilm 27 in der genannten Reihenfolge entfernt. Durch. Verwenden der Gateelektrode 24 und des ver­ bleibenden Polysiliziumfilms 28 als Maske wird dann eine n⁺- Fremdstoffionendotierung (niedrige Konzentration) und eine p⁻-Fremdstoffionendotierung durch Implantation vorgenommen. Durch Diffusion der n⁻-Fremdstoffionen und der p⁻-Fremd­ stoffionen werden ein n⁻-Sourcebereich 18a und ein n⁻-Drain­ bereich 18b ausgebildet. Dabei diffundieren n⁻-Fremdstoff­ ionen auch von dem mit n⁺-Fremdstoffionen dotierten Poly­ siliziumfilm 28 ein, wodurch ein n⁺-Sourcebereich 30a und ein n⁺-Drainbereich 30b ausgebildet werden. Gleichzeitig diffundieren p -Fremdstoffionen, um dadurch p⁻-Fremdstoff­ bereiche 32a und 32b auszubilden.
Beim obigen Ionenimplantationsprozeß werden, da n⁻- und p⁻- Fremdstoffionen unter Verwendung des dritten Polysilizium­ films 28 und der Gateelektrode 24, in der n⁻- und p⁻-Fremd­ stoffionen verbleiben, als Maske implantiert werden, ein n⁺- Sourcebereich 31a und ein n⁺-Drainbereich 31b in solcher Weise ausgebildet, daß sie den n⁺-Soucebereich 30a bzw. den n⁺-Drainbereich 30b kontaktieren, und die p⁻-Fremdstoffbe­ reiche 32a und 32b werden so ausgebildet, daß sie den n⁻- Sourcebereich 31a bzw. den n⁻-Drainbereich 31b lediglich einschließen.
Wie in Fig. 4F dargestellt, wird ein SOG-Film 33 zum Eineb­ nen über der gesamten Fläche des p⁺-Substrats 21 ausgebil­ det. Der SOG-Film 33 wird einem Ätzprozeß unterworfen, um einen Kontakt zum Verbinden des Source- und des Drainbe­ reichs mit dem dritten Polysiliziumfilm 28 herzustellen.
Danach wird abschließend eine Metallelektrode 34 ausgebil­ det.
Da die p⁻-Fremdstoffbereiche so ausgebildet sind, daß sie den n⁻-Source- und Drainbereich lediglich einschließen, wie dies in Fig. 4F dargestellt ist, weist der MOSFET mit der in dieser Fig. 4F dargestellten LDD-Struktur den Vorteil auf, daß die Übergangskapazität und die Schwellenspannung im Ver­ gleich zu einem herkömmlichen MOSFET mit LDD-Struktur ver­ ringert sind, bei dem die p⁻-Fremdstoffbereiche sowohl die n⁻- als auch die n⁺-Source- und Drainbereiche einschließen.
Jedoch hat der MOSFET den Nachteil, daß viele Prozeßschritte zum Ausbilden und Abätzen des ersten Polysiliziumfilms, des zweiten Polysiliziumfilms und des Nitridfilms erforderlich sind, um das Gate mit Dreischichtstruktur auszubilden.
Der MOSFET weist auch den weiteren Nachteil auf, daß viele Herstellprozesse wie der Abscheideprozeß und der Ätzprozeß für den dritten Polysiliziumfilm, der als Diffusionsquelle zum Ausbilden des Source- und Drainbereichs hoher Fremd­ stoffkonzentration verwendet wird und der gleichzeitig zum Verbinden der Source- und Drainmetallelektroden mit dem Source- und dem Drainfremdstoffbereich erforderlich ist, auszuführen sind, wie auch das Auftragen von Photoresist und das Rückätzen desselben. Demgemäß weist der herkömmliche MOSFET mit LDD-Struktur, wie er in Fig. 4F dargestellt ist, die Schwierigkeit auf, daß der Herstellprozeß für ihn kom­ pliziert ist.
Der Erfindung liegt die Aufgabe zugrunde, ein einfaches Ver­ fahren zum Herstellen eines MOSFET mit kleiner Übergangska­ pazität und kleiner Schwellenspannung anzugeben.
Das erfindungsgemäße Verfahren ist durch die Merkmale von Anspruch 1 gegeben. Es wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher er­ läutert.
Fig. 1A bis 1E sind Querschnitte, die ein Verfahren zum Her­ stellen eines MOSFET mit LDD-Struktur gemäß einem ersten Ausführungsbeispiel der Erfindung veranschaulichen;
Fig. 2A bis 2E sind Querschnitte, die ein Verfahren zum Her­ stellen eines MOSFET mit LDD-Struktur gemäß einem zweiten Ausführungsbeispiel der Erfindung veranschaulichen;
Fig. 3A bis 3C sind Querschnitte, die ein Verfahren zum Her­ stellen eines herkömmlichen MOSFET mit LDD-Struktur zum Ver­ hindern des Auftretens der Wirkung heißer Ladungsträger ver­ anschaulichen; und
Fig. 4A bis 4F sind Querschnitte, die ein Verfahren zum Her­ stellen eines herkömmlichen MOSFET mit LDD-Struktur zum Ver­ hindern des Auftretens eines kurzen Kanals veranschaulichen.
Wie in Fig. IA dargestellt, wird ein Feldoxid 42 mit einem herkömmlichen LOCOS (örtliche Oxidation von Silizium)-Prozeß auf ein p-Halbleitersubstrat aufgewachsen, um einen Feldbe­ reich und einen aktiven. Bereich festzulegen. Danach wird ein Gateoxidfilm 43 auf dem aktiven Bereich ausgebildet, um die Schwellenspannung einzustellen.
Wie in Fig. 1B dargestellt, wird ein Polysiliziumfilm 44 auf dem Gateoxidfilm 43 abgeschieden, und dann werden der Poly­ siliziumfilm 44 und der Gateoxidfilm 43 abgeätzt, um ein Gate 44 auf dem aktiven Bereich auszubilden.
Wie in Fig. IC dargestellt, wird ein Nitridfilm auf der ge­ samten Fläche des p-Halbleitersubstrats 41 hergestellt, der dann anisotrop durch ein RIE(reaktives Ionenätzen)-Verfahren abgeätzt wird, bei dem es sich um ein Trockenätzverfahren handelt, um Seitenwandabstandsstücke 45 an Seitenflächen des Gates 44 und des Gateoxidfilms 43 herzustellen. Danach wer­ den unter Selbstausrichtung mit den Seitenwandabstandsstüc­ ken 45 als Maske eine n⁺-Fremdstoffionendotierung durch Implantation im aktiven Bereich zwischen dem Feldoxid 42 und den Seitenwandabstandsstücken 45 vorgenommen, um einen n⁺- Sourcebereich 46a und einen n⁺-Drainbereich 46b auszubilden.
Wie in Fig. 2D dargestellt, wird ähnlich wie bei der Her­ stellung des Feldoxids 42 ein LOCOS-Prozeß ausgeführt, um auf dem p-Halbleitersubstrat 41 einen dicken Oxidfilm 47 auszubilden. Hierbei wirken die durch den Nitridfilm ausge­ bildeten Seitenwandabstandsstücke 45 als Sperreinrichtung, um die Ausbildung des dicken Oxidfilms 47 zu begrenzen. Da­ her wird dieser dicke Oxidfilm 47 nur auf dem aktiven Be­ reich zwischen dem Feldoxid 42 und den Seitenwandabstands­ stücken 45 mit einer Dicke von 100-150 nm ausgebildet.
Nach Ausbildung diesen dicken Oxidfilms 47 wird der durch den Polysiliziumfilm gebildete obere Bereich des Gates 44 ebenfalls oxidiert, um dadurch einen Gateabdeckungsoxidfilm 48 herzustellen.
Wie in Fig. 1E dargestellt, wird der verbleibende Nitridfilm entfernt, und dann werden: n⁻- und p⁻-Fremdstoffionendotie­ rungen durch Implantation im aktiven Bereich in der genann­ ten Reihenfolge durch Selbstausrichtung mit Hilfe der Gate­ elektrode 44 und der Dickenoxidschicht 47 als Maske vorge­ nommen. Danach werden ein n⁻-Sourcebereich 49a und ein n⁻- Drainbereich 49b so ausgebildet, daß sie in Kontakt mit dem n⁺-Sourcebereich 46a bzw. dem n⁺-Drainbereich 46b im aktiven Bereich zwischen der Gateelektrode 44 und dem dicken Oxid­ film 47 kommen. Auch werden im aktiven Bereich zwischen der Gateelektrode 44 und dem dicken Oxidfilm 47 p⁻-Fremdstoff­ bereiche 50a und 50b so ausgebildet, daß sie den n⁻-Source­ bereich 49a bzw. den n⁻-Drainbereich 49b einschließen.
So wird ein MOSFET mit einer LDD-Struktur hergestellt, die n⁺-Source- bzw. -Drainbereiche 46a, 46b und n⁻-Source- bzw. -Drainbereiche 49a, 49b aufweist. Dabei wird beim Herstellen der ⁻-Fremdstoffdotierung und der p⁻-Fremdstoffdotierung durch Ionenimplantation der dicke Oxidfilm 47 als Sperrein­ richtung verwendet, die die Implantation der Fremdstoffionen begrenzt. Daher werden der n⁻-Sourcebereich 49a und der ⁻- Drainbereich 49b sowie die p⁻-Fremdstoffbereiche 50a, 50b lediglich im aktiven Bereich zwischen dem dicken Oxidfilm 47 und der Gateelektrode 44 ausgebildet, da durch den dicken Oxidfilm 47 hindurch keine Ionenimplantation vom n⁻- bzw. vom p⁻-Bereich aus erfolgt.
Das erläuterte Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel nach den Fig. IA bis IE und das noch zu erläuternde Verfahren gemäß dem zweiten Ausfüh­ rungsbeispiel nach den Fig. 2A bis 2E weisen den Unterschied auf, daß das erste Ausführungsbeispiel lediglich einen Ni­ tridfilm für die Seitenwandabstandsstücke verwendet, das zweite Ausführungsbeispiel aber einen dünnen Nitridfilm und einen Polysiliziumfilm verwendet.
Wie in Fig. 2A dargestellt, wird zunächst mit einem herkömm­ lichen LOCOS-Prozeß ein Feldoxid 62 auf einem p-Halbleiter­ substrat 61 ausgebildet, um einen Feldbereich und einen ak­ tiven Bereich festzulegen. Danach wird ein Gateoxidfilm 63 auf dem aktiven Bereich ausgebildet, und dann werden Fremd­ stoffionen in diesen aktiven Bereich implantiert, um die Schwellenspannung einzustellen.
Wie in Fig. 2B dargestellt, wird ein Polysiliziumfilm 64 mit einem CVD-Verfahren auf dem Gateoxidfilm 63 abgeschieden, und dann wird der Polysiliziumfilm zusammen mit dem Gate­ oxidfilm 63 gemustert, um ein Gate auf dem aktiven Bereich auszubilden.
Wie in Fig. 2C dargestellt, werden ein dünner Nitridfilm 65 und ein Polysiliziumfilm 66 in der genannten Reihenfolge auf der genannten Oberfläche des p-Halbleitersubstrats 61 ausge­ bildet und dann werden der dünne Nitridfilm 65 und der Poly­ siliziumfilm 66 anisotrop mit einem RIE-Verfahren geätzt, um dadurch Seitenwandabstandsstücke an Seitenflächen des Gates 64 und des Gateoxidfilms 63 auszubilden. Danach werden unter Selbstausrichtung durch die Seitenwandabstandsstücke als Maske Fremdstoffionen für n⁺-Dotierung in den aktiven Be­ reich implantiert, um in diesem zwischen dem Feldoxid 62 und den Seitenwandabstandsstücken n⁺-Source- und n⁺-Drainberei­ che 67a bzw. 67b herzustellen.
Wie in Fig. 2D dargestellt, wird der verbleibende Polysili­ ziumfilm 66 im Gegensatz zum verbleibenden Nitridfilm 65 der Seitenwandabstandsstücke entfernt, und dann wird ein dicker Oxidfilm 68 durch einen LOCOS-Prozeß ähnlich wie beim Her­ stellen des Feldoxids 62 über dem n⁺-Sourcebereich 67a und dem n⁺-Drainbereich 67b ausgebildet. Bei Ausbildung des dritten Oxidfilms 68 dient der verbleibende dünne Nitridfilm 65 als Sperreinrichtung, um den dicken Oxidfilm 68 mit einer Dicke von 100 bis 150 nm auf dem aktiven Bereich zwischen dem Feldoxid 62 und dem Nitridfilm 65 auszubilden. Anderer­ seits wird beim Ausbilden des LOCOS-Prozesses zum Herstellen des dicken Oxidfilms 68 auch der Polysiliziumfilm 64 für die Gateelektrode in seinem oberen Bereich oxidiert, wodurch ein Gateabdeckungsoxidfilm 69 auf der Gateelektrode 64 ausgebil­ det wird.
Wie in Fig. 2E dargestellt, wird der verbleibende Nitridfilm 65 entfernt, und Ionen werden für n⁻- und p⁻-Dotierung in der genannten Reihenfolge durch Selbstausrichtung mit Hilfe des dicken Oxidfilms 68 und der Gateelektrode 64 als Maske implantiert. Im Ergebnis werden ein n⁻-Sourcebereich 70a und ein n⁻-Drainbereich 70b ausgebildet, die mit dem n⁺-Source­ bereich 67a bzw. dem n⁺-Drainbereich 67b im aktiven Bereich zwischen dem dicken Oxidfilm 68 und der Gateelektrode 64 in Berührung kommen. Auch werden p⁻-Fremdstoffdotierungsberei­ che 71, 71b im aktiven Bereich zwischen dem dicken Oxidfilm 68 und der Gateelektrode 64 in solcher Weise ausgebildet, daß sie den n⁻-Sourcebereich 67a bzw. den n⁻-Drainbereich 67b einschließen.
So wird ein MOSFET mit einer LDD-Struktur hergestellt, die n⁺-Bereiche 67a, 67b für Source und Drain sowie n⁻-Bereiche 70a, 70b für Source und Drain aufweist. Wie es aus der vori­ gen Beschreibung erkennbar ist, ist es möglich, die Auswir­ kung eines kurzen Kanals, die Übergangskapazität und die Schwellenspannung zu erniedrigen, da der erfindungsgemäße MOSFET mit LDD-Struktur p⁻-Fremdstoffbereiche aufweist, die lediglich die n⁻-Bereiche für Source und Drain umschließen. Demgemäß weist der erfindungsgemäße MOSFET bessere Betriebs­ eigenschaften als bekannte MOSFETs auf.
Da bei der Erfindung ein dicker Oxidfilm mit einem herkömm­ lichen LOCOS-Prozeß unter Verwendung eines Nitridfilms für Seitenwandabstandsstücke hergestellt wird und da bei ihr die Implantation von Fremdstoffionen unter Selbstausrichtung durch den dicken Oxidfilm und die Seitenwandabstandsstücke als Maske erfolgt, ist kein zusätzlicher prozeßschritt er­ forderlich wie beim herkömmlichen Verfahren zum Herstellen eines MOSFET mit LDD-Struktur. Darüber hinaus weist das er­ findungsgemäße Verfahren keinerlei Maskierprozeßschritt auf, mit Ausnahme des Maskierprozeßschrittes zum Herstellen der Gateelektrode. Daher ist es möglich, einen MOSFET mit LDD- Struktur herzustellen, ohne daß die Anzahl von Herstell- und Maskierprozeßschritten erhöht wird.

Claims (11)

1. Verfahren zum Herstellen eines MOSFET mit den folgenden Schritten:
  • - Ausbilden eines Feldbereichs in einem Substrat (41, 61) von erstem Leitungstyp, wobei außer dem Feldbereich ein aktiver Bereich festgelegt wird;
  • - Ausbilden eines Gateisolierfilms (42, 62) auf dem aktiven Bereich;
  • - Implantieren eines Fremdstoffes in den aktiven Bereich, um die Schwellenspannung einzustellen;
  • - Ausbilden eines Polysiliziumfilms (44, 64) auf der gesam­ ten Oberfläche des Substrats;
  • - Ätzen des Polysiliziumfilms und des Isolierfilms zum Her­ stellen einer Gateelektrode auf dem aktiven Bereich;
  • - Ausbilden eines Isolierfilms (45, 65) auf der gesamten Oberfläche des Substrats;
  • - anisotropes Ätzen des Isolierfilms durch RIE-Verfahren zum Ausbilden von Seitenwandabstandsstücken an Seitenflächen der Gateelektrode (44, 64) und des Gateisolierfilms (43, 63);
  • - Implantieren eines Fremdstoffs von zweitem Leitungstyp mit hoher Konzentration in den aktiven Bereich zwischen dem Feldbereich und den Seitenwandabstandsstücken, um Source- und Drainbereiche (46a, 46b; 67a, 67b) mit hoher Konzentra­ tion vom zweiten Leitungstyp durch Selbstausrichtung mit den Seitenwandabstandsstücken als Maske herzustellen;
  • - Ausbilden eines dicken Isolierfilms (47, 68) und eines Gateabdeckungsisolierfilms (48, 69);
  • - Entfernen des Isolierfilms (45, 66) von den Seitenwandab­ standsstücken; und
  • - Implantieren eines Fremdstoffs vom zweiten Leitungstyp mit niedriger Konzentration sowie eines Fremdstoffs vom ersten Leitungstyp mit niedriger Konzentration unter Selbstausrich­ tung mit dem dicken Isolierfilm und der Gateelektrode als Maske, um Source- und Drainbereiche vom zweiten Leitungstyp mit niedriger Konzentration herzustellen, die mit den Source- und Drainbereichen mit hoher Konzentration im akti­ ven Bereich in Kontakt kommen, bzw. um Fremdstoffbereiche (50a, 50b; 71a, 71b) vom ersten Leitungstyp herzustellen, die die Source- und Drainbereiche vom zweiten Leitungstyp im aktiven Bereich einschließen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm für die Seitenwandabstandsstücke ein Nitrid­ film (45; 65) ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Nitridfilm (45, 65) als Sperreinrichtung dafür wirkt, daß der dicke Isolierfilm (47, 68) nur auf den Source- und Drainbereichen vom zweiten Leitungstyp mit hoher Konzentra­ tion (46a, 46b; 67a, 67b) ausgebildet wird.
4. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der dicke Isolierfilm ein Oxidfilm (47, 68) ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Oxidfilm (47, 68) 100 bis 150 nm dick ist.
6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß der Oxidfilm (47, 68) durch einen LOCOS- Prozeß hergestellt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Gateabdeckungsisolierfilm (48, 69) ein Oxidfilm ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Gateabdeckungsoxidfilm (48, 69) durch Oxidieren des obe­ ren Bereichs des Polysiliziums (44, 64) für das Gate durch einen LOCOS-Prozeß hergestellt wird.
9. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß
  • - der Isolierfilm (65) als dünner Film ausgebildet wird;
  • - eine Halbleiterschicht (66) auf dem dünnen Isolierfilm aufgebracht wird, damit der dünne Isolierfilm und die Halb­ leiterschicht zusammen die Seitenwandabstandsstücke bilden; und
  • - diese Halbleiterschicht nach dem Implantationsschritt zum Herstellen der Source- und Drainbereiche (67a, 67b) mit hoh­ er Konzentration entfernt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der dünne Isolierfilm für die Seitenwandabstandsstücke ein Nitridfilm (65) ist.
11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die Halbleiterschicht für die Seiten­ wandabstandsstücke ein Polysiliziumfilm (66) ist.
DE4318866A 1992-06-12 1993-06-07 Verfahren zum Herstellen eines MOSFET Expired - Fee Related DE4318866C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920010235A KR950002196B1 (ko) 1992-06-12 1992-06-12 반도체 소자의 ldd 제조방법

Publications (2)

Publication Number Publication Date
DE4318866A1 true DE4318866A1 (de) 1993-12-16
DE4318866C2 DE4318866C2 (de) 1997-01-23

Family

ID=19334606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4318866A Expired - Fee Related DE4318866C2 (de) 1992-06-12 1993-06-07 Verfahren zum Herstellen eines MOSFET

Country Status (4)

Country Link
JP (1) JP3394562B2 (de)
KR (1) KR950002196B1 (de)
DE (1) DE4318866C2 (de)
TW (1) TW234773B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444002A (en) * 1993-12-22 1995-08-22 United Microelectronics Corp. Method of fabricating a short-channel DMOS transistor with removable sidewall spacers
EP2073391A1 (de) 2007-12-21 2009-06-24 Fujitsu Ten Limited Verfahren zum Betreiben eines Funkabstimmers zur Erkennung und Reaktion auf Auswirkungen der Tunnelsituationen beim Funkempfang durch einen Funkempfänger im Fahrzeug

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DOLNY, Gary M. *
et al: Gate technology for 89 GHz vertical doping engineered Si metal-oxide semi- conductor field effect transistor. In: J. Vac. Sci. Technol. B 10, 6, Nov./Dec.1992, S.2922-2926 *
et al: Silicon-on-Insulator Approach for Power IC's Integrating Vertical DMOS and Polycrystalline-Silicon CMOS Thin-Film Transistors. In: IEEE Electron Device Letters, Vol.13, No.10, Oct.1992, S.516-518 *
et al: Sub-Half-Micrometer Con- cave MOSFET with Double LDD Structure. In: IEEE Transactions on Electron Devices, Vol.39, No.3, March 1992, S.671-676 *
HIEDA, Katsuhiko *
JEON, D. Y. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444002A (en) * 1993-12-22 1995-08-22 United Microelectronics Corp. Method of fabricating a short-channel DMOS transistor with removable sidewall spacers
EP2073391A1 (de) 2007-12-21 2009-06-24 Fujitsu Ten Limited Verfahren zum Betreiben eines Funkabstimmers zur Erkennung und Reaktion auf Auswirkungen der Tunnelsituationen beim Funkempfang durch einen Funkempfänger im Fahrzeug

Also Published As

Publication number Publication date
TW234773B (de) 1994-11-21
DE4318866C2 (de) 1997-01-23
JPH0653231A (ja) 1994-02-25
JP3394562B2 (ja) 2003-04-07
KR950002196B1 (ko) 1995-03-14
KR940001460A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE3935411C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE2922016A1 (de) Vlsi-schaltungen
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE19830543B4 (de) Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee