KR900007109A - 트랜치를 이용한 mos fet 및 그 제조방법 - Google Patents
트랜치를 이용한 mos fet 및 그 제조방법 Download PDFInfo
- Publication number
- KR900007109A KR900007109A KR1019880014281A KR880014281A KR900007109A KR 900007109 A KR900007109 A KR 900007109A KR 1019880014281 A KR1019880014281 A KR 1019880014281A KR 880014281 A KR880014281 A KR 880014281A KR 900007109 A KR900007109 A KR 900007109A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- drain
- source
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000009271 trench method Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 238000002955 isolation Methods 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 1
- -1 boron ions Chemical class 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 MOSFET 구조를 보인 단면도.
제2도는 본 발명의 트랜치를 이용한 MOSFET 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형기판 12 : 필드산화막
13 : 트랜치 14 : 게이트산화막
15 : 다결정실리콘층 17 : 소오스
18 : 드레인 20 : 게이트전극
21 : 유전체층 22 : 소오스전극
23 : 드레인전극
Claims (2)
- p형기판(11)에 소자간의 격리를 위한 필드산화막(12)이 형성되고, 그 p형기판(11)의 트랜치(13)에 게이트산화막(14), 다결정실리콘층(15), 텅스텐등의 게이트전극(20)이 순차 형성되며, 상기 게이트산화막(14)과 필드산화막(12)사이에 소오스(17), 드레인(18)이 형성되고, 그 위에 유전체층(21)의 개재하에 소오스전극(22) 및 드레인전극(23)이 형성되어 구성된 것을 특징으로 하는 트렌치를 이용한 MOS FET.
- p형기판(11)에 소자들 사이의 격리를 위한 필드산화막(12)을 형성하고, 게이트마스크를 이용하여 트렌치(13)을 형성한 후 게이트산화막(14)을 형성하고 붕소이온을 주입하며, 이후 상기 게이트산화막(14) 및 필드산화막(12)위에 N+이온도우핑실리콘을 증착하여 다결정실리콘층(15)을 형성한 후 그라인딩 및 폴리싱에 의해 트렌치(13)의 내부에만 다결정실리콘층(15)을 남기고, 이후 그 위에 산화막(16)을 형성한 후 소오스/드레인 마스크에 의해 N+이온을 주입하여 소오스(17) 및 드레인(18)을 형성하고, 플러그 마스크에 의해 포토레지스트(19)를 형성하며, 이후 상기 다결정실리콘층(15)위의 상기 산화막(16)을 에칭한 후 트렌치(13)에 텅스텐등의 게이트전극(20)을 형성하고, 상기 포토레지스트(19)를 제거하며, 이후 상기 산화막(16)을 제거한 후 유전체층(21)을 형성하고, 상기 소오스(17) 및 드레인(18)의 상부에 소오스전극(22) 및 드레인전극(23)을 형성하는 과정으로 이루어짐을 특징으로 하는 트렌치를 이용한 MOSFET 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014281A KR970000463B1 (ko) | 1988-10-31 | 1988-10-31 | 트랜치를 이용한 mosfet 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880014281A KR970000463B1 (ko) | 1988-10-31 | 1988-10-31 | 트랜치를 이용한 mosfet 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900007109A true KR900007109A (ko) | 1990-05-09 |
KR970000463B1 KR970000463B1 (ko) | 1997-01-11 |
Family
ID=19278925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880014281A KR970000463B1 (ko) | 1988-10-31 | 1988-10-31 | 트랜치를 이용한 mosfet 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970000463B1 (ko) |
-
1988
- 1988-10-31 KR KR1019880014281A patent/KR970000463B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970000463B1 (ko) | 1997-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
KR950025920A (ko) | 반도체소자 제조방법 | |
KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
KR930005106A (ko) | 마스크롬의 제조방법 | |
KR900007109A (ko) | 트랜치를 이용한 mos fet 및 그 제조방법 | |
KR970023872A (ko) | 모스 트랜지스터의 제조방법 | |
US4567640A (en) | Method of fabricating high density CMOS devices | |
KR910001876A (ko) | 반도체 장치 제조방법 | |
KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
JPS59195869A (ja) | 半導体装置の製造方法 | |
KR960026459A (ko) | 트랜지스터 제조방법 | |
KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
KR940010387A (ko) | 반도체 소자 제조방법 | |
KR880008421A (ko) | 다결정 실리콘 산화막 성장억제 방법 | |
KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
KR910007104A (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
KR970003533A (ko) | 반도체 소자의 제조방법 | |
KR970053040A (ko) | Cmos 트랜지스터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051219 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |