KR960036144A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR960036144A KR960036144A KR1019950006367A KR19950006367A KR960036144A KR 960036144 A KR960036144 A KR 960036144A KR 1019950006367 A KR1019950006367 A KR 1019950006367A KR 19950006367 A KR19950006367 A KR 19950006367A KR 960036144 A KR960036144 A KR 960036144A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate
- gate oxide
- region
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 239000010408 film Substances 0.000 claims abstract 10
- 238000000034 method Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 2
- 238000005520 cutting process Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래의 저도핑 드레인 구조의 박막 트랜지스터 제조시, 저도핑 드레인 영역과 채널 영역 길이의 컨트롤이 어렵고, 제조 공정이 매우 복잡하여 공정상의 결함이 발생하게 되고 따라서 제조 수율을 저하시키게 되는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
높은 전압(VCC)이 걸리는 드레인 쪽의 게이트 산화막의 두께를 높혀주는 간단한 공정으로 저도핑 드레인 구조를 갖지 않으면서도 충분한 저도핑 드레인 구조의 효과를 얻을 수 있음.
4. 발명의 중요한 용도
박막 트랜지스터 제조에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1A도 내지 제 1E도는 본 발명의 박막 트랜지스터의 제조 방법에 따른 제조 공정도.
Claims (3)
- 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 산화막을 형성하고, 소오스/드레인용 플리실리콘을 증착하는 단계와, 게이트 산화막을 소정의 두께로 증착하는 단계와, 드레인 영역이 형성될 부분과 게이트 전극이 형성될 영역중 소정의 폭 만큼은 포토레지스트가 잔류하고, 잔여 게이트 영역과 소오스 영역이 형성될 부분은 오픈되도록 하는 포토레지스터 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 삭각배리어로 이용하여 상기 게이트 산화막의 일부를 식각하므로써 게이트 영역 하부의 게이트 산화막에 단차를 형성하는 단계와, 잔류 포토레지스트를 제거하고, 게이트 전극용 폴리실리콘을 증착한다음 도핑을 실시하는 단계와, 상기 게이트 상화막의 단차 부분을 포함하도록 게이트 전극 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 삭각 배리어로 이용하여 상기 게이트 전극용 폴리실리콘을 삭각하는 단계와, 잔류 포토레지스트를 제거하고, 소오스/드레인 영역 형성을 위한 이온 주입을 실시하는 단계 및, 어닐링 공정을 실시하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 게이트 산화막의 증착 두께는 약 500Å이고, 상기 게이트 산화막의 삭각되는 두께는 약 250Å인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 게이트 전극, 게이트 산화막, 소오스 영역 및 드레인 영역을 포함하는 박막 트랜지스터에 있어서, 상기 게이트 전극 하부의 상기 게이트 산화막이 상기 드레인 영역으로 부터 소정의 폭 만큼 떨어진 위치에 단차 부분을 포함하고 있으며, 상기 드레인 영역쪽의 게이트 산화막의 두께가 상기 소오스 영역쪽의 게이트 산화막의 두께보다 더 두껍게 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006367A KR0170863B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006367A KR0170863B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036144A true KR960036144A (ko) | 1996-10-28 |
| KR0170863B1 KR0170863B1 (ko) | 1999-02-01 |
Family
ID=19410516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006367A KR0170863B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170863B1 (ko) |
-
1995
- 1995-03-24 KR KR1019950006367A patent/KR0170863B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0170863B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036144A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970018718A (ko) | 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950034459A (ko) | 반도체소자 제조방법 | |
| KR960043252A (ko) | 박막 트랜지스터 제조 방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR960035904A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970013121A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960035926A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR880008421A (ko) | 다결정 실리콘 산화막 성장억제 방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970053090A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR910016099A (ko) | 듀얼게이트 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |