KR940016929A - 모스(mos) 트랜지스터 제조방법 - Google Patents
모스(mos) 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940016929A KR940016929A KR1019920027314A KR920027314A KR940016929A KR 940016929 A KR940016929 A KR 940016929A KR 1019920027314 A KR1019920027314 A KR 1019920027314A KR 920027314 A KR920027314 A KR 920027314A KR 940016929 A KR940016929 A KR 940016929A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- spacer
- well
- gate electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 10
- 125000006850 spacer group Chemical group 0.000 claims abstract 13
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 11
- 229920005591 polysilicon Polymers 0.000 claims 11
- 238000005530 etching Methods 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 6
- 239000012535 impurity Substances 0.000 claims 6
- 238000002955 isolation Methods 0.000 claims 6
- 239000010410 layer Substances 0.000 claims 6
- 238000005468 ion implantation Methods 0.000 claims 5
- 239000011229 interlayer Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 150000002500 ions Chemical class 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 241000293849 Cordylanthus Species 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 LDD(Lightly Doped-Drain, 이하 LDD라 칭함) 구조를 갖는 트랜지스터 제조방법에 관한 것으로, 게이트 전극의 측벽에 스페이서를 형성하여 반도체 기판에 형성된 저농도 동작영역내에 고농도 확산영역을 한정되게 형성함으로써 소오스, 드레인 접합파괴 전압 약화 및 접합 누설 전류 증가를 방지할 수 있으며 소자의 제조 공정성과 여유도를 확보할 수 있어 신뢰성 있는 트랜지스터의 제조를 가능하게 하는 모스(MOS) 트랜지스터의 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 일 실시예에 따른 LDD 구조를 갖는 MOSFET 제조 공정도, 제 4 도는 본 발명의 다른 실시예에 따른 LDD 구조를 갖는 MOSFET 제조 공정도.
Claims (6)
- 모스(MOS) 트랜지스터 제조방법에 있어서, 실리콘 기판(1)에 웰(well)을 형성하고 일정크기의 새부리(Bird's beak)를 갖는 절연 분리 산화막(2)을 성장시켜 동작영역과 절연분리 영역을 형성하여, 게이트 전극(3)을 증착하고 그 위에 제 1 산화막(9)을 일정 두께로 증착하는 제 1 단계, 상기 제 1 단계 후에 감광 물질로 게이트 전극 마스크를 이용하여 상기 제 1 산화막(9)과 게이트 전극(3)을 차례로 식각하고 감광 물질을 제거한 다음에 상기 게이트 전극(3)의 측벽을 산화시켜 게이트 측벽 산화막(4')과 저농도의 이온 주입으로 LDD 영역(5)을 형성하는 제 2 단계, 상기 제 2 단계 후에 제 2 산화막(6)을 일정 두께로 증착하고 상기 제 2 산화막(6)을 비등방성 식각 방법으로 식각하여 게이트 측벽 스페이서 산화막(6')을 형성하는 제 3 단계, 상기 제 3 단계 후에 완충산화막(10)을 증착한 다음에 불순물이 주입되지 않은 패드 폴리실리콘막(11)을 증착하는 제 4 단계, 상기 제 4 단계 후에 상기 패드 폴리실리콘막(11)을 비등방성 식각을 하여 스페이서 폴리실리콘막(11')을 형성하는 제 5 단계, 상기 제 5 단계 후에 상기 동작영역(5)에 고농도의 N+/P+소오스/드레인 불순물 이온 주입하고 열처리 공정을 하여 고농도의 이온 주입 영역(7)을 형성하는 제 6 단계, 및 상기 제 6 단계 후에 상기 스페이서 폴리실리콘막(11')을 제거한 후에 층간절연막(8)을 도포하여 동작영역(5) 위에 위치한 상기 층간 절연막(8)과 완충 산화막을 차례로 식각하여 콘택홀을 형성하는 제 7 단계를 포함하여 이루어지는 것을 특징으로 하는 모스(MOS) 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 1 단계의 웰은 P-웰 또는 N-웰 중 어느하나인 것을 특징으로 하는 모스(MOS) 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 제 6 단계의 고농도 불순물 이온 주입은 상기 스페이서 폴리실리콘막(11')가 마스크 역할을 하게 되어 산화막 스페이서(6') 식각시 받은 식각손상 부위에서 완충산화막(10)과 스페이서 폴리실리콘막(11') 두께 거리만큼 떨어져 행하여 지는 것을 특징으로 하는 모스(MOS) 트랜지스터 제조방법.
- 모스(MOS) 트랜지스터의 제조방법에 있어서, 실리콘 기판(1)에 웰(well)을 형성하고 일정크기의 새부리(Bird's beak)를 갖는 절연 분리 산화막(2)을 성장시켜 동작영역과 절연분리 영역을 형성시킨 다음에 게이트 전극(3)을 증착하고 상기 게이트 전극(3)을 일정크기로 패턴한 다음에 상기 게이트 전극(3) 상에 제 1 산화막(4)을 증착하고 저농도의 이온 주입으로 LDD 영역(5)을 형성한 후에 제 2 산화막(6)을 일정 두께로 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 제 2 산화막(6)을 비등방성 식각 방법으로 식각하여 스페이서 산화막(6')을 형성하는 제 2 단계, 상기 제 2 단계 후에 완충산화막(10)을 증착하고 불순물이 주입되지 않은 패드 폴리실리콘막(11)을 증착한 다음에 상기 패드 폴리실리콘막(11)을 비등방성 식각을 하여 스페이서 폴리실리콘막(11')을 형성하는 제 3 단계, 상기 제 3 단계 후에 고농도의 N+/P+소오스/드레인 불순물 이온 주입한 후에 열처리 공정을 하여 고농도 이온 주입 영역(7)을 형성하는 제 4 단계, 및 상기 제 4 단계 후에 상기 스페이서 폴리실리콘막(11')을 제거하고 층간절연막(8)을 도포하여 동작영역(5) 위에 위치한 상기 층간 절연막(8)과 완충 산화막을 차례로 식각하여 콘택홀을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 모스(MOS) 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 제 1 단계의 웰은 P-웰 또는 N-웰 중 어느하나인 것을 특징으로 하는 모스(MOS) 트랜지스터 제조방법.
- 제 4 항에 있어서, 상기 제 6 단계의 고농도 불순물 이온 주입은 상기 스페이서 폴리실리콘막(11')가 마스크 역할을 하게 되어 산화막 스페이서(6') 식각시 받은 식각손상 부위에서 완충산화막(10)과 스페이서 폴리실리콘막(11') 두께 거리만큼 떨어져 행하여 지는 것을 특징으로 하는 모스(MOS) 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027314A KR960012262B1 (ko) | 1992-12-31 | 1992-12-31 | 모스(mos) 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027314A KR960012262B1 (ko) | 1992-12-31 | 1992-12-31 | 모스(mos) 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016929A true KR940016929A (ko) | 1994-07-25 |
| KR960012262B1 KR960012262B1 (ko) | 1996-09-18 |
Family
ID=19348466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027314A KR960012262B1 (ko) | 1992-12-31 | 1992-12-31 | 모스(mos) 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012262B1 (ko) |
-
1992
- 1992-12-31 KR KR1019920027314A patent/KR960012262B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012262B1 (ko) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USH986H (en) | Field effect-transistor with asymmetrical structure | |
| KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| KR950024362A (ko) | 반도체 모스 트랜지스터 및 그 제조방법 | |
| KR19980084215A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| US7256092B2 (en) | Method for fabricating integrated circuits having both high voltage and low voltage devices | |
| KR960002833A (ko) | 반도체 소자의 고전압용 트랜지스터 및 그 제조방법 | |
| EP0459398A2 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR940016929A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| JP3366709B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR930001290B1 (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
| KR930007973B1 (ko) | n 및 p모스패트 제조방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
| KR100265851B1 (ko) | 반도체장치의전계효과트랜지스터제조방법 | |
| KR100940113B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR100280798B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970000463B1 (ko) | 트랜치를 이용한 mosfet 및 그 제조방법 | |
| KR0183969B1 (ko) | 반도체장치의 수직형 mosfet 제조방법 | |
| KR950000104B1 (ko) | 반도체 소자 격리 방법 및 셀 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |