KR950024362A - 반도체 모스 트랜지스터 및 그 제조방법 - Google Patents
반도체 모스 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR950024362A KR950024362A KR1019940001571A KR19940001571A KR950024362A KR 950024362 A KR950024362 A KR 950024362A KR 1019940001571 A KR1019940001571 A KR 1019940001571A KR 19940001571 A KR19940001571 A KR 19940001571A KR 950024362 A KR950024362 A KR 950024362A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- ions
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract 20
- 239000000758 substrate Substances 0.000 claims abstract 17
- 239000003963 antioxidant agent Substances 0.000 claims abstract 8
- 230000003078 antioxidant effect Effects 0.000 claims abstract 8
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract 7
- 230000001590 oxidative effect Effects 0.000 claims abstract 7
- 238000005468 ion implantation Methods 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 4
- 150000002500 ions Chemical class 0.000 claims 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 기판 내에 기판 표면보다 낮게 홈을 파서 게이트 채널을 형성하여 소스 및 드레인 영역을 채널보다 높은 위치에 단결정으로 형성하고 또한 게이트 사이드월 스페이스 형성 공정을 사용하지 않으면서 LDD 영역을 갖는 모스 트랜지스터를 구성한 데에 있다. 그 방법은 가), 반도체 기판에 실리콘 산화막과 식각 선택성이 있는 울질로 된 산하방지막을 형성하고, 사진식각공정으로 트랜지스터의 채널영역이 형성될 부분의 산화방지막을 식각하억 채널영역을 정의하는 단계, 나), 반도체 시판을 열산화시켜 트랜지스터 채널영역에 산화막을 형성하고, 산화방지막을 제거한후 1차 불순물 이은 주입공정을 전면에 실시하는 단계, 다), 산화막을 제거하여 트랜지스터의 채널영역이 기판의 표면보다 낮게 파인 홈이 형성되게 하는 단계, 라), 홈 위에 게이트전극을 형성하는 단계, 마), 전면이 소스 및 드레인 영역형성용 2차 불순울 이온 주입 공정을 실시하고, 열처리하여 소스 및 드레인영역을 형성하는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 및 제6도;본 발명의 반도체 모스 트랜지스터 및 그 제조방법들을 설명하기 위한 단면도들.
Claims (27)
- 가), 반도체 기판에 절연막과 산화방지막을 형성하고, 채널영역의 산화방지막을 제거하는 단계, 나), 반도체 기판을 열산화시켜 채널영역에 산화막을 형성하고, 상기 산화방지막을 제거한후 1차 불순물 이온을 주입하는 단계, 다), 상기 산화막을 제거하는 단계, 라), 상기 산화막이 제거된 영역에 게이트전극을 형성하는 단계, 마), 상기 게이트전극을 마스크로하여 2차 불순물 이온을 주입하는 단계를 포함하여 이루어지는 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 채널영역이 게이트 전극 보다 작게 형성되도록 하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 1차 불순물이온은 저농도로 주입하고 2차 불순물 이온은 고농도로 주입하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 산화방지막은 실리콘질화막인 것이 특징인 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 가) 단계에서 반도체 기판의 절연막은 실리콘을 열산화시켜서 형성하고, 상기 나) 단계 전에 문턱전압 조정용 불순물이온 주입공정을 실시하고, 상기 나) 단계에서 1차 불순물 이온 주입공정 시에 상기 산화막에 의하여 채널부분에는 불순물이온이 주입되지 아니하게 하고, 상기 다) 단계에서 산화막을 습식으로 제거하며, 상기 라) 단계에서 게이트전극을 형성하는 단계는 전면예 게이트절연막을 형성하고, 게이트 절연막위에 도전막을 형성하고, 트랜지스터의 채널 길이 보다 큰 폭의 게이트 라인을 정의하고, 상기 마) 단기에서 2차 불순물 이온을 주입한 후 기판에 절연막을 데포지션하고 열처리 공정을 실시하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제5항에 있어서, 상기 게이트절연막은 실리콘 기판을 열산화시켜서 형성한 열산화막인 것이 특징인 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 반도체 기판은 p웰과 n웰을 가지고 있고, 여러가지 전기적소자가 만들어 질활성영역과 그 나머지의 비활성영역으로 구분되어 있는것이 특징인 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 제1차 불순물이온 주입공정 및 제2차 불순물 주 입공정에서 불순물은 p모스인 경우에는 BF2 +이온이고 n 모스인 경우에는 As+이온인 것이 특징인 모스 트랜지스터 제조 방법.
- 제1항에 있어서, 상기 채널영역의 단면이 타원형으로 형성되는 것이 특징인 모스 트랜지스터 제조 방법.
- 가), 반도체 기판에 절연막과 산화방지막을 형성하고, 게이트전극 영역의 산화방지막을 제거하는 단계, 나), 반도체 기판을 열산화시켜 게이트전극영역에 산화막을 형성하고, 산화방지막을 마스크로 하여 산화막을 식각하는 단계, 다), 게이트 절연층을 형성하고, 산화막이 식각된 게이트 전극 영역에 도전층을 채워서 게이트 전극을 형성하는 단계, 라), 산화 방지막을 제거하고 1차 불순물 이온을 주입하는 단계, 마), 잔류된 산화막을 제거하고 2차 불순물 이온을 주입하는 단계를 포함하여 이루어지는 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 산화막의 두께는 1500 내지 5000Å 범위로 형성되도록 하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 나) 단계에서 산화막의 식각은 반응성이온식각 방식으로 식각하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 산화방지막은 실리콘질화막인 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 다) 단계에서 도전층은 도프된 폴리실리콘으로 형성하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 가) 단계에서 반도체 기판에 절연막은 실리콘 열산화막으로 형성하고, 상기 마) 단계에서 잔류된 산화막은 습식으로 제거하며, 상기 마) 단계에서 2차 불순물이온을 주입한 후 기판에 절연막을 데포 지선하고 열처리 공정을 실시하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 게이트절연막은 실리콘 기판을 열산화시켜서 형성한 열산화막인 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 상기 반도체 기판은 p웰과 n웰을 가지고 있고, 여러가지 전기적 소자가 만들어질 활성영역과 그 나머지의 비활성영역으로 구분되어 있는 것이 특징인 모스 트랜지스터 제조 방법.
- 제10항에 있어서, 1차 불순물이온은 고농도로 주입하고 2차 불순물 이온은 저농도로 주입하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제18항에 있어서, 상기 고농도 및 저농도 불순물이온 주입공정에서의 불순물은 p 모스인 경우에는 BF2 +이온이고 n모스인 경우에는 As+이온인 것이 특징인 모스 트랜지스터 제조 방법.
- 제18항에 있어서, 상기 라)단계에서 고농도 이온 주입은 AS+ 이온, 5.O*1015ions/㎠, 4oKev 조건으로 실시하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제18항에 있어서, 상기 마)단계에서 저농도 이온 주입은 P+ 이온, 2.O*1013ions/㎠, 30Kev 조건으로 실시하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제18항에 있어서, 상기 라)단계에서 고농도 이온 주입은 As+ 이온, 1.0*1015내지 5.0*1015ions/㎠, 20 내지 40KeV 조건으로 실시하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제18항에 있어서, 상기 마) 단계에서 저농도 이온 주입은 P+ 이온, 2.0*1015내지 3.0*1015ions/㎠, 20 내지 40 KeV 조건으로 실시하는 것이 특징인 모스트 트랜지스터 제조 방법.
- 가), 반도체 기판에 절연막과 산화방지막을 형성하고, 게이트 전극 영역의 산화방지막을 제거하는 단계, 나), 반도체 기판을 열산화시켜 산화막을 형성하고, 상기 산화방지막을 마스크로 이용하여 상기 산화막을 제거하는 단계, 다), 게이트 절연층을 형성하고, 게이트 전극 영역에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 모스 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 산화막의 두께는 1500 내지 5000Å 범위로 형성되도록 하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 나) 단계에서 산화막의 식각은 반응성이온식각 방식으로 식각하는 것이 특징인 모스 트랜지스터 제조 방법.
- 제24항에 있어서, 상기 산화방지막은 실리콘질화막인 것이 특징인 모스 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94001571A KR0137902B1 (en) | 1994-01-28 | 1994-01-28 | Mos transistor & manufacturing method thereof |
JP18314994A JP3510924B2 (ja) | 1994-01-28 | 1994-08-04 | Mosトランジスタの製造方法 |
US08/376,517 US5583064A (en) | 1994-01-28 | 1995-01-23 | Semiconductor device and process for formation thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94001571A KR0137902B1 (en) | 1994-01-28 | 1994-01-28 | Mos transistor & manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950024362A true KR950024362A (ko) | 1995-08-21 |
KR0137902B1 KR0137902B1 (en) | 1998-04-27 |
Family
ID=19376400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR94001571A KR0137902B1 (en) | 1994-01-28 | 1994-01-28 | Mos transistor & manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US5583064A (ko) |
JP (1) | JP3510924B2 (ko) |
KR (1) | KR0137902B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100450667B1 (ko) * | 2001-10-09 | 2004-10-01 | 삼성전자주식회사 | 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814544A (en) * | 1994-07-14 | 1998-09-29 | Vlsi Technology, Inc. | Forming a MOS transistor with a recessed channel |
US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
US6008096A (en) * | 1997-01-29 | 1999-12-28 | Advanced Micro Devices, Inc. | Ultra short transistor fabrication method |
US5877056A (en) * | 1998-01-08 | 1999-03-02 | Texas Instruments-Acer Incorporated | Ultra-short channel recessed gate MOSFET with a buried contact |
JP3461277B2 (ja) * | 1998-01-23 | 2003-10-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6034396A (en) * | 1998-01-28 | 2000-03-07 | Texas Instruments - Acer Incorporated | Ultra-short channel recessed gate MOSFET with a buried contact |
US5998835A (en) | 1998-02-17 | 1999-12-07 | International Business Machines Corporation | High performance MOSFET device with raised source and drain |
US5956580A (en) * | 1998-03-13 | 1999-09-21 | Texas Instruments--Acer Incorporated | Method to form ultra-short channel elevated S/D MOSFETS on an ultra-thin SOI substrate |
US6117712A (en) * | 1998-03-13 | 2000-09-12 | Texas Instruments - Acer Incorporated | Method of forming ultra-short channel and elevated S/D MOSFETS with a metal gate on SOI substrate |
US6355955B1 (en) * | 1998-05-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Transistor and a method for forming the transistor with elevated and/or relatively shallow source/drain regions to achieve enhanced gate electrode formation |
US6465842B2 (en) | 1998-06-25 | 2002-10-15 | Kabushiki Kaisha Toshiba | MIS semiconductor device and method of fabricating the same |
US6528847B2 (en) * | 1998-06-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Metal oxide semiconductor device having contoured channel region and elevated source and drain regions |
GB2354880A (en) | 1999-09-30 | 2001-04-04 | Mitel Semiconductor Ltd | Metal oxide semiconductor field effect transistors |
US7391087B2 (en) * | 1999-12-30 | 2008-06-24 | Intel Corporation | MOS transistor structure and method of fabrication |
TW439299B (en) * | 2000-01-11 | 2001-06-07 | United Microelectronics Corp | Manufacturing method of metal oxide semiconductor having selective silicon epitaxial growth |
KR100370129B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
KR100374552B1 (ko) * | 2000-08-16 | 2003-03-04 | 주식회사 하이닉스반도체 | 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법 |
US6884269B2 (en) | 2002-06-13 | 2005-04-26 | Fuelcell Energy, Inc. | Continuous method for manufacture of uniform size flake or powder |
KR100464270B1 (ko) * | 2003-02-04 | 2005-01-03 | 동부아남반도체 주식회사 | 모스펫 소자 제조 방법 |
KR100505113B1 (ko) * | 2003-04-23 | 2005-07-29 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조방법 |
KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
US7101743B2 (en) | 2004-01-06 | 2006-09-05 | Chartered Semiconductor Manufacturing L.T.D. | Low cost source drain elevation through poly amorphizing implant technology |
JP5014118B2 (ja) | 2005-02-23 | 2012-08-29 | スパンション エルエルシー | フラッシュメモリを備える半導体装置の製造方およびフラッシュメモリを備える半導体装置 |
KR100631960B1 (ko) * | 2005-09-16 | 2006-10-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
US9716139B2 (en) * | 2015-06-02 | 2017-07-25 | United Microelectronics Corp. | Method for forming high voltage transistor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5785266A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Zener diode |
US4639274A (en) * | 1984-11-28 | 1987-01-27 | Fairchild Semiconductor Corporation | Method of making precision high-value MOS capacitors |
JPS62296472A (ja) * | 1986-06-16 | 1987-12-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0294477A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
US5248893A (en) * | 1990-02-26 | 1993-09-28 | Advanced Micro Devices, Inc. | Insulated gate field effect device with a smoothly curved depletion boundary in the vicinity of the channel-free zone |
US5108937A (en) * | 1991-02-01 | 1992-04-28 | Taiwan Semiconductor Manufacturing Company | Method of making a recessed gate MOSFET device structure |
US5342796A (en) * | 1991-05-28 | 1994-08-30 | Sharp Kabushiki Kaisha | Method for controlling gate size for semiconduction process |
JPH06112309A (ja) * | 1992-09-28 | 1994-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1994
- 1994-01-28 KR KR94001571A patent/KR0137902B1/ko not_active IP Right Cessation
- 1994-08-04 JP JP18314994A patent/JP3510924B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-23 US US08/376,517 patent/US5583064A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100450667B1 (ko) * | 2001-10-09 | 2004-10-01 | 삼성전자주식회사 | 유효 채널 길이를 연장시킬 수 있는 반도체 소자의 홈 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
US5583064A (en) | 1996-12-10 |
KR0137902B1 (en) | 1998-04-27 |
JPH07226513A (ja) | 1995-08-22 |
JP3510924B2 (ja) | 2004-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950024362A (ko) | 반도체 모스 트랜지스터 및 그 제조방법 | |
US5789300A (en) | Method of making IGFETs in densely and sparsely populated areas of a substrate | |
KR100512029B1 (ko) | 마스킹 단계들이 감소된 nmos 및 pmos 디바이스 제조 방법 | |
US5663586A (en) | Fet device with double spacer | |
KR930010124B1 (ko) | 반도체 트랜지스터의 제조방법 및 그 구조 | |
KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
US5923982A (en) | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps | |
KR950024357A (ko) | 반도체 소자의 ldd mosfet 제조방법 | |
US6258675B1 (en) | High K gate electrode | |
KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
JP2003188277A (ja) | 二重ゲート酸化物層を形成する方法 | |
KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
US6342423B1 (en) | MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch | |
KR970063780A (ko) | 트랜지스터 제조방법 | |
KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
KR100532953B1 (ko) | 피모스 소자의 제조방법 | |
KR100510495B1 (ko) | 분리된 펀치쓰루 방지막을 갖는 집적회로 트랜지스터 및그 형성방법 | |
KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
KR20030059391A (ko) | 반도체 소자의 제조방법 | |
KR100406591B1 (ko) | 반도체소자의제조방법 | |
KR100487504B1 (ko) | 서로 다른 게이트 스페이서 형성 방법 | |
KR0125297B1 (ko) | 모스펫(mosfet) 제조방법 | |
US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
KR0146275B1 (ko) | 모스펫 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120127 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |