JPH0239438A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0239438A
JPH0239438A JP19045888A JP19045888A JPH0239438A JP H0239438 A JPH0239438 A JP H0239438A JP 19045888 A JP19045888 A JP 19045888A JP 19045888 A JP19045888 A JP 19045888A JP H0239438 A JPH0239438 A JP H0239438A
Authority
JP
Japan
Prior art keywords
film
oxide film
nitride film
forming
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19045888A
Other languages
English (en)
Inventor
Junichi Hattori
純一 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19045888A priority Critical patent/JPH0239438A/ja
Publication of JPH0239438A publication Critical patent/JPH0239438A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に埋込拡散層
の形成方法に関する。
〔従来の技術〕
一般にバイポーラトランジスタを素子とする半導体装置
は、半導体基板上に成長させたエピタキシャル層を絶縁
分離して形成した島状の領域内に素子を形成しているが
、シリーズ抵抗を低減する目的でエピタキシャル層の下
側に高不純物濃度の埋込拡散層を形成している。以下、
第2図(a)〜(d)を用いて説明する。
まず第2図(a)に示すように、p型シリコン基板21
の表面に熱酸化により酸化膜22を形成し、これを選択
エツチングして埋込拡散層を形成する領域に開口部23
を形成する。
次に第2図(b)のように、砒素(As)やアンチモン
(sb)を高濃度に含むシリコン化合物溶液を塗布しシ
リカフィルム24を形成し、その後熱処理を行うことに
よりシリカフィルム24中の不純物をシリコン基板21
に拡散させ埋込拡散層25を形成する。
次に第2図(c)に示すように、シリコン酸化膜22及
びシリカフィルム24を除去したのち、シリコン基板2
1上にN型エピタキシャル層26を成長させる。次で、
このN型エピタキシャル層26の表面からP型不純物を
拡散して絶縁分離層27を形成し、埋込拡散層25上に
絶縁分離された島状のエピタキシャル層領域を画成する
次に第2図(d)のように、エピタキシャル層領域にP
型ベース領域28を形成したのち、このP型ベース領域
28内にN型エミッタ領域30を形成することによりバ
イポーラトランジスタを完成させる。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の製造方法では、埋込拡散層
25を形成する際のマスクとして、選択エツチング法に
よってパターン形成したシリコン酸化膜22を利用して
いるが、このシリコン酸化膜22に形成した開口部23
のエツジ部が急峻であるために、塗布形成したシリカフ
ィルム24が、このエツジ部において他の部分よりも厚
くなる。このため、このシリカフィルム24の厚い部分
における不純物の拡散量も多くなり、埋込拡散層25を
形成したときには第2図(b)に示したように、埋込拡
散層25のエツジ部25aが深く形成され、また、その
後にエピタキシャル層26を成長したときも、埋込拡散
層25のエツジ部25bが他の部分よりも上方に向がっ
て拡散されてしまう等の所謂エツジ効果が生じることに
なる。
このため、エピタキシャル層26に形成したバイポーラ
トランジスタのP型ベース領域28と埋込拡散層25と
の間隔がエツジ部25bにおいて狭くなり、ベース・コ
レクタ耐圧BVcaoの劣化が生じてトランジスタ特性
を低下させる原因になっている。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、−導電型半導体基板
上に薄い酸化膜と窒化膜とを顆次形成したのち該窒化膜
に開口部を形成する工程と、開口部が形成された前記窒
化膜をマスクとして熱酸化し前記開口部下の半導体基板
に厚い酸化膜を形成する工程と、前記窒化膜をマスクと
して前記厚い酸化膜を選択的に除去しテーパを有する開
口部を形成して前記半導体基板の表面を露出する工程と
、全面に逆導電型不純物を含む塗布膜を形成したのち熱
処理し該塗布膜からの不純物を拡散させ露出した前記半
導体基板に埋込拡散層を形成する工程と、前記埋込拡散
層を含む全面にエピタキシャル層を形成する工程とを含
んで構成される。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図(a)〜(f)は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図である。
先ず、第1図(a)のように、P型シリコン基板1の表
面にCVD法あるいは酸素雰囲気中で、の熱処理によっ
て厚さ約5000 の薄いシリコン酸化膜2を形成する
。そしてさらにCVD法あるいは窒素雰囲気中での熱処
理により厚さ約1500 のシリコン窒化膜11を形成
する。次に、通常のフォトリソグラフィ技術を用いてこ
のシリコン窒化膜11をバターニングし、埋込拡散層を
形成する領域に開口部3を形成する。尚この時薄いシリ
コン酸化膜2もエツチングしてP型シリコン基板1の表
面を露出してもよい。
この開口部形成には、ドライ又はウェットのいずれのエ
ツチング法も採用できる。
次に第1図(b)のように、開口部3が形成されたシリ
コン窒化膜11をマスクにして、P型シリコン基板1の
表面を選択酸化し、厚さ0.7〜1.5μm程度の厚い
シリコン酸化膜2aを形成する。この時厚いシリコン酸
化膜2aは、シリコン窒化f!A11下への酸化の侵入
によりそのエツジ部が所謂バーズビークとしてテーパ状
に形成される。
次に第1図(C)に示すようにシリコン窒化膜11をマ
スクとして厚いシリコン酸化膜2aをウェットエツチン
グする。このエツチングにより全面部にゆるやかなテー
パを有する開口部3aが得られる。
次に第1図(d)のように、Asやsb等のN型不純物
を高濃度に含むシリコン化合物溶液を塗布したのち、8
00〜900°Cで熱処理することによりシリカフィル
ム4を形成する。このとき、厚いシリコン酸化膜2aの
エツジ部がテーパ状とされているために、シリカフィル
ム4のカバレジ成は良好であり、シリカフィルム4は略
均−な厚さに形成される。そして、これを1050℃以
上で熱処理することにより、シリカフィルム4からシリ
コン基板1に不純物を熱拡散させ、所定の不純物濃度及
び深さの埋込拡散層5を形成する。
次に第1図<e)に示すように、シリカフィルム4、シ
リコン窒化膜11及びシリコン酸化膜を除去したのち、
全面にN型エピタキシャル層6を成長させる。
その後、第1図(f>のように、P型不純物を名訳拡散
してP型シリコン基板1に達する絶縁分離層7を形成し
、エピタキシャル層6を島状に絶縁膜分離する。そして
この島状のエピタキシャル層6内にP型ベース領域8及
び埋込拡散層5につながるN型コレクタ領域9を形成し
、更にベース領域8内にN型エミッタ領域10を形成す
ることにより、NPNバイポーラトランジスタを完成さ
せる。
このように本実施例によれば、シリカフィルム4を形成
する際に、マスクとして作用する厚いシリコン酸化膜2
aは、シリコン窒化膜11を利用した選択酸化法により
厚く形成してあり、かつシリコン窒化膜11をマスクと
してこの厚いシリコン酸化膜2aをウェットエツチング
により開口部3aを形成するため、その開口部3aのエ
ツジ部はテーパ状に形成されている。このため、開口部
3aの側面近傍におけるカバレジ性は改善され、シリカ
フィルム4は略均−な厚さに形成される。
従って、熱処理による埋込拡散層5の形成時には、従来
のように不純物の不均一な濃度での拡散は生じることは
なくなるため、埋込拡散層5は略均−な深さに形成され
る。
このため、バイポーラトランジスタにおけるP型ベース
領域8と埋込拡散領域5との間隔が、埋込拡散層5の端
部において狭くなることはないため、エツジ効果を解消
した耐圧の高い素子を形成できる。
尚、前記実施例ではNPNバイポーラトランジスタを形
成する場合について説明したが、これに限定されるもの
ではない。又、シリコン化合物溶液に代えて他の有機材
を用、いても良く、本発明はいわゆる塗布方式により拡
散層を形成する場合にも同様に適用出来る。
〔発明の効果〕
以上説明したように本発明は、窒化膜を用いた選択酸化
法により厚い酸化膜を形成し、この窒化膜をマスクにウ
ェットエツチングによりテーパ状のエツジを有する開口
部をこの厚い酸化膜に形成したのち、不純物を含む塗布
膜を形成することにより、不純物拡散用の塗布膜の厚さ
を均一に形成できるため、埋込拡散層のエツジ部におけ
る高濃度状態を解消して、均一かつ平坦な埋込拡散層を
形成できる。これにより埋込拡散層のエツジ効果を防止
し、耐圧の向上した半導体装置を得ることができる。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図、第2図
<a)〜(d)は従来の半導体装置の製造方法を説明す
るための工程順に示した半導体チップの断面図である。 1.21・・・P型シリコン基板、2,22・・・薄い
シリコン酸化膜、2a・・・厚いシリコン酸化膜、3.
3a、23・・・開口部、4,24・・・シリカフィル
ム、5,25・・・埋込拡散層、6.26・・・N型エ
ピタキシャル層、7.27・・・絶縁分離層、8゜28
・・・P型ベース領域、9,29・・・N型コレクタ領
域、10.30・・・N型エミッタ領域、11・・・シ
リコン窒化膜。 1・ P1″7′1]ン基根 2 傳いソjコン酸6し隙 20 殊いソ1コン四艮4υ猿 δ聞り郁 tl >’11ン窒化限 千 1 図 F5  堤区也叡屓 6 N−エビクキシャル眉 ′7粕腸内wL屑 5 p型ベース碑ぜ翫 9 N1.コしクク■を或 70  N肩↓1ミ1つ911取 兜  1 区

Claims (1)

    【特許請求の範囲】
  1. 一導電型半導体基板上に薄い酸化膜と窒化膜とを順次形
    成したのち該窒化膜に開口部を形成する工程と、開口部
    が形成された前記窒化膜をマスクとして熱酸化し前記開
    口部下の半導体基板に厚い酸化膜を形成する工程と、前
    記窒化膜をマスクとして前記厚い酸化膜を選択的に除去
    しテーパを有する開口部を形成して前記半導体基板の表
    面を露出する工程と、全面に逆導電型不純物を含む塗布
    膜を形成したのち熱処理し該塗布膜からの不純物を拡散
    させ露出した前記半導体基板に埋込拡散層を形成する工
    程と、前記埋込拡散層を含む全面にエピタキシャル層を
    形成する工程とを含むことを特徴とする半導体装置の製
    造方法。
JP19045888A 1988-07-28 1988-07-28 半導体装置の製造方法 Pending JPH0239438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19045888A JPH0239438A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19045888A JPH0239438A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0239438A true JPH0239438A (ja) 1990-02-08

Family

ID=16258451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19045888A Pending JPH0239438A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0239438A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475884B2 (en) * 2000-07-17 2002-11-05 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475884B2 (en) * 2000-07-17 2002-11-05 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches

Similar Documents

Publication Publication Date Title
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
JPS62290173A (ja) 半導体集積回路装置の製造方法
US3933541A (en) Process of producing semiconductor planar device
JPH0516173B2 (ja)
JPH0239438A (ja) 半導体装置の製造方法
JPS5873132A (ja) 絶縁分離にポリイミドを使用した半導体装置及びその製造方法
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
JPS58200554A (ja) 半導体装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPS62188369A (ja) 半導体装置の製造方法
JPH06120332A (ja) 半導体装置
JP2594697B2 (ja) 半導体装置の製造方法
JPS6148935A (ja) 半導体装置の製造方法
JPH03101251A (ja) 半導体装置の製造方法
JPH0212942A (ja) 半導体装置の製造方法
JPH02228039A (ja) バイポーラ集積回路装置の製造方法
JPH06120231A (ja) ダイオードおよびその製造方法
JPS5886768A (ja) 半導体装置の製造方法
JPH10256267A (ja) 半導体集積回路装置
JPS5984543A (ja) バイポ−ラ集積回路装置およびその製造方法
JPH0443663A (ja) 半導体装置およびその製造方法
JPS6025246A (ja) 半導体装置の製造方法
JPH02114565A (ja) 半導体装置
JPH01119064A (ja) 半導体装置の製造方法
JPS63202066A (ja) 半導体装置の製造方法