JPS62188369A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62188369A
JPS62188369A JP2885286A JP2885286A JPS62188369A JP S62188369 A JPS62188369 A JP S62188369A JP 2885286 A JP2885286 A JP 2885286A JP 2885286 A JP2885286 A JP 2885286A JP S62188369 A JPS62188369 A JP S62188369A
Authority
JP
Japan
Prior art keywords
film
diffusion layer
buried diffusion
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2885286A
Other languages
English (en)
Inventor
Junichi Hattori
純一 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2885286A priority Critical patent/JPS62188369A/ja
Publication of JPS62188369A publication Critical patent/JPS62188369A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
内に高不純物濃度の埋込拡散層を形成する方法に関する
〔従来の技術〕
一般に、バイポーラトランジスタを素子とする半導体装
置は、半導体基板に成長させたエピタキシャル層を絶縁
分離した島状の領域内に素子を形成しているが、シリー
ズ抵抗を低減する目的でエピタキシャル層の下側に高不
純物濃度の押込拡散層を形成している。例えば、第2図
(a)〜(d)はこの種の埋込拡散層を形成す、るため
の従来方法である。
この方法は、例えば同図(a)のようにP型シリコン基
板21の表面に熱酸化膜22を形成し、これを選択エツ
チングして埋込拡散層を形成する領域に窓23を開口す
る。
次に、同図(b)のように砒素(ΔS)やアンチモン(
Sb)を高濃度に含むシリカフィルム塗布膜24を形成
し、その後熱処理を行うことによりシリカフィルム塗布
膜24中の不純物をシリコン基板21に拡散させ埋込拡
散層25を形成する。
その後、前記シリコン酸化膜22及びシリカフィルム塗
布膜24を除去した上で、同図(C)のように前記シリ
コン基板21上にN型エピタキシャル層26を成長させ
る。そして、このエピタキシャル層26の表面からP型
不純物を拡散して絶縁分離領域27を形成し、前記埋込
拡散層25上に絶縁分離された島状のエピタキシャル層
領域を画成する。
しかる上で、同図(d)のように、エピタキシャル層領
域にP型ベース拡散領域28.N型コレクタ領域29を
形成し、更にベース拡散領域28内にN型エミッタ領域
30を形成することによりバイポーラトランジスタを完
成する。
〔発明が解決しようとする問題点〕
上述した従来の製造方法では、埋込拡散層25を形成す
る際のマスクとして、選択エツチング法によってパター
ン形成したシリコン酸化膜22を利用しているが、この
シリコン酸化膜22に開口した窓23のエツジ部が急峻
であるために、塗布形成したシリカフィルム膜24がこ
のエツジ部において塗布厚が他の部分よりも厚くなる。
このため、この部分における不純物の拡散量も多くなり
、埋込拡散層25を形成したときには第2図(b)のよ
うに、埋込拡散層25のエツジ部25aが深く拡散され
、また、その後にエピタキシャル層26を成長したとき
にも、埋込拡散層25のエツジ部25aの不純物濃度が
高くなっていることから、同図(C)のように埋込拡散
層25のエツジ部25bが他の部分よりも上方に向かっ
て拡散されてしまう等の所謂エツジ効果が生じることに
なる。
このため、エピタキシャル層26に形成したバイポーラ
トランジスタのベース領域28と埋込拡散層25との間
隔がエツジ部25bにおいて小さくなり、耐圧(BCc
eo)の劣化が生じてトランジスタ特性を低下させる原
因になっている。
なお、上述の方法では素子パターンの微細化に伴ってシ
リコン酸化膜22に開口した窓23のアスペクト比が大
きくなってカバレジ性が低下して窓23内へのシリカフ
ィルム膜24の塗布が困難になり、所謂パターン効果に
よって窓23に対応した領域への埋込拡散層の形成が難
しくなるという問題もある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、埋込拡散層における
エツジ効果及びパターン効果を防止し、高耐圧でしかも
微細な素子の形成を可能とするものである。
本発明の半導体装置の製造方法は、窒化膜を用いた選択
酸化法により形成したテーパ状のエツジを有する酸化膜
を押込拡散層のマスクとして利用するものである。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図(a)〜(g)は本発明の一実施例を製造工程順
に示す断面図である。
先ず、同図(a)のようにP型シリコン基板lの表面に
、CVD法あるいは窒素雰囲気中での熱処理によって5
00Å以上、ここでは1500人のシリコン窒化膜を形
成する。そして、通常のフォトリソグラフィ技術を用い
てこのシリコン窒化膜をパターン形成し、埋込拡散層を
形成する領域にのみ耐酸化膜としてのシリコン窒化膜1
1を選択的に形成する。このパターン形成にはドライ又
はウェットのいずれのエツチング法も採用できる。
次いで、同図(b)のように、前記シリコン窒化膜11
をマスクにしてシリコン基板1の表面を選択酸化し、0
.2〜0.8μm程度のシリコン酸化膜2を成長する。
このとき、シリコン酸化膜2はシリコン窒化膜11下へ
の酸化の進入により、エツジ部2aが所謂バーズビーク
としてテーパ状に形成される。このシリコン窒化膜11
はその後除去し、これによりシリコン基板1が窓3内に
露呈される。
その上で、同図(C)のようにAsやsb等の不純物を
高濃度に含むN型シリカフィルム液を全面に塗布し、か
つこれを900℃以下で熱処理することによりシリカフ
ィルム膜4を形成する。このとき、前記シリコン酸化膜
2はエツジ部2aがテーパ状とされているためにカバレ
ジ性は良好であリ、シリカフィルム膜4は略均−な厚さ
に形成される。そして、これを1050℃以上で熱処理
することにより、不純物をシリカフィルム膜4からシリ
コン基板1に熱拡散させ、同図(d)のように所定の不
純物濃度及び深さの埋込拡散層5を形成する。
次いで、前記シリカフィルム膜4及びシリコン酸化膜2
を除去し、その上で常法によって同図(e)のように全
面にエピタキシャル層6を成長させる。
その後、同図(f)のようにP型不純物を選択拡散して
前記シリコン基板1に達する絶縁分離領域7を形成し、
エピタキシャル層6を島状に絶縁膜分離する。そして、
この島状のエピタキシャル層6内に、同図(g)のよう
にP型ベース領域8及び前記埋込拡散層5に緊がるN型
コレクタ領域9を形成し、更にP型ベース領域8内にN
型エミッタ領域10を形成することにより、NPNバイ
ポーラトランジスタを完成する。
したがって、この製造方法によれば、シリカフィルム膜
4を形成する際にマスクとして作用するシリコン酸化膜
2は、シリコン窒化膜11を利用した選択酸化法により
形成しているため、そのエツジ部2aはテーパ状にされ
る。このため、シリコン酸化膜2のエツジ部2aにおけ
るカバレジ性は改善されシリカフィルム膜4は略均−な
厚さに形成される。このため、熱処理による埋込拡散層
5の形成時には不純物の不均一な濃度での拡散が生じる
ことはな(、埋込拡散層5は略均−な深さに形成される
また、シリコン酸化膜2を除去した状態では、第2図(
e)のように埋込拡散層5の両側は台形状にされるため
、エピタキシャル層6を成長したときにも埋込拡散層5
のエツジ部が他の部分よりも上方に伸びることはなく、
略平坦な形状に形成される。
このため、バイポーラトランジスタにおけるベース領域
8と埋込拡散領域5との間隔が、埋込拡散層5の端部に
おいて低減されることはなく、エツジ効果を解消して耐
圧の高い素子を構成できる。
また、シリカフィルム膜4を良好なカバレジ性で形成で
きるので、素子パターンの微細化に十分対応した埋込拡
散層を形成でき、パターン効果を改善できる。
ここで、前記実施例ではNPNバイポーラトランジスタ
を形成する場合を説明したが、これに限定されるもので
はない。また、シリカフィルムに代えて他の有機材を用
いて埋込拡散層を形成する場合にも同様に適用できる。
〔発明の効果〕
以上説明したように本発明は、窒化膜を用いた選択酸化
法により形成したテーパ状のエツジを有する酸化膜を埋
込拡散層のマスクとして利用しているので、不純物の拡
散用のシリカフィルム膜等のエツジ部における厚さを他
と同じ厚さに形成でき、埋込拡散層のエツジ部における
高濃度状態を解消して均一かつ平坦な埋込拡散層を形成
でき、これにより埋込拡散層のエツジ効果やパターン効
果を防止して素子の耐圧の向上及びその微細化を達成で
きる。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の一実施例を製造工程順
に示す断面図、第2図(a)〜(d)は従来方法を工程
順に示す断面図である。 1.21・・・シリコン基板、2.22・・・シリコン
酸化膜、2a・・・エツジ部、3,23・・・窓、4.
24・・・シリカフィルム膜、5,25・・・埋込拡散
層、6゜26・・・エピタキシャル層、7,27・・・
絶縁分離層、8.28・・・ベース領域、9,29・・
・コレクタ領域、10.30・・・エミッタ領域、11
・・・シリコン窒化膜。 第(図 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)一の導電型の半導体基板上に窒化膜等の耐酸化膜
    を選択形成する工程と、この耐酸化膜をマスクとしてエ
    ッジ部がテーパ状をした酸化膜を選択的に形成する工程
    と、逆導電型の不純物を含む膜を全面に形成する工程と
    、この膜から前記半導体基板に不純物を拡散させて埋込
    拡散層を形成する工程と、この埋込み拡散層を含む半導
    体基板の表面上の領域にエピタキシャル層を成長させる
    工程とを含むことを特徴とする半導体装置の製造方法。
  2. (2)不純物を含む膜は、不純物を含むシリカフィルム
    液を塗布しかつ熱処理して形成したシリカフィルム膜で
    ある特許請求の範囲第1項記載の半導体装置の製造方法
JP2885286A 1986-02-14 1986-02-14 半導体装置の製造方法 Pending JPS62188369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2885286A JPS62188369A (ja) 1986-02-14 1986-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2885286A JPS62188369A (ja) 1986-02-14 1986-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62188369A true JPS62188369A (ja) 1987-08-17

Family

ID=12259907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2885286A Pending JPS62188369A (ja) 1986-02-14 1986-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62188369A (ja)

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
JPS60170257A (ja) 半導体装置
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
JPH038343A (ja) バイポーラトランジスタとその製造方法
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPS6054450A (ja) 半導体装置の製造方法
JPS62188369A (ja) 半導体装置の製造方法
JPS60226120A (ja) 半導体装置における電極の引出し方法
JPS6115372A (ja) 半導体装置およびその製造方法
JPH0239438A (ja) 半導体装置の製造方法
JPH02228039A (ja) バイポーラ集積回路装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPH04216651A (ja) 半導体装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JP2722829B2 (ja) 半導体装置の製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法
JPH02148847A (ja) 半導体装置の製造方法
JPH0669066B2 (ja) 半導体装置の製造方法
JPS63197331A (ja) 半導体装置の製造方法
JPS6148935A (ja) 半導体装置の製造方法
JPS621256B2 (ja)
JPS6246565A (ja) 半導体装置の製造方法
JPS60251640A (ja) 半導体装置およびその製造方法
JPH01123471A (ja) 半導体装置の製造方法