JPS63197331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63197331A JPS63197331A JP3014487A JP3014487A JPS63197331A JP S63197331 A JPS63197331 A JP S63197331A JP 3014487 A JP3014487 A JP 3014487A JP 3014487 A JP3014487 A JP 3014487A JP S63197331 A JPS63197331 A JP S63197331A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- buried
- diffusion region
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 239000007888 film coating Substances 0.000 abstract description 9
- 238000009501 film coating Methods 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製法にかかシ、特に埋込拡散層
をシリカフィルムを拡散源として形成するに際し酸化膜
及び窒化膜をマスクとして埋込拡散領域以外を選択酸化
し、次いで窒化膜を除去し、窒化膜下の酸化膜の一部に
窓を開けた後シリカフィルムにより拡散層を形成するこ
とによりパターンエッヂ効果、パターン寸法によるパタ
ーン効果及びオートドーピングを低減することが出来る
拡散技術に関するものである。
をシリカフィルムを拡散源として形成するに際し酸化膜
及び窒化膜をマスクとして埋込拡散領域以外を選択酸化
し、次いで窒化膜を除去し、窒化膜下の酸化膜の一部に
窓を開けた後シリカフィルムにより拡散層を形成するこ
とによりパターンエッヂ効果、パターン寸法によるパタ
ーン効果及びオートドーピングを低減することが出来る
拡散技術に関するものである。
パ・ｆポーラＩＣは一般にエピタキシャル成長層を絶縁
分離した島状の領域内に菓子を形成するがシリーズ抵抗
等を減らす為その直下のｐｍシリコン基板内にエピタキ
シャル成長層不純物より績変の高い不純物濃度のｎ＋型
埋込拡散領域が形成されている。第３図の（ａ）乃至第
３図げ）に一般的に行なわれているＩＣ製造過程を示す
。まず第３図（ａ）に示すようにｐ型シリコン基板１に
熱酸化膜４を形成し、次いで決められた位置にｎ型埋込
領域を形成する為の窓５を通常のパターン形成技術によ
り形成する。次にシリコン基板１の表面全面に高濃度シ
リカフィルム塗布液２（例えばＡｓ及びｓｂ等を含むシ
リカフィルム塗布液）を塗布する（第３図（ｂ））。つ
いで第３図１ｃ）に示すように熱処理を行なうたとによ
りｎ＋型埋込拡散領域６を形成する。
分離した島状の領域内に菓子を形成するがシリーズ抵抗
等を減らす為その直下のｐｍシリコン基板内にエピタキ
シャル成長層不純物より績変の高い不純物濃度のｎ＋型
埋込拡散領域が形成されている。第３図の（ａ）乃至第
３図げ）に一般的に行なわれているＩＣ製造過程を示す
。まず第３図（ａ）に示すようにｐ型シリコン基板１に
熱酸化膜４を形成し、次いで決められた位置にｎ型埋込
領域を形成する為の窓５を通常のパターン形成技術によ
り形成する。次にシリコン基板１の表面全面に高濃度シ
リカフィルム塗布液２（例えばＡｓ及びｓｂ等を含むシ
リカフィルム塗布液）を塗布する（第３図（ｂ））。つ
いで第３図１ｃ）に示すように熱処理を行なうたとによ
りｎ＋型埋込拡散領域６を形成する。
次に第３図（ｄ）のように表面のシリカフィルム塗布液
をも含む熱酸化膜を除去した後全面にｎ型エピタキシャ
ル成長層８を形成する。ついで第３図（ｅ）に示すよう
にｐ型の不純物を選択拡散することにより絶縁拡散領域
９を形成する。これによｐｎ型エピタキシャル成長層８
を島状に絶縁分離させられた領域１０を形成する。次に
ｎ型エピタキシャル分離領域１０にｐ型のベース拡散領
域１１ 、 ｎ”型のコレクタ拡散領域１２をさらにベ
ース拡散領域１１の中にｎ型エミッタ拡散領域１３を形
成することによりトランジスタが形成される（第３図ば
））。
をも含む熱酸化膜を除去した後全面にｎ型エピタキシャ
ル成長層８を形成する。ついで第３図（ｅ）に示すよう
にｐ型の不純物を選択拡散することにより絶縁拡散領域
９を形成する。これによｐｎ型エピタキシャル成長層８
を島状に絶縁分離させられた領域１０を形成する。次に
ｎ型エピタキシャル分離領域１０にｐ型のベース拡散領
域１１ 、 ｎ”型のコレクタ拡散領域１２をさらにベ
ース拡散領域１１の中にｎ型エミッタ拡散領域１３を形
成することによりトランジスタが形成される（第３図ば
））。
上述した従来の埋込拡散領域の形成寸法はｎ＋型埋込拡
散領域６を形成するに際しパターニングされた窓５に液
状のシリカフィルム塗布液を塗布するため第３図（ｂ）
に示すようにパターンのエツジ部が表面張力によりパタ
ーン中央部と比較して厚くなる２ａ０従ってこの後熱処
理を行なうとパターンエッヂ部分の不純物濃度が高い為
パターン中央部よシ深く押し込まれ、第３図（Ｃ）に示
すような角６ａを有する埋込拡散領域が形成される。次
いで全面にｎ型のエピタキシャル成長層７を形成したと
き埋込拡散領域の特にエッヂ部の表面濃度が高い為オー
トドーピング及びアウトディ７ユージ璽ンによりｎ埋込
拡散領域の不純物がセリ上がるとともに特にエッチ部が
よりセリ上がり角６ｂが生じる結果、ｐ！のベース拡散
領域１１との間隔がエッチ部分で接近するため耐圧（Ｂ
ＶｃＢｏ ）の劣化が生じトランジスタ特性を低下さ
せていた。又微細パターンになるに従がいシリカフィル
ム塗布液が窓５に侵入しにくくなるいわゆるパターン効
果のため所定の埋込拡散領域が形成されずトランジスタ
特性のバラツキを増大させるという欠点がある。
散領域６を形成するに際しパターニングされた窓５に液
状のシリカフィルム塗布液を塗布するため第３図（ｂ）
に示すようにパターンのエツジ部が表面張力によりパタ
ーン中央部と比較して厚くなる２ａ０従ってこの後熱処
理を行なうとパターンエッヂ部分の不純物濃度が高い為
パターン中央部よシ深く押し込まれ、第３図（Ｃ）に示
すような角６ａを有する埋込拡散領域が形成される。次
いで全面にｎ型のエピタキシャル成長層７を形成したと
き埋込拡散領域の特にエッヂ部の表面濃度が高い為オー
トドーピング及びアウトディ７ユージ璽ンによりｎ埋込
拡散領域の不純物がセリ上がるとともに特にエッチ部が
よりセリ上がり角６ｂが生じる結果、ｐ！のベース拡散
領域１１との間隔がエッチ部分で接近するため耐圧（Ｂ
ＶｃＢｏ ）の劣化が生じトランジスタ特性を低下さ
せていた。又微細パターンになるに従がいシリカフィル
ム塗布液が窓５に侵入しにくくなるいわゆるパターン効
果のため所定の埋込拡散領域が形成されずトランジスタ
特性のバラツキを増大させるという欠点がある。
発明の従来技術に関する相違点
上述した従来の埋込拡散領域の形成方法に対し、本発明
は酸化膜、窒化展をマスクとし選択酸化を行なって埋込
拡散窓を形成することにより、エピタキシャル成長層に
生ずる埋込拡散領域のパターンエッヂ効果、パターン寸
法により生ずるパターン効果及び１１ 高幽度表面の為
に生ずるオートドーピングを低減することが出来る埋込
拡散技術を有する。
は酸化膜、窒化展をマスクとし選択酸化を行なって埋込
拡散窓を形成することにより、エピタキシャル成長層に
生ずる埋込拡散領域のパターンエッヂ効果、パターン寸
法により生ずるパターン効果及び１１ 高幽度表面の為
に生ずるオートドーピングを低減することが出来る埋込
拡散技術を有する。
すなわち本発明の特徴は、半導体単結晶基板上に基板と
異なる導１６１４の琥込拡敞層をシリカフィルムを拡牧
源として形成するに際し酸化膜、ｑ化膜をマスクにして
埋込拡散領域以外を選択酸化し次いで窒化膜を除去する
ことにより段部にテーパーのついたマスク酸化膜を形成
させることと、窒化膜下の酸化膜の一部に窓を開は拡散
層を塗布して熱処理を行なう為埋込波紋領域内に表面礫
就の異なる拡散１−を有し、又、埋込拡散Ｉｔ！１表面
段部が台形を有している半導体装置の製造方法にある。
異なる導１６１４の琥込拡敞層をシリカフィルムを拡牧
源として形成するに際し酸化膜、ｑ化膜をマスクにして
埋込拡散領域以外を選択酸化し次いで窒化膜を除去する
ことにより段部にテーパーのついたマスク酸化膜を形成
させることと、窒化膜下の酸化膜の一部に窓を開は拡散
層を塗布して熱処理を行なう為埋込波紋領域内に表面礫
就の異なる拡散１−を有し、又、埋込拡散Ｉｔ！１表面
段部が台形を有している半導体装置の製造方法にある。
以下に本発明の一実施例を図面により説明する。
第１図（ａ）に示すようＶｃｐ型シリコン基板１０表面
に熱酸化ｌ１ａ７ ａを例えば５００Ａ（必要とする表
面は度により異なる）を形成し次にＣＶＶあるいは熱処
理等により５００Ａ以上（例えば１５００Ａ）の窒化膜
７を形成した後一般的なパターン形成技術を使用し、埋
込拡散領域となるパターン以外の窒化膜をドライ（例え
ばプラズマエッチ）又はウェットエツチングにより除去
する。次に第１図１ｂｌに示すように窒化膜をマスクに
選択酸化を行ないα２〜１．５μの酸化膜４ｍを形成す
る。次いで第１図（Ｃ）に示すように窒化膜７を除去し
た後高一度ｎ＋型を必要とする領域（例えばコレクタ直
下の埋込拡散領域）の部分の酸化膜に窓７ｂを開けた後
拡敢掠である高一度ｎ＋型シリカフィルム塗Ａ５ａＣ例
えはＡｓ又はｓｂ等）を塗布し、９００℃以下で熱処理
することによりｎ型シリカフィルム塗布膜２を形成する
。次に１０００℃以上で熱処理を行ない所定の異った不
純物（祷度及び異った拡散層深さの埋込拡散領域６を形
成する（第１図（ｄ））さらに第１図（ｅ）のように表
面の形成膜を除去した後、全面にｎ型エピタキシャル成
長層８を形成する。次に第１図ｆｆ）に示すようにｐ型
不純物を選択拡散することにより絶縁拡散領域９を形成
する。これによりｎ型エピタキシャル成長層８を島状に
絶縁分離させられた領域１０を形成する。次いで第１図
（ｇｌのようにｎ型エピタキシャル分離領域１０にｐ型
のペース拡散領域１１．ｎ＋型のコレクタ拡散領域１２
をさらにペース拡散領域１１の中にｎ工くツタ拡散領域
１３を形成することによりトランシスターが形成される
。
に熱酸化ｌ１ａ７ ａを例えば５００Ａ（必要とする表
面は度により異なる）を形成し次にＣＶＶあるいは熱処
理等により５００Ａ以上（例えば１５００Ａ）の窒化膜
７を形成した後一般的なパターン形成技術を使用し、埋
込拡散領域となるパターン以外の窒化膜をドライ（例え
ばプラズマエッチ）又はウェットエツチングにより除去
する。次に第１図１ｂｌに示すように窒化膜をマスクに
選択酸化を行ないα２〜１．５μの酸化膜４ｍを形成す
る。次いで第１図（Ｃ）に示すように窒化膜７を除去し
た後高一度ｎ＋型を必要とする領域（例えばコレクタ直
下の埋込拡散領域）の部分の酸化膜に窓７ｂを開けた後
拡敢掠である高一度ｎ＋型シリカフィルム塗Ａ５ａＣ例
えはＡｓ又はｓｂ等）を塗布し、９００℃以下で熱処理
することによりｎ型シリカフィルム塗布膜２を形成する
。次に１０００℃以上で熱処理を行ない所定の異った不
純物（祷度及び異った拡散層深さの埋込拡散領域６を形
成する（第１図（ｄ））さらに第１図（ｅ）のように表
面の形成膜を除去した後、全面にｎ型エピタキシャル成
長層８を形成する。次に第１図ｆｆ）に示すようにｐ型
不純物を選択拡散することにより絶縁拡散領域９を形成
する。これによりｎ型エピタキシャル成長層８を島状に
絶縁分離させられた領域１０を形成する。次いで第１図
（ｇｌのようにｎ型エピタキシャル分離領域１０にｐ型
のペース拡散領域１１．ｎ＋型のコレクタ拡散領域１２
をさらにペース拡散領域１１の中にｎ工くツタ拡散領域
１３を形成することによりトランシスターが形成される
。
次に他の実施例を説明する。上述した本発明はシリカフ
ィルムを拡散源として持いる工程すべてに適用される。
ィルムを拡散源として持いる工程すべてに適用される。
例えば第２図に示す様に埋込ボロン拡散領域を形成する
際にも実施例１と同様の効果が得られる。
際にも実施例１と同様の効果が得られる。
以上説明したように本発明は埋込拡散源をシリカフィル
ムを拡散源として形成するに際し酸化膜及び窒化膜をマ
スクにし埋込拡散領域以外を選択酸化し、次いで窒化膜
を除去することにより段部にテーパーのついたマスク酸
化膜を形成させることと、埋込拡散層表面段部が台形と
なっている為エピタキシャル成長後エピタキシャル成長
層に生じる埋込拡散領域のパターンエッヂ効果及びパタ
ーン寸法によるパターン効果を低減することが出来る。
ムを拡散源として形成するに際し酸化膜及び窒化膜をマ
スクにし埋込拡散領域以外を選択酸化し、次いで窒化膜
を除去することにより段部にテーパーのついたマスク酸
化膜を形成させることと、埋込拡散層表面段部が台形と
なっている為エピタキシャル成長後エピタキシャル成長
層に生じる埋込拡散領域のパターンエッヂ効果及びパタ
ーン寸法によるパターン効果を低減することが出来る。
又、窒化膜下の酸化膜の一部に窓を開は拡散層を形成す
る事により必要な部分のみ高娘度のｎ＋型埋込拡散領域
が得られることからエピタキシャル成長におけるオート
ドーピングを低減出来る効果がある。
る事により必要な部分のみ高娘度のｎ＋型埋込拡散領域
が得られることからエピタキシャル成長におけるオート
ドーピングを低減出来る効果がある。
第１図（ａｌ〜（ｇ）は本発明の一実施例による半導体
装置の製造工程を示す模式断面図、第２図は本発明の他
の実施例による半導体装置の製造工程を示す模式断面図
、第３図Ｔａ）〜げ）は従来の半導体装置の製造工程を
示す模式断面図である。 １・・・・・・ｐ型シリコン基板、２・・・・・・シリ
カフィルム塗布膜、２ａ・・・・・・表面張力により厚
くなったシリカフィルム塗布膜、３・・・・・・ｎ＋型
埋込拡散層、４・・・・・・熱酸化膜、４ａ・・・・・
・選択酸化膜、５・・・・・・ｎ＋型埋込拡散領域の窓
、６・・・・・・ｎ”Ｗ埋込拡散形成層、６ａ・・・・
・・ｎ＋型埋込拡散形成層エッヂ下部の角、６ｂ・・・
・・・ｎ＋型埋込拡散形成層エッヂ上部の角、６ｃ・・
・・・・ｎ＋型埋込拡散形成層エッヂ台形部、７・・・
・・・ｎ＋型皿込拡散領域の窒化膜、７ａ・・・・・・
ｎ−型埋込拡赦領域の酸化膜、８・・・・・・ｎ型エピ
タキシャル成長層、９・・・・・・絶縁分離領域、１０
・・・・・・ｎ型エピタキシャル分離領域、１１・・・
・・・ペース拡散領域、１２・・・・・・ｎ＋型コレク
タ拡散領域、１３・・・・・・ｎｉ型エミッタ拡散領域
。
装置の製造工程を示す模式断面図、第２図は本発明の他
の実施例による半導体装置の製造工程を示す模式断面図
、第３図Ｔａ）〜げ）は従来の半導体装置の製造工程を
示す模式断面図である。 １・・・・・・ｐ型シリコン基板、２・・・・・・シリ
カフィルム塗布膜、２ａ・・・・・・表面張力により厚
くなったシリカフィルム塗布膜、３・・・・・・ｎ＋型
埋込拡散層、４・・・・・・熱酸化膜、４ａ・・・・・
・選択酸化膜、５・・・・・・ｎ＋型埋込拡散領域の窓
、６・・・・・・ｎ”Ｗ埋込拡散形成層、６ａ・・・・
・・ｎ＋型埋込拡散形成層エッヂ下部の角、６ｂ・・・
・・・ｎ＋型埋込拡散形成層エッヂ上部の角、６ｃ・・
・・・・ｎ＋型埋込拡散形成層エッヂ台形部、７・・・
・・・ｎ＋型皿込拡散領域の窒化膜、７ａ・・・・・・
ｎ−型埋込拡赦領域の酸化膜、８・・・・・・ｎ型エピ
タキシャル成長層、９・・・・・・絶縁分離領域、１０
・・・・・・ｎ型エピタキシャル分離領域、１１・・・
・・・ペース拡散領域、１２・・・・・・ｎ＋型コレク
タ拡散領域、１３・・・・・・ｎｉ型エミッタ拡散領域
。
Claims (1)
- 半導体単結晶基板上に、該半導体単結晶基板と異なる導
電型のシリカフィルムを拡散源として塗布し埋込拡散領
域を形成するにおいて、全面に酸化膜及び窒化膜を順次
成長する工程と、該埋込拡散領域に窒化膜をマスクとし
て残し、熱酸化により該埋込拡散領域以外に酸化膜を成
長させる工程と、上記窒化膜を除去した後窒化膜下の酸
化膜の一部を除去する工程と、全面にシリカフィルムを
塗布し、熱処理による不純物拡散により埋込拡散領域を
形成する工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014487A JPS63197331A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014487A JPS63197331A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197331A true JPS63197331A (ja) | 1988-08-16 |
Family
ID=12295568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014487A Pending JPS63197331A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474877A (en) * | 1994-02-24 | 1995-12-12 | Nec Corporation | Method for developing a resist pattern |
-
1987
- 1987-02-10 JP JP3014487A patent/JPS63197331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474877A (en) * | 1994-02-24 | 1995-12-12 | Nec Corporation | Method for developing a resist pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0352224B2 (ja) | ||
| JPS63197331A (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| JPH0370155A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS61204979A (ja) | 絶縁ゲート電界効果装置を製造する方法 | |
| JPS6238869B2 (ja) | ||
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| JP2630204B2 (ja) | 半導体装置の製造方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS6171647A (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPH01110772A (ja) | 半導体装置の製造方法 | |
| JPH02228039A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 | |
| JPS62188369A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61268027A (ja) | 半導体装置の製造方法 | |
| JPS6129172A (ja) | 半導体装置の製造方法 | |
| JPH04219922A (ja) | 半導体基板の製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 |