JPH03173478A - デバイス及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路、特に高速集積回路に関する。

［従来の技術］ １′、導体集積回路のスピード向上の研究において、様
々な提案がなされてきた。特に有望な提案の一つとして
は、絶縁領域を覆っているシリコンのような半導体材料
に、電界効果トランジスタのような能動デバイスを形成
する方法がある。この絶縁領域は能動デバイス領域を基
板の大部分から絶縁し、しかも能動デバイス領域同士を
互いに絶縁している。絶縁により、過流容量を低減し、
バッキング密度の増加を許容することによって、デバイ
スのスピードが向上する。

絶縁領域によって基板の大部分から分離され、また結果
的にデバイス領域間の絶縁により適応した、シリコンの
ような半導体１イ料の領域を製造することを目的とした
多くの方法が提案されてきた。

（これに関して、絶縁領域は１０８ｏ１０８ｏｈ以」二
の電気抵抗率を持った領域である。）こうした方法とし
ては、Ｋ、Ｅ、　　ビーン（Ｂｅａｎ）とＷ。

Ｒ，ラニャン（Ｒｕｎｙａｎ）のＪ、エレクトロケムソ
サイエティ（Ｊ、Ｅｌｅｃｔｒｏｃｈｅｉ、Ｓｏｃ、）
　１２４．　５Ｃ（１９７７年）に開示されている機械
切断法や、米国特許節４，６７０，０８６号明細書（１
９８７年６月２日付け）に開示されている様なシリコン
の再結晶から製造される絶縁シリコン領域、イオン注入
による誘電体領域の形成がある。最近の方法には、高濃
度酸素埋込領域を形成するために、シリコン基板の表面
下に酸素を注入するものがある。米国特許節４，６７６
．８４１号明細書（１９８７年６月３０日付け）に開示
されている、前記高濃度酸素埋込領域を望ましくは１３
００度以上でアニーリングする方法では、シリコン領域
上において、比較的欠陥の少ない二酸化シリコン埋込頭
載を製造する。

高速デバイスの製造の研究において、様々なデバイス形
状がこうした誘電体絶縁基板に用いられてきた。そのよ
うな形状の一つ（第１図に示す）において、電界効果ト
ランジスタのシリコン・ソース領域とシリコン・ドレイ
ン領域４は、接合を行い、接合領域の電導率を上げるた
めに、不純物を注入される。結果的にソースとドレイン
の電気接触抵抗は大きく減少する。ソース／ドレイン注
入後、注入による損傷をアニールし、第１図の領域１５
に注入不純物を拡散し、電気接触を完全にするために、
デバイスは通常９００度から１１００度の温度になるよ
うに加熱される。このアニーング方法は、実際にソース
とドレインの電気接触を完全にし、注入による損傷をか
なり取り除くが、ゲート８の下の領域６への不純物拡散
を引き起こす。下にある誘電体領域１０は垂直方向の拡
散を妨げ、さらにゲートの下の領域６と不純物注入領域
４がシリコンであるため、前記拡散は比較的急速であり
、ソースとドレインの導電性（例えば、１０−１０−５
ａ以上の電流を流すゲートオフ程度の導電性）の増大、
さらに最悪の場合にはソースとドレインとの間の電気的
な短絡を引き起こす。

同様に、シリサイドの接触を含むソースとドレインとの
接触は、誘電体絶縁デバイスにおいても同じ問題を生じ
る。高速デバイスのデバイス形状においても、ソース領
域とドレイン領域のシリコンは、要求される不純物を注
入され、通常９００℃から１１００℃でアニーリングさ
れる。その時、ある金属が、注入されたシリコン上に蒸
着され、この金属／シリコン結合領域は、導電性シリサ
イドが生じるような金属とシリコンとの反応をおこすだ
めに、通常（その金属に応じて）４００℃から９００℃
に加熱される。以上に示したデバイス形状に関して、最
初のアニーリング・プロセスの間、それに関係した電気
的性質の低下をともない、ゲートの下のシリコン領域に
大きな不純物拡散が起こる。このように、電気的性質を
維持しながら、デバイス・スピードの向上を達成するこ
とは困難な目的である。

［発明の概要］ 低漏電特性を持った高速デバイスは、絶縁基板上にシリ
コンを用いることにより生成される。またソース領域と
ドレイン領域を持ったデバイス形状は、最初にシリサイ
ドを形成し、次にシリサイド領域に注入を行い、そして
アニーリングを行うことで生成される。具体例として、
酸素注入法により絶縁基板上にシリコンを形成する方法
があり、これはＰ、Ｌ、Ｆ、ヘンメント（Ｈｅｍｍｅｎ
ｔ　）の「マテリアル　リサーチ　ソサイエティ　シン
ポジウム、プロシーディング（Ｍａｔｅｒｉａｌｓ　Ｒ
ｅ５ｅａｒｃｈＳｏｃｉｅｔｙ　Ｓｙｍｐ、　Ｐｒｏｃ
ｅｅｄｉｎｇｓ）　Ｊ　５３巻２０７頁乃至２２１頁（
１９８６年）に開示されている。

皮相接合デバイス［１）ソース領域とドレイン領域の表
面と、２）その下のｐとｎの過半数不純物柱の間にある
インタフェース、との間に２０００オングストローム以
下の厚さの領域を備えたソース領域とドレイン領域を有
するデバイス］は、最初にシリコン・ソース領域とシリ
コン・ドレイン領域上に金属を堆積し、シリサイドを形
成し、シリサイド領域に注入を行い、最後に注入デバイ
スを加熱することで形成される。このシリサイド領域に
注入を行い、加熱する連続処理は、米国特許出願第０７
／２０９，１４９号（１９８８年８月１５日付け）に具
体的に開示されている。ゲートの下のシリコン領域に関
して、シリサイドのソース領域とドレイン領域の間の大
きく異なる性質は拡散を制限し、優れたデバイス特性を
導く。

［実施例］ 説明上の便宜的理由から、本発明は、バルク・シリコン
・ウェハ内に酸素を注入することにより形成された誘電
性絶縁シリコン能動領域上に、能動デバイスを形成する
ことに関して以下に説明される。しかし、本発明は、あ
らゆる誘電性絶縁シリコン領域上に、この領域の製法に
関係なく、高速デバイスを形成することに関することを
理解する必要がある。誘電性絶縁領域の適切な製法は、
公知の通りＧ、　Ｋ、セラー（Ｃａｌｌｅｒ）のｒＵＬ
ＳＩ　サイエンス　アンド　テクノロジー（ＵＬＳＩ　
５ｃｉｅｎｃｃ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　）　
Ｊ　　（１９８７年）、「エレクトロケミカル　ソサイ
エティ　プロシーディング（Ｅｌｅｃｔｒｏｃｈｅｍｌ
ｅａｌ　５ｏｃｉｅｔｙ　Ｐｒｏｃ、　）　Ｊ第８７巻
１１章６９６頁乃至７１１頁（１９８７年）、またｒＭ
Ｒ３シンポジウム　プロシーディング（ＭＲ８Ｓｙｍｐ
、Ｐｒｏｃ、）　Ｊ第５３巻（１９８６年）、第１０７
巻（１９８８年）に開示されている。

前述した通り、本発明は、ゲートの下のシリコン領域と
、シリサイド・ソース領域及びシリサイド・ドレイン領
域との間の不純物の好ましい分離によって、能動デバイ
スのゲートの下のシリコン領域内への不純物の拡散を制
限することを含む。

（この分離の尺度としては、シリサイドとシリコン間の
インタフェースの各側における１００オングストローム
に及ぶ二つの領域内の不純物の濃度の割合として定義さ
れる分離係数を用いる。）例えば、コバルト・シリサイ
ドやシリコンのように、シリサイドとシリコン間の分離
係数は最低で５なので、シリコンに対するシリサイド内
の不純物濃度の差は最低５対１である。つまり、第２図
のシリサイド２１からゲート２３の下の領域２２への外
部拡散を大幅に減少することができる。（ヒ素は、ホウ
素やリンのような他の不純物と異なり、シリサイドのグ
レイン境界にそって移動し、分離現象に関する効果のい
くつかを低減する。）この優れた効果は、領域内に存在
する注入不純物か９００℃以上になる前にシリサイドが
形成された場合にのみ得られる。例えば、仮に注入不純
物がシリサイドが形成される間存在するならば、不純物
は初期のシリコン領域（シリサイドは拡散が起こってい
るとき、形成されない）からゲートの下のシリコン領域
に拡散する。この場合には、９歪に関する効果がなく、
好ましくない不純物の拡散を制限できない。多くの場合
、基板表面に関して垂直な方向の拡散は誘電性領域２５
があるために不可能であるので、ゲート上のシリコンの
横方向の拡散は、仮に温度が９００℃になる前にシリサ
イドが形成されない場合には、さらに進行してし、よう
。

一般的に、本発明はデバイス設計方式に間係なくスピー
ドを向上させるが、ゲートの下の不純物拡散がより臨界
になる１μｍよりさらに正確な設計２４！ｉ僧に従うデ
バイスを用いることが望ましい。

（この設計ｌ＆亭はデバイスの臨界横方向寸法を最小に
する。）このようなデバイスは、一般にソースとドレイ
ン間の比較的短い距離に関して高速性能を示す。このよ
うなデバイスはまた、この理由から不純物拡散によるソ
ース対ドレイン漏れにより影ツを受けやすくなる。この
ようなデバイスを製造する方法としては、米国特許出願
第０７／２０９．１４９号（１９８８年８月１５日付け
）において、実質的な拡散が起こる９００℃以上に加熱
する前にシリサイドを形成することによりソースとドレ
インの接触を１μｍ以下にするという設計基亭をもぢい
て、前述の皮相接合デバイスを製造することが開示され
ている。

８ 基本的に、この方法は、１０　から１０１０２０ａｔｏ
／Ｃｍ３の範囲の予め形成されたシリサイド接触におい
て、不純物濃度を生み出すために、ｐ形不純物を用いた
混合物を含むホウ素、Ｎ形不純物を含むヒ素やリンを注
入することを含んでいる。こうしたシリサイド領域は、
０゜７μｍ設計基準で一般的に２０００オングストロー
ム以下の深さを持っており、ソース領域とドレイン領域
内のシリコン上に、コバルトなどの金属の２００オング
ストロームから４００オングストロームの厚さの層を堆
積することで形成される。イオン注入する前にシリサイ
ドを形成することは、−船釣に、シリサイドの種類に応
じて４００℃から９００℃の範囲の温度に加熱すること
で達成される。例えば、コバルトを用いた場合には４０
０℃から６００℃の範囲の温度に加熱する。１０から５
０ｋｅ■の範囲でイオン加速度電圧を用いて１０１４か
ら１０　　ａｔｏｍｓ／ｃｍ　２の範囲のドーズ量でイ
オン注Ｂ 人することは、高速デバイスとして望ましい電気特性を
得るために必要な不純物濃度と断面を生成する。続いて
、７５０℃から９００℃の範囲で注入シリサイド領域の
加熱を行うと、ゲートの下のシリコン領域にあまり拡散
することなしにソースとドレインの電気的な接触を得ら
れる。

不可欠ではないが、ｎタブ形状とｐタブ形状、及び対称
な０ＭＯ５技術、即ち、ｎチャネルとｐチャネル内に本
質的に等価な（反対の記号を除いて）しきい値電圧を生
成するｎチャネル・デバイスとｐチャネル・デバイスの
両方において、類似した不純物濃度（反対のタイプを除
いて）を持った形状のＣＭＯ３技術を用いることが望ま
しい。

そのような対称形状とその製造は、Ｓ、Ｊ、　ヒレニウ
ス（ｌｌｉ　ｌ　１ｅｎｉｕｓ　）らによって、ｒＶＬ
ｓｒサイエンス　アンド　テクノロジー（Ｖｌ、ＳＩ　
５ｃｌｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　）、
［Ｃ，Ｓ、オズバーン（Ｏｓｂｕｒｎ　）とＪ、Ｍ、ア
ンドルー（Ａｎｄｒｅｖｓ　）による編集、エレクトロ
ケミカル　ソサイエティ（Ｅｌｅｃｔｒｏｃｈｅｍｉｃ
ａｌ　５ｏｃ１ｅｔｙ　）　、ニューシャーシー州（Ｎ
ｅｗ　Ｊｅｒｓｅｙ）ベニントン（Ｐｅｎｎｆｎｇｔｏ
ｎ）（１９８９年）］」の５１頁に開示されている。

対称形状の利用は必須ではないが、その利用は、しきい
値電圧を同時に改善でき、短チヤネル効果を回避できる
。

以下の例は本発明を含むプロセスの解説である。

［例１］ 直径４インチで表面の大部分が（１００）結晶方向平面
であるシリコン・ウェハを、イートン・ツバ１００ｍＡ
酸素注入器のサンプル・ホルダ上に固定した。基板を、
放射加熱により６１５℃にまで予熱した。それから放射
源を消し、電子線によって供給されるエネルギーによっ
て温度を維持した。加速度電圧２００ｋｅＶ、１．７Ｘ
１０’Ｃｍ””２のドーズ量を用いて、酸素をウェハに
注入した。

注入の後、このウェハを、１００℃に維持された１００
０ｍ１３０％過酸化水素の中に１２．２４ｋｇの濃硫酸
を含んだ溶液に１０分間浸し、さらに７０℃に加熱した
イオン除去水に浸し、回転乾燥した後、１００：１のＨ
Ｆ緩衝水溶液の中に１分間浸すことによって、洗浄を行
った。洗浄されたウェハを、低圧化学気相成長装置に挿
入し、５８０ｍＴｏ　ｒ　ｒの圧力、基板温度７３０℃
の条件で、４エチルオルソ珪酸塩前駆物質ガスを用いて
、ウェハの両側の主要表面に５５００オングストローム
のシリコン酸化物を成長させた。その後、２００Ｏｒｐ
ｍで回転することにより、ウェハの正面側を、ノボラッ
ク（ｎｏｖｏｌａｃ　）　　・フォトレジストの厚さ１
μｍの層で覆った。７：１のＨＦ緩衝溶液にウェハを浸
すこと（ＢＯＥ）（緩衝酸化物エツチング）により、ウ
ェハの背面側の酸化物を除去した。その後フォトレジス
トを除去した。

次に、ウェハを、低圧化学気相成長装置のサンプル・ホ
ルダ内に設置した。基板温度が６３０℃で、水素キャリ
ア・ガスをもったシランの圧力が３００ｍＴｏ　ｒ　ｒ
である条件の下で低圧化学気相成長法により、およそ１
μｍのシリコン多結晶をウェハの両側に成長させた。ウ
ェハの背面側を、プラズマ増強化学気相成長法により形
成されたシリコン酸化物の厚さ２４００オングストロー
ムの層で覆った。その後、ウェハの正面側のポリシリコ
ンを、エチレンジアミン／ピロカテコール溶液の中に５
分間ウェハを浸すことで除去した。結果的に、注入正面
表面上に厚さ０．５μｍの酸化物保護皮膜が、背面側の
ポリシリコン層と共に得られた。

ウェハを、タングステン・ハロゲン・ランプを備えた放
射炉内に挿入した。ウェハを、背面側にのみ熱放射がお
こり易いように調節した。基板の正面側の温度を、２０
℃／　ｓ　ｅ　ｃの割合で上昇し、３０分間１４０５℃
に維持した。その後、ウェハを、２分間以上の間隔で、
室温で冷却した。（この加熱方法は米国特許節４，６７
６．８４１号明細書（１９８７年６月３０日付け）に開
示されている。） 正面側の酸化物を、ブラッシングと、ｐクリーン（濾過
された硫酸）、及び室温で７：１のＢｏＥで７分間エツ
チングすることによって、除去した。酸化物の除去が完
全かどうかを疎水性試験で確認した。

シリコン・フィルムを薄くするために、１０００オング
ストローム酸化物層を、１０００℃で１００分間、９８
％０２と２％ＨＣＩの混合気体内において成長させた。

酸化物の厚さは１０６８オングストロームと測定された
。酸化物を、２分間の７二１　ＢＯＥで除去した。

ウェハを、ブラッシングとこれに続くｐクリーンで洗浄
した。ウェハを、明るい光線の中で検査した後、１００
　：　ＩＨＦ内に２分間浸して洗浄した。酸化物を、０
゜とＨＣＩの混合気体内で、９５０℃で２４分間成長さ
せた。厚さ３６０オングストロームの酸化物が得られた
。

ウェハを、１００：　ＩＨＦで１分間エツチングするこ
とで洗浄した。ジクロロシランとアンモニア前駆物質の
混合物を用い、基板温度を約７５０℃にし、減圧化学気
相成長法（ＬＰＧＶＤ）によって、約１２００オングス
トロームの窒化シリコンを成長させた。この窒化物の厚
さは、２つのモニタ・ウェハ上で、１２１６オングスト
ローム及び１２２３オングストロームと測定された。ウ
ェハを、再度ブラッシングし、１００　：　ＩＨＦ内で
２分間エツチングすることによって洗浄した。その後、
９００℃のチューブ状加熱炉で、９８％０２と２％ＨＣ
Ｉとの混合気体中に３０分間ざらすことで窒化物を酸化
した。

所定の窒化物を生成するために、最初に３レベル・レジ
ストを用いた。シップレイ（Ｓｈｊｐｌａｙ　）１８２
２レジストの厚さ２．５μｍの層を４００Ｏｒｐｍで回
転させた後、コンベア・ベルト・オーブン・ユニットを
用いて、２５０℃で６００秒焼０た。窒素キャリア・ガ
ス（１５０）ｓ　ｃ　ｃｍ。

ＳｉＨ（６６）ｓｃｃｍＳＮ２０　（１５７５ｓｃｃｍ
）前駆物質を用いて、約１２００オングストロームのＳ
　ｉＯ２を、プラズマ成長させた。プラズマを、２５ｍ
Ｔｏ　ｒ　ｒのガス圧、基板温度が約２００℃の条件下
、４７５ワツトの出力で前駆物質に打ち込んだ。２つの
層の最終的な厚さは１゜７μｍであった。密着強化剤（
ヘキサメチルヂシリザン・ガス）を、ウェハに用いた。

そして、厚さ約７０００オングストロームのシップレイ
１８０５を４０００ｒｐｍで回転させ、］］５℃で焼い
た。レジストを、ＯＣＡ光学露光器と、ゲート領域、ソ
ース領域、ドレインＢｆｉ域の輪郭を描くためのパター
ンを持ったマスクとを用いて、０．７秒間露光した。そ
の後、レジストを除去し、リフティングのために線幅を
測定し、検査した。酸化物をプラズマエツチング法（Ｈ
Ｅ　Ｘ）により５分間エツチングした。この処理は、六
角形エツチング器内で、３段階反応イオン・エツチング
・プロセスを用いて実施された。第１段階は、６０ｍＴ
ｏｒｒの８０％ＣＨＦ　　と２０％ＣＯ２の混合気体中
で４５０Ｖバイアス電圧で、約５分間行われた。第２段
階は、０２内で、６００Ｖバイアスで約５分間行われた
。第３段階は、ＣＯ２内で、４５０Ｖバイアス電圧で３
０−４０分間行われた。

ウェハを検査し、側壁を、３０　：　ＩＢＯＥの中で、
２分間エツチングすることにより除去した。

ウェハを、１００：ＩＨＦで３０秒間洗浄した。

高圧酸化を、８５０℃で、５０００オングストロームの
酸化物を成長させるように行った。酸化物の厚さをｒｌ
ＰＩ定した後、〕Ｏ：１に希釈されたＢＯＥエツチング
溶液（エツチングの割合は２５０オングストロ一ム／ｍ
１ｎ）に２分間浸して５００オングストロームだけ薄く
した。

続いて、下にある窒化物を、熱リン酸中で３０分間エツ
チングした後、ｐクリーンを行った。鳥の口ばし状のも
のを、１０：１に希釈されたＢＯＥ（エツチング速度は
２５０オングストロ一ム／ｍ１ｎ）に３分間浸すことに
より、エツチングした。次に、１５０オングストローム
厚の損傷している酸化物を、９８％０２と２％ＨＣＩと
の混合物を用い９００℃乾燥酸化で３８分間成長させた
。

さらに酸化／エッチバックを行い、デバイスの製造に適
合するようにシリコン・フィルムを一層薄くした。最初
に、１００　：　ＩＢＯＥで１０分間酸化物エツチング
を行い、続いて、９８％０２と２％ＨＣＩを用いて２４
分間、９００℃の乾燥酸化により、厚さ１５０オングス
トロームの酸化物層を成長させた。

ウェハを、ヘキサメチルヂンランザン（ＨＭＤＳ）・ガ
スにさらした。厚さ１．２μｍのシップレイ１８１３を
５０００　ｒ　ｐｍで用いた。ＯＣＡステッパを用いて
所定のｎタブ領域を形成するために、マスクを通して露
光を行った。レジストを、業務用現像液を用いて、現像
した。

Ｐ注入を、５５ｋｅＶ、エクストリオン注入器でＩ　Ｘ
　１０１２ｃ　ｍ−２（７）ドーズ】テ行イ、続イテ７
５分間４００ワットの出力を使用してＭＴＩプラズマ・
エラチャ内で酸素エツチングを行った。レジストを、さ
らにｐストリップ（水成アンモニウム過硫酸塩溶液）を
２０分間用いて除去し、検査して、さらにｐクリーンを
行った。

そして、ウェハをＨＭＤＳガスにさらし、続いて１．２
μｍのシップレイ１８１３を５００回転で使用した。１
１５℃で４５分分間−た後、光学リソグラフィを、ｎタ
ブ領域を定めるためのマスクを用いてＯＣＡステッパ上
で行った。その後、レジストを、２．５分間で現像し、
線幅を測定し、検査を行い、１２０℃で焼いた。そして
、Ｂ注入として、エクストリオン注入器を３０ｋｅＶエ
ネルギーでＩ　Ｘ　１０１２ｃ　ｍ−２のドーズ量で用
い、ｐ注入で述べたようなプロセスを行った。レジスト
を、２０分間ｐストリップ内でエツチングした。

レジストの除去を検査し、さらにｐクリーンを行つた。

その後、注入物は活性化され、最初に１００：ＩＢＯＥ
で７分間洗浄を行い、さらに１００％０２内で、９００
℃３５分間の乾燥酸化を行うことによって押込まれた。

測定された酸化物は１７５オングストロームであった。

様々な酸化ステップで消費されたＳｉフィルムの厚さの
合計は１０５０オングストロームであった。この数字は
ＴＥＭによって測定された最終的な厚さと正確に整合し
た。このプロセスの残りの部分は、ヒレニウス（Ｉｌｉ
ｌｌｅｎｉｕｓ　）らが上記で開示しているバルク対称
ＣＭ　ＯＳプロセスに等しい。

第１図はシリサイド・ソースとシリサイド・ドレインを
持たない誘電性絶縁デバイスを示す図、第２図は本発明
を含むデバイスを示す図である。

出 願 人：アメリカン テレホン アンド ＦＩＧ、　　１ ＦＩＧ、　２

Claims (13)

【特許請求の範囲】
1. （１）シリコンを成分とする基板上の能動領域に、ゲー
   ト領域、ソース領域、及びドレイン領域を形成するステ
   ップ、 ドープト・ソース領域及びドープト・ドレイン領域を形
   成するために、前記ソース領域及びドレイン領域をドー
   ピングするスチップ、及び 不純物拡散を行うために、十分な高温に前記ソース領域
   、ドレイン領域を加熱するステップを有し、 前記基板が前記能動領域から絶縁材料により絶縁され、
   前記ドープト・ソース領域及びドープト・ドレイン領域
   がドープト・シリサイド領域を含み、且つ、前記ドープ
   ト・シリサイド領域が、前記拡散が行われる前に形成さ
   れることを特徴とするデバイスの製造方法。
2. （２）前記シリサイドがコバルト・シリサイドからなる
   ことを特徴とする請求項１記載の方法。
3. （３）前記絶縁材料が二酸化シリコンであることを特徴
   とする請求項２記載の方法。
4. （４）前記絶縁材料が二酸化シリコンであることを特徴
   とする請求項１記載の方法。
5. （５）前記能動領域がＮ形領域とＰ形領域の両方を含む
   ことを特徴とする請求項１記載の方法。
6. （６）前記Ｐ形領域と前記Ｎ形領域が対称であることを
   特徴とする請求項５記載の方法。
7. （７）前記基板がシリコン基板への酸素注入と前記シリ
   コン基板のアニーリングにより形成されることを特徴と
   する請求項１記載の方法。
8. （８）シリコン基板上に、絶縁領域により前記基板から
   絶縁されている少なくとも二つの能動領域を有し、前記
   能動領域が導電領域により分離されるソース領域とドレ
   イン領域を含み、前記導電領域がゲートによって覆われ
   るデバイスにおいて、前記ソース領域と前記ドレイン領
   域が不純物を含有するシリサイド領域を含み、前記導電
   領域に前記不純物がほとんど存在しないことを特徴とす
   るデバイス。
9. （９）前記シリサイドがコバルト・シリサイドであるこ
   とを特徴とする請求項８記載のデバイス。
10. （１０）前記絶縁領域が二酸化シリコンからなることを
    特徴とする請求項９記載のデバイス。
11. （１１）前記絶縁領域が二酸化シリコンからなることを
    特徴とする請求項８記載のデバイス。
12. （１２）少なくとも一つのＮ形領域と一つのＰ形領域を
    含むことを特徴とする請求項８記載のデバイス。
13. （１３）前記ｐ形領域と前記Ｎ形領域が対称であること
    を特徴とする請求項１２記載のデバイス。