JPH0290610A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0290610A JPH0290610A JP24504088A JP24504088A JPH0290610A JP H0290610 A JPH0290610 A JP H0290610A JP 24504088 A JP24504088 A JP 24504088A JP 24504088 A JP24504088 A JP 24504088A JP H0290610 A JPH0290610 A JP H0290610A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- silicon
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 6
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 229910000676 Si alloy Inorganic materials 0.000 description 11
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 11
- 229910001080 W alloy Inorganic materials 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicide nitride Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特にアルミ
ニウムを主成分とする電極配線構造を有する半導体集積
回路の製造方法に関する。
ニウムを主成分とする電極配線構造を有する半導体集積
回路の製造方法に関する。
従来、この種の半導体集積回路の電極配線は素子が形成
された半導体基板の表面を覆う絶縁膜に所定のコンタク
ト孔を設けた後、スパッタリング法によりシリコンとア
ルミニウムの相互拡散を防止するバリアメタル層を形成
し、さらにアルミニウム・シリコン合金膜を被着した後
、アルミニウム・シリコン合金とバリアメタル層を所定
の形状にパターニングして形成されていた。第３図に従
来の方法によりフィールド酸化膜２で区画されたシリコ
ン基板２１上に形成したアルミニウム電極配線の断面図
を示す、バリアメタル層としてチタン・タングステン合
金膜４を使用している。
された半導体基板の表面を覆う絶縁膜に所定のコンタク
ト孔を設けた後、スパッタリング法によりシリコンとア
ルミニウムの相互拡散を防止するバリアメタル層を形成
し、さらにアルミニウム・シリコン合金膜を被着した後
、アルミニウム・シリコン合金とバリアメタル層を所定
の形状にパターニングして形成されていた。第３図に従
来の方法によりフィールド酸化膜２で区画されたシリコ
ン基板２１上に形成したアルミニウム電極配線の断面図
を示す、バリアメタル層としてチタン・タングステン合
金膜４を使用している。
上述した従来の半導体集積回路の製造方法では、第３図
に示すように、シリコン基板１上のフィールド酸化膜２
に設けられたコンタクト孔が小さくなると、スパッタリ
ング法により形成したチタン・タングステン合金膜３が
コンタクト孔に入り込まず、その後アルミニウム・シリ
コン合金膜４を被着してもアルミニウム・シリコン合金
膜４もコンタクト孔に入り込まないため断線してしまう
という欠点を有する。
に示すように、シリコン基板１上のフィールド酸化膜２
に設けられたコンタクト孔が小さくなると、スパッタリ
ング法により形成したチタン・タングステン合金膜３が
コンタクト孔に入り込まず、その後アルミニウム・シリ
コン合金膜４を被着してもアルミニウム・シリコン合金
膜４もコンタクト孔に入り込まないため断線してしまう
という欠点を有する。
またアルミニウム・シリコン合金膜４をバイアススパッ
タ法などによりコンタクト孔に入り込むように被着して
もチタン・タングステン合金膜３はコンタクト孔には被
着されないため、電極配線形成後の熱処理によりシリコ
ン基板１とアルミニウム・シリコン合金膜４が反応して
しまい素子が破壊されてしまう。
タ法などによりコンタクト孔に入り込むように被着して
もチタン・タングステン合金膜３はコンタクト孔には被
着されないため、電極配線形成後の熱処理によりシリコ
ン基板１とアルミニウム・シリコン合金膜４が反応して
しまい素子が破壊されてしまう。
本発明の目的は、コンタクト孔が小さくなってもこのよ
うな問題がなく良好なコンタクトがとれる半導体装置の
製造方法を提供することにある。
うな問題がなく良好なコンタクトがとれる半導体装置の
製造方法を提供することにある。
本発明の半導体集積回路の製造方法は、半導体基板の拡
散層上にシリコンとアルミニウムの相互拡散を防止する
バリアメタル層を形成した後、半導体基板全面に絶縁膜
を形成し、この絶縁膜にバリアメタル層に達するコンタ
クト孔を形成し、この絶縁膜のコンタクト孔をシリコン
にて埋設した後、アルミニウム又はアルミニウム合金膜
を形成して、アルミニウム電極配線を形成するというも
のである。
散層上にシリコンとアルミニウムの相互拡散を防止する
バリアメタル層を形成した後、半導体基板全面に絶縁膜
を形成し、この絶縁膜にバリアメタル層に達するコンタ
クト孔を形成し、この絶縁膜のコンタクト孔をシリコン
にて埋設した後、アルミニウム又はアルミニウム合金膜
を形成して、アルミニウム電極配線を形成するというも
のである。
次に本発明について図面を参照して説明する。
第１図（Ａ）〜（Ｈ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。
るための工程順に配置した半導体チップの断面図である
。
フィールド酸化膜１０２で素子間が分離され、拡散層（
図示しない）が露出したシリコン基板１０１の全面にチ
タニウム膜１６をスパッタリング法により２０〜２００
ｎｍの厚さに被着する（第１図（Ａ））。次にハロゲン
ランプにて、窒素あるいはアンモニア雰囲気中で６００
〜８００℃の温度で３０〜１２０秒の熱処理を行ない拡
散層上の表面を下からチタニウム・シリサイド膜１０７
、窒化チタニウム膜１０８とし、フィールド酸化膜１２
の上は窒化チタニウム膜１０８とする（第１図（Ｂ））
、次にアンモニアと過酸化水素の水溶液により窒化チタ
ニウム膜１０８を除去した後、再度窒素又はアンモニア
雰囲気中で熱処理を行ないチタニウム・シリサイド膜１
０７の表面の窒化チタニウム膜を形成する（第１図（Ｃ
））。このチタニウム・シリサイド膜１０７の表面の窒
化は、アンモニア雰囲気中で高周波プラズマにより行な
うこともできる０次にＣＶＤ法によりシリコン基板１１
全面にリンケイ酸ガラス（ＰＳＧ）膜１０３を形成した
後１．ｊ７）ＰＳＧ膜１０３に窒化チタニウム膜１０９
に達するコンタクト孔１１０を設ける（第１図（Ｄ））
、次に、減圧ＣＶＤ法により多結晶シリコン膜１１１を
シリコン基板１０１の全面に開口部の径の２分の１以上
の膜厚に形成し、開口部を多結晶シリコンで埋設する（
第１図（Ｅ））、次にシリコン基板゛１０１上の多結晶
シリコン膜１１１をＰＳＧ膜１０３の表面が露出するま
でエツチングしく第１図（Ｆ））、銅を１％程度と、シ
リコンを０．５％程度含んだアルミニウム合金膜１１２
をスパッタリング法により形成した後、通常のリングラ
フィ技術を用い所定の形状にバターニングする（第１図
（Ｇ））、最後に素子の安定化を図るために４００〜５
００℃の温度で１０〜３０分程度の熱処理を行なう。こ
の時、コンタクト孔の多結晶シリコンとアルミニウム合
金が反応し一体化して開口部内はアルミニウム合金（１
１２’）で埋設される（第１図（Ｈ））。
図示しない）が露出したシリコン基板１０１の全面にチ
タニウム膜１６をスパッタリング法により２０〜２００
ｎｍの厚さに被着する（第１図（Ａ））。次にハロゲン
ランプにて、窒素あるいはアンモニア雰囲気中で６００
〜８００℃の温度で３０〜１２０秒の熱処理を行ない拡
散層上の表面を下からチタニウム・シリサイド膜１０７
、窒化チタニウム膜１０８とし、フィールド酸化膜１２
の上は窒化チタニウム膜１０８とする（第１図（Ｂ））
、次にアンモニアと過酸化水素の水溶液により窒化チタ
ニウム膜１０８を除去した後、再度窒素又はアンモニア
雰囲気中で熱処理を行ないチタニウム・シリサイド膜１
０７の表面の窒化チタニウム膜を形成する（第１図（Ｃ
））。このチタニウム・シリサイド膜１０７の表面の窒
化は、アンモニア雰囲気中で高周波プラズマにより行な
うこともできる０次にＣＶＤ法によりシリコン基板１１
全面にリンケイ酸ガラス（ＰＳＧ）膜１０３を形成した
後１．ｊ７）ＰＳＧ膜１０３に窒化チタニウム膜１０９
に達するコンタクト孔１１０を設ける（第１図（Ｄ））
、次に、減圧ＣＶＤ法により多結晶シリコン膜１１１を
シリコン基板１０１の全面に開口部の径の２分の１以上
の膜厚に形成し、開口部を多結晶シリコンで埋設する（
第１図（Ｅ））、次にシリコン基板゛１０１上の多結晶
シリコン膜１１１をＰＳＧ膜１０３の表面が露出するま
でエツチングしく第１図（Ｆ））、銅を１％程度と、シ
リコンを０．５％程度含んだアルミニウム合金膜１１２
をスパッタリング法により形成した後、通常のリングラ
フィ技術を用い所定の形状にバターニングする（第１図
（Ｇ））、最後に素子の安定化を図るために４００〜５
００℃の温度で１０〜３０分程度の熱処理を行なう。こ
の時、コンタクト孔の多結晶シリコンとアルミニウム合
金が反応し一体化して開口部内はアルミニウム合金（１
１２’）で埋設される（第１図（Ｈ））。
第２図（Ａ）〜（Ｅ）は本発明の第２の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。第１の実施例同様、フィールド酸化ｌｌ１２０２によ
り素子が分離され、拡散層（図示しない）が露出したシ
リコン基板２０１の全面にアルゴンと窒素の混合雰囲気
中でチタニウム・タングステン合金をスパッタリングし
、窒化チタニウム・タングステン合金膜２１３を５０〜
２００ｎｍの厚さに形成し、この窒化チタニウム・タン
グステン合金膜２１３をその後コンタクト孔が形成され
る周辺にのみ残るように選択的に除去する（第２図（Ａ
））、次にＣＶＤ法によりシリコン基板２０１全面ＰＳ
Ｇ膜２０３を形成した後、このＰＳＧ膜２０３に窒化チ
タニウム・タングステン合金膜２１３に達するコンタク
ト孔２１０を形成する（第２図（Ｂ））、次に減圧ＣＶ
Ｄ法により多結晶シリコン膜２１１をシリコン基板２０
１の全面にコンタクト孔の径の２分の１以上の膜厚に形
成し、コンタクト孔を多結晶シリコンで埋設した後、多
結晶シリコン膜の平坦部での膜厚が数十ナノメータにな
るまでエツチングする（第２図（Ｃ））、次に純アルミ
ニウムを１μｍ程度の厚さにスパッタリングしてアルミ
ニウム膜２１４を形成した後、通常のりソグラフイ技術
を用い純アルミニウム膜２１４、多結晶シリコン膜２１
１を連続的にエツチングし、所定の形状にパターニング
する（第２図（Ｄ）、）、最後に素子の安定化を図るた
めに、５００℃の熱処理を行なう。この時多結晶シリコ
ンと純アルミニウムが反応しアルミニウム・シリコン合
金膜２１５となり、アルミニウム・シリコン合金膜によ
る電極配線が形成される（第２図（Ｅ））。
るための工程順に配置した半導体チップの断面図である
。第１の実施例同様、フィールド酸化ｌｌ１２０２によ
り素子が分離され、拡散層（図示しない）が露出したシ
リコン基板２０１の全面にアルゴンと窒素の混合雰囲気
中でチタニウム・タングステン合金をスパッタリングし
、窒化チタニウム・タングステン合金膜２１３を５０〜
２００ｎｍの厚さに形成し、この窒化チタニウム・タン
グステン合金膜２１３をその後コンタクト孔が形成され
る周辺にのみ残るように選択的に除去する（第２図（Ａ
））、次にＣＶＤ法によりシリコン基板２０１全面ＰＳ
Ｇ膜２０３を形成した後、このＰＳＧ膜２０３に窒化チ
タニウム・タングステン合金膜２１３に達するコンタク
ト孔２１０を形成する（第２図（Ｂ））、次に減圧ＣＶ
Ｄ法により多結晶シリコン膜２１１をシリコン基板２０
１の全面にコンタクト孔の径の２分の１以上の膜厚に形
成し、コンタクト孔を多結晶シリコンで埋設した後、多
結晶シリコン膜の平坦部での膜厚が数十ナノメータにな
るまでエツチングする（第２図（Ｃ））、次に純アルミ
ニウムを１μｍ程度の厚さにスパッタリングしてアルミ
ニウム膜２１４を形成した後、通常のりソグラフイ技術
を用い純アルミニウム膜２１４、多結晶シリコン膜２１
１を連続的にエツチングし、所定の形状にパターニング
する（第２図（Ｄ）、）、最後に素子の安定化を図るた
めに、５００℃の熱処理を行なう。この時多結晶シリコ
ンと純アルミニウムが反応しアルミニウム・シリコン合
金膜２１５となり、アルミニウム・シリコン合金膜によ
る電極配線が形成される（第２図（Ｅ））。
以上の説明において、バリアメタル層としてチタニウム
・シリサイド膜−窒化チタニウム膜の２層膜、窒化チタ
ニウム・タングステン合金膜を例にあげたが、高融点金
属の窒化膜、高融点金属シリサイド膜、高融点金属シリ
サイドの窒化膜、又はこれらの組合せを用いることがで
きる。
・シリサイド膜−窒化チタニウム膜の２層膜、窒化チタ
ニウム・タングステン合金膜を例にあげたが、高融点金
属の窒化膜、高融点金属シリサイド膜、高融点金属シリ
サイドの窒化膜、又はこれらの組合せを用いることがで
きる。
以上説明したように本発明は、半導体基板の拡散層上に
、シリコンとアルミニウムの相互拡散を防止するバリア
メタル層を形成した後、絶縁膜を形成し、この絶縁膜に
バリアメタルに達するコンタクト孔を設け、コンタクト
孔を多結晶シリコンにて埋設し、純アルミニウム又はア
ルミニウム合金を被着し電極配線を形成することにより
、絶縁膜に設けるコンタクト孔の径が小さくなっても、
コンタクト孔をアルミニウム合金で埋設し平坦化できる
ため、半導体基板内に形成された素子の接続を確実にで
き、さらにその後のプロセスたとえば第２．第３１１の
アルミニウム電極配線やパッシベーション膜の形成が容
易となる効果を有している。
、シリコンとアルミニウムの相互拡散を防止するバリア
メタル層を形成した後、絶縁膜を形成し、この絶縁膜に
バリアメタルに達するコンタクト孔を設け、コンタクト
孔を多結晶シリコンにて埋設し、純アルミニウム又はア
ルミニウム合金を被着し電極配線を形成することにより
、絶縁膜に設けるコンタクト孔の径が小さくなっても、
コンタクト孔をアルミニウム合金で埋設し平坦化できる
ため、半導体基板内に形成された素子の接続を確実にで
き、さらにその後のプロセスたとえば第２．第３１１の
アルミニウム電極配線やパッシベーション膜の形成が容
易となる効果を有している。
また、半導体基板とアルミニウム合金の間にはバリアメ
タル層があり、このバリアメタル層は半導体基板上に絶
縁膜を被着する前形成されているため、絶縁膜に設けた
コンタクト孔の径が小さくなっても十分なバリア性が確
保でき、アルミニウムにより素子が破壊されるという恐
れは全く無いという効果も有する。
タル層があり、このバリアメタル層は半導体基板上に絶
縁膜を被着する前形成されているため、絶縁膜に設けた
コンタクト孔の径が小さくなっても十分なバリア性が確
保でき、アルミニウムにより素子が破壊されるという恐
れは全く無いという効果も有する。
第１図（Ａ）〜（Ｈ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図、第２
図（Ａ）〜（Ｅ）は本発明の第２の実施例を説明するた
めの工程順に配置した半導体チップの断面図、第３図は
従来例を説明するための半導体チップの断面図である。 １．１０１，２０１・・・シリコン基板、２，１０２．
２０２・・・フィールド酸化膜、３，１０３゜２０３・
・・ＰＳＧ膜、４・・・チタン・タングステン合金膜、
５・・・アルミニウム・シリコン合金膜、１０６・・・
チタニウム膜、１・０７・・・チタニウム・シリサイド
膜、１０８，１０９・・・窒化チタニウム膜、１１０．
２１０・・・コンタクト孔、１１１゜２１１・・・多結
晶シリコン膜、１１２，１１２’・・・アルミニウム合
金膜、２１３・・・窒化チタニウム・タングステン合金
膜、２１４・・・純アルミニウム膜、２１５・・・アル
ミニウム・シリコン合金膜。 代理人 弁理士 内 原 晋 あ１ あｊ ３３図
るための工程順に配置した半導体チップの断面図、第２
図（Ａ）〜（Ｅ）は本発明の第２の実施例を説明するた
めの工程順に配置した半導体チップの断面図、第３図は
従来例を説明するための半導体チップの断面図である。 １．１０１，２０１・・・シリコン基板、２，１０２．
２０２・・・フィールド酸化膜、３，１０３゜２０３・
・・ＰＳＧ膜、４・・・チタン・タングステン合金膜、
５・・・アルミニウム・シリコン合金膜、１０６・・・
チタニウム膜、１・０７・・・チタニウム・シリサイド
膜、１０８，１０９・・・窒化チタニウム膜、１１０．
２１０・・・コンタクト孔、１１１゜２１１・・・多結
晶シリコン膜、１１２，１１２’・・・アルミニウム合
金膜、２１３・・・窒化チタニウム・タングステン合金
膜、２１４・・・純アルミニウム膜、２１５・・・アル
ミニウム・シリコン合金膜。 代理人 弁理士 内 原 晋 あ１ あｊ ３３図
Claims (1)
- アルミニウムを主成分とする電極配線構造を有する半
導体集積回路の製造方法を行うにあたり、半導体基板の
拡散層上にシリコンとアルミニウムの相互拡散を防止す
るバリアメタル層を形成する工程と、絶縁膜を前記半導
体全面に形成する工程と、前記バリアメタル層上の前記
絶縁膜にコンタクト孔を形成する工程と、前記コンタク
ト孔をシリコンにて埋設する工程と、前記半導体基板上
に純アルミニウム膜またはアルミニウム合金膜を形成す
る工程を含むことを特徴とする半導体集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245040A JP2890419B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245040A JP2890419B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290610A true JPH0290610A (ja) | 1990-03-30 |
| JP2890419B2 JP2890419B2 (ja) | 1999-05-17 |
Family
ID=17127690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245040A Expired - Lifetime JP2890419B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890419B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0555219A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046024A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6097668A (ja) * | 1983-11-01 | 1985-05-31 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62140435A (ja) * | 1985-12-13 | 1987-06-24 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-09-28 JP JP63245040A patent/JP2890419B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046024A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6097668A (ja) * | 1983-11-01 | 1985-05-31 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62140435A (ja) * | 1985-12-13 | 1987-06-24 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0555219A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2890419B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639925A (ja) | 半導体装置の製造方法 | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JP3028519B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH10209278A (ja) | 半導体装置およびその製造方法 | |
| JPH0290610A (ja) | 半導体集積回路の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH0316145A (ja) | 半導体装置の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP2850380B2 (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH02133924A (ja) | 半導体装置及びその製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPS62117368A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0311732A (ja) | 半導体装置の配線形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JP2002343795A (ja) | 半導体装置およびその製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH04167521A (ja) | 半導体装置の製造方法 |