JPS62142319A - 半導体装置のド−プ領域／接点構造とその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、更に具体的に云えば、砒化ガリウ
ム装置内にセルファライン領域を形成１′ることに関づ
る。

従来の技術及び１７１題点 砒化ガリウムは、その電子移り１度が高い点で、高速集
積回路に対する競争のリーグとして生まれた。更に、こ
れは半絶縁形式で利用することが出来、大抵の砒化ガリ
ウム装置の技術はシリコンよりも合計間の電離放（ト）
に対する放射の硬さが一層良いと予想される。待に砒化
ガリウム）ａ金形電界効果トランジスタＬＩＦＥＴ）は
相補形集積回路の設計に使った時、１回の↓ｈ象の混乱
に対して硬さが一層高いと予想される。エンハンスメン
ト／デプリーション技術に基づく直結形Ｆ　Ｅ　’ｒ論
１１１ｊ回路（Ｄ　ＣＦ　Ｌ　＞は小電力高速集積回路
の用途に対する主な候補名どして出現してさた。然し、
引込みゲート方法にＪ：ってｙＢされたエンハンスメン
ト形（通常オフ）Ｍ［５ＦＥＴは、ウェット又はドライ
・エツチングによる閾１ｌｌｉ　？Ｈ圧の調節の為に、
そのプロセスに厳しい１．１１　ｉ２１＋が必要である
と共に、凹部のエッチの為に、歩留りの（ＩＴ、下の問
題がある。

ブレーナ方法では、チャンネルダ１戚を形成した後は、
エンハンスメント形ＭＦＳＦＦｌ−（ｔ＝ルファライン
であってもなくても）の（８４１Ｆ１’；Ｍ圧は調節す
ることが出来ない。この為、出発材料のスクリーニング
を慎重に行ない、イオン打込み及びアニーリング工程の
再現性を改善することにより、閾値電圧を制御しなけれ
ばならない。

これと対照的に、ＪＦＥＴ方法は、装置の性能を同等低
下することなり、製造上に一層の融通性が＋’７られ、
集積回路での論理の変化が一層大きいと云う利点がある
。公知のＪＦＥＴｈ法（例えば１９８２年ＧａＡｓ　　
ＩＣシンポジウム１８７頁乃至１９０頁所械のＷ、力１
〜つ他の論文［高速、小電力ＧａＡｓ　　ＪＦＥＴ技術
」参照）テハ、気体状拡散３≦１又はその他の固体源を
使った選択的な拡散により、ｏ　＋　１Ｗ合ゲート領域
が形成され、この源は後で剥がさなければならない。こ
の為、ゲート金属をｐ＋領領域再び整合させなければな
らないので、ミクロン寸法のゲートを製造することが出
来ない。イオン打込み接合にも同じことが云える。５１
ＥＥＥ　　Ｅｌｅｃ、Ｄｅｖ、Ｌｅｔｔ。

２１　（１９８４年）所載のＲ，ツレーグ他の論文「二
重打込みＧａＡｓ相補形ＪＦＥＴＪ参照。このリアライ
ンメントの問題により、アラインメントの許容交差が得
られる様に、ソース及びドレインをゲートから遠く離づ
ことが必要になり、その為に直列抵抗が入る。高温処理
によってオーミック接点が劣化する為に、！Ｊ造が完了
した後は、閾値電圧を調節することも出来ない。この為
、公知のＪ　Ｆ　Ｅ　Ｔ方法は、ミクロン寸法のゲート
を利用することが出来ないと共に、閾値電圧の調節が出
来ないと云う問題がある。

バイポーラ形砒化アルミニウム・ガリウム・ヘテロ接合
トランジスタ、特にヘテロ接合１２Ｌ装置（１９８２年
ＧａＡｓ　　ＩＣシンポジウム１００所載のＨ，イワシ
の論文ｒＧａＡｓバイポーラ・ゲート・アレー技術」参
照）は装置の寸法によって速度が制限されている。典型
的な方法はｐ＋領領域形成する為に３ｅの様な打込み部
を用い、このｐ十領域にこの後金−亜鉛のオーミック接
点を適用する。然し、この為には打込みの後に接点のア
ラインメントが必要であり、寸法の縮小が制限される。

砒化ガリウム及びその他の■−ｖ族装買では、セルファ
ライン接点を達成するのが問題である。

問題点を解決する為の手段及び作用 本発明は砒化ガリウム及びその他のＩ−Ｖ族化合物に対
し、ドーブダ１域に対するピルファライン接点を作る為
にドーパントを拡散する為のそれ自ｑの源どして作用す
るシリサイド・メタライズ部を提供する。調節用の拡散
を行なう為に、このメタライズ部と共に使われる高温で
安定なオーミック接吃ｔし提供する。史に、バイポーラ
・トランジスタにベース−エミッタＩｌ′４造を設ける
為にメタライズ部と共に使うことが出来る側壁セルファ
ライメント方法し提供する。好ましい実施例では、己れ
にＪ−リ、メタライズ部をＪＦＥＴゲートとして使うと
共に高温Ａ゛−ミック接点をソース及びドレイン接点と
して使う■、１、追加のドライブイン拡散により、閃圃
電圧を調節することか出来ると共に、メタライズ部から
のドーピングを使って、バーポーラ・ヘテロ接合トラン
ジスタで外因性ベースを形成する時、面積の小ざいエミ
ッタ又はコレクタが得られ、反転トランジスタのエミッ
タ又はコレクタに側壁セルフアライメントを用いる。好
ましい実施例は砒化ガリウム上に適用された亜鉛タング
ステン・シリサイドを含む。好ましい実施例のオーミッ
ク接点は、共晶でない金：ゲルマニウムを含み、好まし
い実施例の側壁セルフアライメントは、砒化ガリウム上
の窒化シリコン／二酸化シリコンのデボジッションを含
む。

この為、アラインメントの問題並びに高温によるオーミ
ック接点の劣化の問題が本発明によって解決される。

実　　施　　例 第１の好ましい実施例の装置は、図面に全体的に３０で
示す接合形゛上界効果トランジスタ（Ｊ１＝ＥＴ）であ
るが、これが第１八図及び第１Ｂ図に簡略側面断面図及
び平面図で示されている。この装置は、半絶縁性単結晶
砒化ガリウム基板３２、基板３２内のｎ形チＩＩンネル
層３４、厚さ約２゜５００人のｎ＋形ソース領域３６、
ｎ十形ドレイン領域３８、庖３４内にある深さ約ｉ、ｏ
ｏｏ人で長さ１ミクロンのｐ十形接合ゲート４０、この
接合ゲート４ｏの上にあるタングステン・シリリ゛イド
亜鉛ゲート４２、ゲート４２の上のニッケル接点層４４
、ソース・オーミック接点４８、ドレイン・オーミック
接点５０及び窒化シリコン絶縁体６ｏを含む。ゲート４
２及び接合ゲート４０の幅は！１１！型的には数ミクロ
ンである。餞型的にはＪＦ　Ｅ　Ｔ　３０　ハ、コ（１
）様な他＋７）ＪＦＥＴ１バイポーラ・トランジスタ、
ＭＥＳＦＥＴ、ダイオード、薄膜抵抗及びリアクタンス
の様な種々の装置を含む集積回路の一部分である。

ＪＦＥＴ３０の特性は、次に述べる様に、第２Ａ図乃至
第２Ｄ図に簡略断面図で示した、ＪＦＥＴ３０の第１の
好ましい実施例による製造方法の工程を考えれば、最も
よく説１ｇ１出来る。

（２）　半絶縁性砒化ガリウム基板３２にフォトレジス
トを回転付着し、パターンを定めて、チャンネル３４と
ソース３６及びドレイン３８を限定する。次に、パター
ンを定めたフォトレジストをマスクとして使って、（３
Ｑ　ｋｅＶで３×１０１２シリコン原子／傭２の９吊を
打込む。これによってｎ形チャンネル３４とソース及び
ドレインに対するｎ影領域が形成される。次に再び７７
＋１−レジストを回転付着させ、パターンを定めて、ソ
ース３６とドレイン３８だけを限定し、１７５ｋｃＶで
３×１０１３シリ］ン原子／ｃＩＲ２の分量をＩ■込み
、ソース３６及びドレイン３８のドーピングをｎ＋に高
める。この打込みの後、８５０℃でアニールづる。

第２Ａ図参照。

０　最初の５００人は約１０％の亜鉛で構成し、残りの
ｉ、ｏｏｏ入は亜鉛なしで、亜鉛及びタングステン・シ
リサイド（Ｗ　　Ｓ　ｉ　３　＞をスパッタリングする
ことにより、ゲート・メタライズ部をデポジットする。

次にシリサイドの上に１００人のニッケルをデポジット
する。）Ａ１〜レジス１〜をニッケルの上に回転付者し
、パターンを定めて、ニッケル層４４を限定する。次に
ＣＦ４−＋−０２を用いて、ニッケル及び亜鉛タングス
テン・シリサイドをプラズマ・エツチングする為のマス
クとしてこのフォトレジストを使う。亜鉛タングステン
・シリサイドの底部だけが亜鉛を含んでいて、プラズマ
・エツチングをヤリ易くすること、並びにプラズマ・エ
ツチングによって若干の亜鉛の残漬が残るが、これは希
釈ＨＣ１に浸漬することによって剥がすことが出来るこ
とに注意されたい。ニッケル４４はプラズマ・エツチン
グによく耐えるが、亜鉛タングステン・シリ争ナイドは
侵食され、ゲート４２から張出すニッケル４４が残る。

第２Ｂ図参照。

（へ）　プラズマ強化ＣＶＤにより、８００人の厚さに
窒化シリコン・キレツブ［９６０をデポジットし、６０
０℃で３０秒間の手早い熱アニーリング・パルスにより
、亜鉛がゲート４２からチャンネル３４に拡散し、接合
ゲート４０を形成する。熱パルスの持続時間がチャンネ
ル３４のドーピングカイロに関係すること、並びにＪＦ
ＥＴ３０の開鎖電圧を調節する為に、後で別の熱パルス
によるドライブインが使われることに注意されたい。第
２Ｃ図参照。

（へ）　フォトレジストを回転付着させてパターンを定
め、ソース及びドレイン接点を限定し、パターンを定め
たレジストをマスクとして使って、窒化シリコン６０を
エッチする。パターンを定めたレジストを残し、１００
人のニッケル、ｉ、ｏ。

０人の金：ゲルマニウム（単品で７５％：２５％）、２
００へのニッケル及び１，５００人の舎をデポジットす
る。フォトレジストをアセ１−ンに溶解し、ソース接点
及びトレイン）３点を除いて、金属を浮上らせる。金属
を５５０°Ｃで約１０沙門合金化させる。こ杭によって
１０’Ω−ｃｍ２程度の接触抵抗を持つソース接点４８
及びドレイン接点５０が出来る。ニッケルが一層良い、
安定なオーミック接点を招くことに注意されたい。約２
０重ｉｎ％未満のゲルマニウムを持つ接点台ａは泥水状
になり、ｌａｌ値調曲調節用パルスの際、効果がないこ
とに注意されたい。次に、口うい゛う１区点を使って装
置３ｏの閾値電圧を検査し、！ＩＩ！を的には持続時間
が数秒間の熱パルスを５５０　’Ｃで相次いで使うこと
により、調節する。第２Ｄ図参照。共晶でない金：ゲル
マニウム合金はこういう閾値調節パルスの闇安定て・あ
るが、清適の共晶合金は４５０℃以上にすることが出来
ないことに注意されたい。

第３図は幅４０ミクｌコンのゲートを持つエンハンスメ
ント形Ｊ　Ｆ　Ｅ　Ｔ　３０の典型的な電流−電圧４？
ｉ竹を承り。実効的なゲート長は約１．４ミクロンであ
ると評価される。この装置は高い飽和電流、１７５１１
１ｓ／’ｍのトランスコンダクタンス及び約１０００の
低いＡン抵抗値を持っている。閾値電流は閾値用１Ｆで
ゲート幅１μｍ当たり約０．３μ八であると１１１１１
定されたが、これ＄ｉＭＥ日５ＦＥＴｆ７）［ｉよりし
低い。

第４図は３０秒の一定の熱アニール・パルスに対し、閾
値調節用のアニーリング温度の関数として閾（ｆＩ雷電
圧変化を承り。手早い熱アニーリングはΔ、Ｇ、アソシ
エイツ社のヒートパルス２１０内で行なった。妥当に短
い時間内に閾ｉｆ（電圧を調節する為に、約５５０°の
温度を使うべきである。

５５０°Ｃより高くすると、第４図に示す様に、変化が
急速に過ぎる。チャンネル３４内の接合ゲート４０の急
峻さ並びに高い温度に於ける閾値電圧の安定性は、共に
ゲート・メタライズ部内の亜！１１濃度の関数であり、
￥を置の良好な特性並びに安定性の両方が（；１られる
様に最適にすることか出来る。

実際、２００　’Ｃでは、閾値電圧の０．１ボルトのド
リフトの予測時間は１００．０００時間を越える。

第５Ａ図乃至第５Ｅ図は、第２の好ましい実施例のＪＦ
ＥＴ１３０を製造する工程の簡略側面断面図である。こ
の実施例はニッケル層４４を省略した点が、ＪＦＥＴと
異なる。即ち、簡単に云うと、第５図は半絶縁性砒化ガ
リウム基板１３２内にｎ形ヂャンネル１３４及びｎ十形
ソース１３６及びドレイン１３８を形成する為の打込み
を示す。

第５Ｂ図は亜鉛タングステン・シリサイド・ゲートのデ
ボジッシミンとパターニングを示す。第５Ｃ図は窒化シ
リコン１６０のデボジッションと、ゲート１４２からチ
ャンネル１３４に亜鉛を拡散してｐ十形接合ゲート１４
０を形成する為の熱パルスを示ず。第５Ｄ図は窒化物１
６０のパターニングと、ソース接点１４８及びドレイン
接点１５０に対する高温オーミック・メタライズ部のデ
ボジッションを示Ｊ、最後に、第５Ｅ図は閾値電圧を調
節する為の亜鉛のドライブイン（破線から実線へ）を示
す。

全体を２３０で示寸第３の好ましい実施例のＪＦＥＴは
、セルファラインのソース及びドレイン接点と、金属ゲ
ートとセルファラインである接合ゲートを持っている。

特に、第６Ａ図及び第６Ｂ図はＪＦＥＴ２３０の簡略側
面断面図及び平面図であり、このＪＦＥＴは、半絶縁性
の単結晶砒化ガリウム導Ｊ板２３２．基板２３２内にあ
るｎ形ヂャンネル層２３４、厚さ約２，０００人の「）
十形ソース’Ａ　Ｉｉｌ　２３６、ｎ十形ドレイン領域
２３８及び層２３４内にある深さ約ｉ、ｏｏｏ人で長さ
１ミクロンのｐ上形接合グー１〜２４０１接合ゲート２
４０の上にあるタングステン・シリ（Ｙイド亜鉛ゲート
２４２、ゲート２４２の上のニッケル接点層２４４、ゲ
ー１へ・Ａ−−ミック）シ点２４６、ソース・オーミッ
ク接点２４８及びドレイン・オーミック接点２５０を持
っている。ゲート２４２及び接合ゲート２４０の幅は典
型的には数ミクＩコンである。ソース接点２４８及びド
レイン接点２５０のセルファラインの特徴は、第７Ａ図
乃至第７Ｄ図に示した、次に述べる工程を含む第３の好
ましい実施例の製造方法で最も良く理解されよう。

＠　最初に基板１３２に打込んでアニールし、基板３２
と同じ様に、チャンネル２３４、ソース２３６及びドレ
イン２３８を形成する。第２Δ図参照。次に亜鉛タング
ステン・シリサイドのゲート金属及びニッケルをデポジ
ットし、パターンを定めて、やはり基板３２の場合の様
に、ゲート２４２及びニッケル層２４４を作る。第２Ｂ
図参照。

次に、基板３２の場合と同じく、窒化シリコン・キャッ
プをデポジン１−シ、急速な熱パルス・アニールにより
、ゲート２４２からチ１１ンネル２３４に亜鉛を駆動し
て、ｐ十形接合ゲート２４０を形成づる。第２Ｃ図参照
。次に窒化シリコン・キャップを剥がし、プラズマ強化
ＣＶ　Ｄにより、二酎化シリコン２６２をデポジットす
る。これによって、第７Ａ図に示す様に、「パン切れ」
形のデポジットが出来る。ニッケル層２４４がゲート２
４２の上から張出すことにより、パン切れ形が強まるこ
とに注意されたい。

■　ＣＦ４を用いた反応性イオン・エツチングにより、
ニッケル層２４４の張出しによって保護されたゲート側
壁フィラメント２６４を除いて、全ての二酸化物２６２
が異方性を以って除去される。第７Ｂ図参照。

（Ｑ　オーミック金属をスパッタリングによってデポジ
ットして、ゲート接点２４６、ソース接点２４８及びド
レイン接点２５０を形成する。第７Ｃ図参照。ソース接
点２４８及びグー１〜２４２の間の隔たりが酸化物側壁
フィラメント２６４の厚さであり、これがゲート２４２
の上のニッケル２４４の張出しに等しいことに注意され
たい。勿論、これはドレイン接点２５０とグー１−２４
２の間の隔たりでもある。オーミック金属がＪＦ［Ｔ２
Ｏと同じ金：ゲルマニウムである場合、デ、ボジツシコ
ンは前に述べた様に進められ、その後５５０　ｃで１０
秒間、合金化用のアニールを行４Ｔう。

＠　酸化物側壁フィラメン１〜２６２を剥がしてＪ　Ｆ
　Ｅ　Ｔ　２３０を作る。接点ライ＼７、不活性化層、
パッケージ等は、他の実施例にあったから、図面を見易
くする為に省略しである。高温による共晶て゛ない金：
ゲルマニウム接点を所定位置に置いて、ＪＦＥＴ２３０
を検査し、前に述べた様に閾値電圧をＡ節することが出
来る。

ソース接点２４８及びゲート２４２の間の隔たりは典型
的には約３．０００人であり、従ってソースからドレイ
ンまでの合計距藺は約２乃至３ミクロンにすることが出
来るが、これはソースからドレインまでの全部の距離が
７ミクロン又はそれ以上である公知のＪＦＥＴよりもず
っと小さい。

、１ＦＥＴ３０，１３０．２３０ＱＴｈびにそ１７）ｌ
！ｌＲ方法は、（ｉ）ドーピング・レベルが市場で入手
し得る砒化ガリウム材料の前日効果より十分高い。

（ｔ　ｉ　）　１１＠チヤンネルが、種々の現象によっ
て一様性及び再現性に問題を生ずる様な砒化ガリウムの
表面より下方にある。（ｉｉｉ）シリコン打込み部のＭ
　／〕（多くて深い為に、打込み部の活性化の為に急速
な熱アニーリングを使うことが出来る。（ｉｖ）ドーパ
ントの源としてゲートを使うと共に側壁フィラメントを
使うことにより、セルフアライメント並びに僅かな大き
めの寸法が得られる。ｍＪＦＥＴのゲート障壁の高さく
典型的に１．４ｅＶ＞がＭＥＳＦＥＴのそれ（０，８ｅ
Ｖ）よりしずつと大きく、この為、一層大ぎな論理電圧
の変化が得られる。（ｖｉ）閾値電圧を調節することが
出来、こうして歩留りを高めることが出来る。（Ｖｉｉ
）この方法は、ＭＥＳＦＥＴを用いて製造することが出
来４ｉい相補形論理回路にし拡張することが出来ると八
う特徴を持っている。

第４の好ましい実施例のバイポーラ・トランジスタが第
８Ａ図及び第８Ｂ図に簡略側面断面図及び平面図で示さ
れていて、全体を３３０で示しであるが、これはｎ−形
ＧａＡｓＷ板３３２、ｎ形△ＩＧａＡＳエミッタ３３４
、ｐ形 ×１−ｘ ＧａＡｓベース３３６、ｎ形ＧａＡＳコレクタ３３８、
ｐ十形外因性ベース３４０、］レクク接点３４２、！１
Ｆ鉛タングステン・シリサイド・ベース接点３４４、窒
化シリコン絶縁体３４６、窒化シリコン側壁隔離部３４
８、二酸化シリコン絶縁体３５２及び装置の隔離部３５
４を持っている。第８Ｂ図の平面図は、領域３４０が環
状であることを示しており、これは約５ミクロン平方で
あって、２ミクロンの四角な孔を侍っている。装置＆３
３０はエミッタ（基板３３２〉をアースした反転へゾロ
接合バイポーラｎ−ｐ−ｎｔ−ランラスタである。

この構成は集積注入論理回路（Ｉ２１）に信用である。

勿論、３３８をエミッタにし、３３４を＝ｌレクタにし
てしよい。装置３３０並びにその特性のこれ以外の説明
は、次に第４の好ましい実施例の製造方法の説明に関連
して行／ｊうのがｂｊち良い。

〈ω　表面から次に述べる順序で各層を持つ中結晶の層
状基板を出発材料とする。厚さ３，０００人の［）形Ｇ
　ａ　Ａ　Ｓ　ＸＩｊ７ざ２．０００人のｐ形ＧａＡＳ
、厚さ８．０００人のｎ形 Ａｊ！　　Ｑａ　　　Ａｓ、及び厚さ少なくとも２ミク
ｘ　　　１−Ｘ ロンのｒ）−形ＧａＡｓである。この庖状桔板はＭＢＦ
又はＭＯＣＶＤによって成長させることが出来る。フオ
トレジス１〜を回転付着さＵると共に、そのパターンを
定めて、８ミクロン平方の中に５ミクロンの孔を持つ環
状の隔離領域３５４を限定する。第８Ｂ図参照。次にこ
のフォトレジストを陽子の打込みの為のマスクとして使
って、隔離層［３５４を形成する。フォトレジストを除
去し、１．０００人の窒化シリコンをデポジットし、パ
ターンを定めて隔離層３４６を形成する。次に亜鉛及び
タングステン・シリサイドをスパッタリングすることに
より、３，０００人の亜鉛タングステン・シリサイド３
４３をデボジツ１〜し、ＰＥＣＶＤによって２．０００
人の二酸化シリコン３５１をデポジットする。第９Ａ図
咎照。

（ハ）　フォトレジストを回転付着させ、パターンを定
めて、１１状領１１！３４０内に孔を限定し、このフォ
トレジストをマスクとして使って、ＣＦ４−Ｏ２内で酸
化物３５１及びシリサイド３４３のプラズマ・エツチン
グを行なう。これによって酸化物論１１１１　Ｆ、！１
３５２及び亜鉛タングステン・シリサイドのベース接点
３４４が形成される。シリサイドは酸化物にすらエツチ
ングが速く、張出しが形成されることに注意されたい。

第９Ｂ図参照。

（へ）　３．０００人の窒化物３４７を同形にデポジッ
トし、７００℃で３０秒間速い熱アニーリングを行なう
ことにより、亜鉛がジシリリイド３４４から拡散して、
ｐ十形外因性ベース３４−〇を形成する。外因性ベース
３４０がＧａＡ３層及びＡＩ　　Ｇａ　　　ＡＳＩＩの
一部分を含んでいることｘ　　　１−ｘ に注意されたい。強いドーピングにより、外因性ベース
３４０では層の区別が問題にならなくなり、この為、図
面では層の記入を省略した。更に、この拡散がベース３
３６及びコレクタ３３８を限定する。窒化物３４４が、
シリサイド３４４から、外因性ベース３４０以外の領域
に対する亜鉛の拡散に対する障壁になることに注意され
たい。第９Ｃ図参照。

ゆ　別の３，０００人の窒化物をデポジットし、ＲＩＥ
によってこの窒化物を異方性エツチングにかけて、側壁
窒化物３４８を残す。酸化物３５２の張出しが、それを
直接的なイオン照射から保護することにより、この側壁
窒化物を形成する助けになることに注意されたい。第９
Ｄ図参照。

（０）　　フォトレジストを回転付着さヒ、パターンを
定めて、コレクタ接点を限定する。コレクタ接点台ｒＦ
４（例えば金：ゲルマニウム）がリフトオフによってデ
ポジットされ、合金化して、コレクタ接点３４２を形成
し、装置３３０が完成する（リード線の様な品目は図面
を見易くする為に省略されていることに注意されたい）
。第９Ｅ図参照。

」レクタ接点が、それがコレクタ３３８と接触する為の
バイＡ７より大きく、この為アライメン１〜の問題が回
避されることに注意されたい。

第１０図は装置３３０と同様な多重コレクタ接点を用い
たヘデ１］接合１２Ｌの配置を示ず平面図でｄうる。特
に、隔離部４５４の内側の能動区域は約３０ミフロン×
５ミクロンであり、亜鉛タングステン・シリサイドのベ
ース接点４４４からの亜鉛の１１に敗ににっ（形成され
た共通の外因性ｐ−形ベース４４０内の約２ミクロン平
方の孔に夫々ある４つのコレクタ４３８を持っている。

各々のコレクタ４３８は約５ミクロン平方のチタン／白
金／金の接点４４２を持ち、それがショットキー障壁ダ
イオードを形成すると共に、接点４４２の上に第ルベル
の金属としてヂタン：タングステン／金の相互接続部４
４３を持っている。ベース接点４４４に対する相互接続
用の接触は酸化物４５２内の開口４５３を介して行なう
ことが出来る。

第１０図の部分拡大図は、対応する外因性ベース４３６
、共通の埋込みエミッタ４３４及び共通の外因性ベース
４４０を持つ４つのコレクタ４３８の各々の断面図であ
る。

金属接点からの拡散によるドーピング、別の拡散による
閾値電圧の調節が出来る様にする高温接点及び側壁セル
フアライメントの特徴を保ちながら、（１−１’ましい
実施例の装置と方法に種々の変更を加えることが出来る
。例えば、秤、々の装へ及び構成領域の寸法と形を変え
ることが出来、ドーピング・レベルも変えることが出来
る（これは第６△図に示す様に、ソース及びドレインを
深いｎ十形にすることは随息選択である）。

拡散用ドーパントとして仙鉛の代りにベリリウムを使う
ことが出来るが、ベリリウムは拡散の為に一層高い温度
を必要とする。この他に、砒化ガリウム内で使うことが
出来る速い拡散剤として、マグネシウム、カドミウム及
び錫（ｎ形ドーパント）又はこれらの組合せがある。タ
ングステン・シリサイドの代りに、モリブデン、タンタ
ル、ニッケル及び周期律表のＩＶ　Ａ族、ＶＡ族、ＶＩ
　Ａ族、ＶＩ　Ａ　Ｍ及び■族のその他の元素のシリサ
イドの様な他の金属シリサイド又はその組合せを使うこ
とが出来るが、処理工程の他の特性の折合いをつけるこ
とが必要になろう。例えば、チタン・シリサイドは、タ
ングステン・シリサイド程、共通の酸化物のエッチ（Ｈ
Ｆをベースとする）に対する低抗力がない。砒化ガリウ
ム／砒化アルミニウム・ガリウムの代りに、燐化インジ
ウム及びその他の■−ｖ族化合物の様な他の材料を使う
ことが出来る。

第２Ｂ図に示すゲートの形成は、こ・で説明したプラズ
マ・エツチングではなく、リフトオフによって行なうこ
とが出来る。装′？１３３０を製造する時、側壁窒化物
を使う代りに、ダミー・ゲート方式を使うことが出来る
。特に、コレクタはＰＭＭＡのパターニングによって限
定することが出来、これによってコレクタ（「ダミー・
コレクタ」）の上を除く全てのＰＭＭＡを除去し、その
後亜鉛タングステン・シリサイドをデポジットし、ＰＭ
ＭＡの短いエツチングにより、ｌ）　Ｍ　Ｍ　Ａの張出
し部の上にシリサイドが残る。酸化物を同形にデポジッ
トし、ＰＭＭＡのダミー・］レレフを除去し、コレクタ
接点をデポジットする。

ダイオード及びＭＯＳのソース及びドレインの様な他の
形式のＶｔ置もこの発明の特徴を用いることが出来る。

以上の説明に関連して、更に下記の項を開示する。

（１）　　半導体装回内の半導体材料に突合せの金属接
点と、該金属接点に突合さる前記半導体材料内のドープ
領域とを有し、該ドープ領域は主に前記金属接点からの
ドーパントの拡散によってドープされていることを特徴
とする半導体装置のドープ領域／接点構造。

（２）　　第（１）項に記載した半導体装置のドープ領
域／接点構造に於て、前記半導体材料が周期律表のｍ族
及びＶ族の元素の化合物であり、前記金属接点が亜鉛タ
ングステン・シリサイドであり、前記ドーパントが亜鉛
ｒ″あるドープ領域／接点構造。

（３）　　第（１）項に記載したドープ領域／接点構造
に於て、前記ＶＲ首が接合形電界効宋トランジスタであ
り、前記ドープ領域が接合ゲートであるドープ領域／接
点構造。

（４）　　第（１）項に記載したドープ領域／接点構造
に於て、前記装置がバイポーラ・トランジスタであり、
前記ドープ領域が外因性ベースであるドープ領域／接点
構造。

（５）　　周期律表のｍ族及びＶ族の元素の化合１カで
あるｎ形半導体のチャンネル領域と、該チャンネル領域
内にあるｎ形半導体の接合ゲート領域と、該接合ゲート
領域に突合せになっていて、前記金属ゲートからのドー
パントの拡散によって特徴づけられた金属ゲートと、前
記金属ゲート及び前記チャンネルに接触する電極とを有
する接合形゛電界効果トランジスタ。

（６）　　第（５）項に記載した接合形電界効果トラン
ジスタに於て、前記ドーパントがＩＴ！鉛であり、前記
電極がソース及びドレイン接点では金及びゲルマニウム
と少なくとも２０徂覆％のゲルマニウムの合金を含ｌυ
でいる接合形電界効果トランジスタ。

（７）　　第（６）項に記載した接合形電界効果１〜ラ
ンジスタに於て、前記金属ゲートが亜鉛タングステン・
シリサイドである接合形電界効果トランジスタ。

（８）　　第１の導電型にドープされた第１の半導体材
料の第１層と、前記第１導電型とは反対の導電型にドー
プされた第２の半導体材料の第２Ｖと、前記第２層が前
記第１層及び当該第３層の間に来てその両方と平面状に
突合往になる様な、前記第１の４７電望にドープされた
第３の半導体材料の第３層と、前記第１層を通り１友け
ていて前記第２層と１区触し、１１を２反対の導′市型
にドープされていて、前記第１層上の金属接点からのド
ーパンｉ−の拡散によってドープされたことを特徴とす
る領域と、前記第１層の前記第１の導電型にドープされ
た場所、前記金属接点及び前記第３層と電気的に連絡し
ている電極とを有し、前記第１層、第２層及び第３層が
トランジスタのエミッタ、ベース及び］レレフを構成し
ているバイポーラ・１ヘランジスク。

（９）　　第（８）項に記載したバイポーラ・トランジ
スタに於て、前記第１、第２及び第３の半導体材料が周
期律表の■族及び■族の元素の化合物であり、前記金属
接点及び前記第１層に接触する電極部分が、前記第１層
に対して大体垂直な方向に、前記第１層と大体平行な二
酸化シリコン層及び窒化シリコン領域によって隔てられ
ているバイポーラ・トランジスタ。

（１０）第（９）項に記載したバイポーラ・トランジス
タに於て、前記金属接点が亜鉛タングステン・シリサイ
ドであり、前記ドーバン１〜が亜鉛であるバイポーラ・
トランジスタ。

（１１）基板が相互接続された゛１１導体装置を持ち、
該装置の内の少なくとも１つがドープ領域／接点構造を
持ち、該構造は前記装置内の半導体材料に突合せの金属
接点、及び該金属接点に突合せになっていて、該金属接
点からのドーパントの拡散によって主にドープされたこ
とを特徴とする前記半導体材料内のドープ領域を持つこ
とを特徴どする半導体集積回路。

（１２）第（１１）項に記載した半導体集積回路に於て
、前記半導体材料が周期律表の■族及びＶ族の元素の化
合物であり、前記金属接点が亜鉛タングステン・シリサ
イドて・あり、前記ドーパントが亜鉛である半導体集積
回路。

（１３）半導体装置にセルファラインのドープ領域／接
点構造を作る方法に於て、金属シリサイド及びドーパン
トの組合せを半導体の表面の上にデポジットし、前記組
合せを加熱して若干のドーバン１〜を前記半導体の中に
拡散させる工程を含む方法。

（１４）第（１３）項に記載した方法に於て、前記半導
体面が周ｌ１１１律表の■族及びＶ族の元素の化合物で
あり、前記組合せが亜鉛タングステン・シリサイドであ
り、前記ドーパントが亜鉛である方法。

（１５）第（１４）項に記載した方法に於て、前記組合
Ｖ及び半導体に１つ又は更に多くの熱パルスを加えて、
前記拡散を増分的に強める方法。

（１６）　　半導体チｔ！ンネル領域の表面に金属シリ
リーイド及びドーパントの組合Ｕをデポジットし、該組
合Ｕのパターンを定めて）３合ゲートの場所を限定し、
前記組合ぜを加熱して若干のドーパントをチＶンネル領
域に拡散させて接合グー１へを形成し、ソース及びドレ
インに対する接点をデボジッ１へづる工程を含む接合形
電界効宋ｉ−ランジスタを製造する方法。

（１７）第（１６）項に記載した方法に於て、前記半導
体が砒化ガリウムであり、前記組合せが罹鉛タングステ
ン・シリサイドであり、前記接点が少なくとも２０車準
％のゲルマニウムを持つ金：ゲルマニウムである方法。

（１８）第（１７）項に記載した方法に於て、更に前記
トランジスタの閾値電圧を測定し、５００″Ｃ乃至６０
０℃の温度範囲内の熱パルスによって前記閾値電圧を調
節する工程を含む方法。

（１９）バイポーラ・トランジスタを製造する方法に於
て、エミッタ、ベース及びコレクタ用にドープされた層
を持つ基板を形成し、エミツタ層の上に絶縁及び拡散障
壁をデポジットし、パターンを定めて能動区域及び外因
性ベースを限定し、金属シリサイド及びドーパントの組
合ＵをｒｆＱ記絶縁及び拡散障壁の上にデポジットし、
前記組合ぜの上に絶縁体をデポジットし、前記絶縁体及
び組合せのパターンを定めてエツチングして、能動区域
を限定し、前記パターンを定めた絶縁体、露出した組合
せ及び能動区域の上に別の絶縁及び拡散障壁をデボジッ
トシ、前記組合せを加熱して、若干の前記ドーパントを
前記層に拡散さけて、外因性ベースを形成すると共にエ
ミッタを限定し、前記別の絶縁及び拡散障壁を異方性エ
ツチングにかけて、前記露出した組合せの上にある側壁
部分を除いて、その全てを除き、前記組合Ｕから前記側
壁部分及び絶縁体によって隔離されたエミッタ用接点を
デポジットする工程を含む方法。

（２０）第（１９）項に記載した方法に於て、前記各層
が周期律表の■族及びＶ族の元素の化合物であり、前記
組合せが亜鉛タングステン・シリケイトであり、前記ド
ーパントが亜鉛であり、前記絶縁及び拡散障壁が窒化シ
リコンであり、前記絶縁体が二酸化シリコンである方法
。

【図面の簡単な説明】

第１Δ図及び第１Ｂ図は第１の好ましい実施例のＪＦＥ
Ｔの商略側面断面図と平面図、第２Ａ図号以為ｌ第２Ｄ
図は第１図の装置に対する第１の好ましい実施例の製造
方法を示す図、第３図及び第４しい実施例の製造方法を
図式的に示すと共に第２の好ましい実施例の装置の側面
断面図、第６Ａ図６図の装置の第３の好ましい実施例に
よる製造方法を示寸図、第８Ａ図及び第８Ｂ図は第４の
好ましい実施例の装置の簡略断面図及び平面図、第９Ａ
図’；Ａｌ第９Ｅ図は第８図の装置の第４の好ましい実
施例による製造方法を示す図、第１０図は第８図の装置
を用いた集積注入論理回路の配置を示す簡略平面図であ
る。 主な符号の説明 ３２：捕根 ３４：ｎ形ヂャンネル層 ４０：ｐ＋形接合ゲート

Claims (2)

【特許請求の範囲】
1. （１）半導体装置内の半導体材料に突合せの金属接点と
   、該金属接点に突合さる前記半導体材料内のドープ領域
   とを有し、該ドープ領域は主に前記金属接点からのドー
   パントの拡散によつてドープされていることを特徴とす
   る半導体装置のドープ領域／接点構造。
2. （２）半導体装置にセルファラインのドープ領域／接点
   構造を作る方法に於て、金属シリサイド及びドーパント
   の組合せを半導体の表面の上にデポジットし、前記組合
   せを加熱して若干のドーパントを前記半導体の中に拡散
   させる工程を含む方法。