JP2004297006A - 炭化けい素半導体装置 - Google Patents
炭化けい素半導体装置 Download PDFInfo
- Publication number
- JP2004297006A JP2004297006A JP2003090790A JP2003090790A JP2004297006A JP 2004297006 A JP2004297006 A JP 2004297006A JP 2003090790 A JP2003090790 A JP 2003090790A JP 2003090790 A JP2003090790 A JP 2003090790A JP 2004297006 A JP2004297006 A JP 2004297006A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- electrode
- sic
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】簡易な工程において、順電圧が小さく、逆電流が少なく、高速性がよしかも製造簡易なSiCの半導体装置を提供するものである。
【解決手段】SiCからなる第1導電型の第1の半導体層1と、第1の半導体層1の主面上に形成された第1の半導体層1より低濃度の不純物を有するSiCからなる第1導電型の第2の半導体層2とからなる半導体基板において、第2の半導体層2の表面上にSiからなる第1導電型の第3の半導体層3を形成し、第3の半導体層3の表面より、前記第2の半導体層2に至る複数の溝9を形成し、第3の半導体層3の表面と前記溝内に露出する前記第2の半導体層2の表面にショットキー障壁またはオーミックとなる電極7を形成したことを特徴とする半導体装置である。本発明により簡易な工程により、順電圧が小さく、逆電流が少なく、高速性がよい製造簡易なSiCの半導体装置を提供できる。
【選択図】 図1
【解決手段】SiCからなる第1導電型の第1の半導体層1と、第1の半導体層1の主面上に形成された第1の半導体層1より低濃度の不純物を有するSiCからなる第1導電型の第2の半導体層2とからなる半導体基板において、第2の半導体層2の表面上にSiからなる第1導電型の第3の半導体層3を形成し、第3の半導体層3の表面より、前記第2の半導体層2に至る複数の溝9を形成し、第3の半導体層3の表面と前記溝内に露出する前記第2の半導体層2の表面にショットキー障壁またはオーミックとなる電極7を形成したことを特徴とする半導体装置である。本発明により簡易な工程により、順電圧が小さく、逆電流が少なく、高速性がよい製造簡易なSiCの半導体装置を提供できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、炭化けい素半導体装置に関し、低い順電圧であり、且つ、少ない逆電流の特性を得るものである。
【0002】
【従来の技術】
整流動作をする半導体装置の損失を少なくするためにショットキー半導体装置が用いられることが多い。しかしながら、損失を更に少なくしようとして、順電圧を低くすると逆電流が増加し、また、逆電流を小さくしようとすれば、順電圧が大きくなってしまう。順電圧と逆電流は相反する関係にあり、損失改善には限界がある。ショットキー半導体装置に限らず、pn接合半導体装置においても同様な傾向にある。
【0003】
このため、順電流の通路を第3の別端子により制御する静電誘導型トランジスタ(SIT)などを用いることもあるが、第3の端子(ゲート端子あるいはベース端子)を駆動するのに複雑な回路が必要となる。このため、工夫をこらし2端子で動作させる静電誘導型の半導体装置などが開発されている。これら従来の例の半導体装置においては、製造容易なけい素(以下「Si」と称する)を利用することが多い。
【0004】
炭化けい素(以下「SiC」と称する)は広いバンドギャップ、高い最大電界強度を持つため、Siと比べてシリーズ抵抗分を小さくできる特色を持つ。このため、SiCは大電力、高耐圧の電力用デバイスへの応用が展開されている。しかしながら、Si半導体で開発されたこれらの構造、製造工程を、製造工程の難しいSiCに応用できない場合が多い。
【0005】
図3は従来の半導体装置の原理動作を説明するための図である。本構造は静電誘導型トランジスタ(SIT)の基本構造である。n型の第2の半導体層2を挟んで、下側にn+型の第1の半導体層1、上側にn+型の第1の半導体領域4で構成されている。n+型の第1の半導体層1はドレイン電極12、上側のn+型の第1の半導体領域4はソース電極11に接続されており、ソース電極11とドレイン電極12の間に電圧をかけることによって電流を流す。ソース電極11とドレイン電極12間には、ショットキー接合や、pn接合が存在しないため非常に小さい順電圧しか発生しない。
【0006】
n+型の第1の半導体領域4とソース電極11の両脇にはp+型の第2の半導体領域6があり、このp+型の第2の半導体領域6はゲート電極10につながっている。ゲート電極10に逆電圧をかけてp+型の第2の半導体領域6とn型の第2の半導体層2で形成されるpn接合から空乏層を発生させ、左右のp+型の第2の半導体領域6の間をこの空乏層で満たし、主電流を遮断する。従って、理想的な低い順電圧と高い逆電圧並びに逆電流が得られことになる。
【0007】
損失の少ない静電誘導型トランジスタ(SIT)であっても、3端子では、先の述べたように使いにくい。このため、ソース電極11とゲート電極10を接続し、2端子で動作させる工夫が必要になる。
【0008】
静電誘導型トランジスタ(SIT)を利用した従来の半導体装置の第1の例 を説明する。図4は従来の半導体装置の第1の例を説明するための図である。n+型の第1の半導体層1の表面にn型の第2の半導体層2が形成されている。第2の半導体層2表面から第2の半導体層2の内部に至る溝9が形成されており、溝と、溝に挟まれたn型の第2の半導体層2の凸部が形成されている。
【0009】
前記凸部の上面には第3の電極5が形成されている。また溝9表面には第1の電極7が接続されており第1の電極7と第3の電極5は接続されている。従って、この接続された第1の電極7はアノード電極となり、第1半導体層1に接する第2の電極8はカソード電極となる(特許文献1、非特許文献1参照。)。
【0010】
第1の電極7とn型の第2の半導体層が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしている。第1の電極7とn型の第2の半導体層2が形成するショットキー障壁は図3におけるn+型の第1の半導体領域4の接合に相当し、図3におけるソースの役目をする。第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁は図3におけるp+型の第2の半導体領域6とn型の第2の半導体層2の接合、ゲート接合に相当しゲートの役目をする(特許文献2参照。)。
【0011】
従って、第1の電極7に正電圧をかけ第2の電極8を負電圧にした場合は順電流が第1の電極7から、第2の電極8に流れる。第1の電極7とn型の第2の半導体層が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしている。このため、第1の電極7によるショットキー障壁にはほとんど電流が流れない。
【0012】
第2の電極8に正電圧をかけ第1の電極7を負電圧にした場合、第1の電極7とn型の第2の半導体層2が形成するショットキー障壁が逆バイアスされ、第1の電極7に挟まれるn型の第2の半導体層2の間に空乏層が十分広がれば、この半導体装置は逆阻止能力を持つことになる。
【0013】
第1の電極7とn型の第2の半導体層2が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしているので、逆バイアス時において、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁から大きな逆電流が流れる前に、第1の電極7とn型の第2の半導体層2とが形成するショットキー障壁から生じる空乏層が第1の電極7に挟まれるn型の第2の半導体層2の間に十分広がり、電流通路を遮断する。
【0014】
即ち、図4は2メタルを用いて、損失の少ない静電誘導型トランジスタ(SIT)構造の半導体装置を、2端子で動作させる工夫をしたものである。しかしながら、第3の電極と第2の半導体層2とが形成するショットキー障壁があるので順電圧が十分下がらない。
【0015】
静電誘導型トランジスタ(SIT)を利用した従来の半導体装置の第2の例 を説明する。図5は従来の半導体装置の第2の例を説明するための図である。
【0016】
4H−SiCのn+型の第1の半導体層1の表面に4H−SiCのn型の第2の半導体層2が形成されている。n型の第2の半導体層2表面に3C−SiCのn型の第3の半導体層3が形成されている。3C−SiCのn型の第3の半導体層3の表面から4H−SiCのn型の第2の半導体層2に至る溝9が形成されている。
【0017】
図4との違いは、第3の電極5のかわりに、3C−SiCのn型の第3の半導体層3が形成されていることにある。3C−SiC半導体ののバンドギャップは4H−SiC半導体のバンドギャップより小さい。従って、第1の電極7と3C−SiCのn型の第3の半導体層3により形成されるショットキー障壁は第1の電極7と4H−SiCのn型の第2の半導体層2により形成されるショットキー障壁より小さい。従って、本実施例の動作原理は、既に述べた図4の動作説明と同じになる(特許文献3参照。)。
【0018】
これら、従来の第1の例、第2の例においては、第1の電極7と第2の電極8即ち、アノード・カソード間にショットキー障壁が存在するため、順電圧が十分下がらない。また、SiCでは、ショットキー接合をオーミック接合にしたくても良好なオーミックが取れない等の欠点がある(特許文献3参照。)。また、SiC結晶の成長は困難で、あるSiC結晶の上に違うタイプのSiCを成長させることは更に困難であり、SiCで前述の第2の例を製造するのは難しい。
【0019】
【特許文献1】
特開昭58−60577号公報(第6頁、第11図)
【特許文献2】
米国特許6,362,495号公報(第1図)
【特許文献3】
特開昭2000−49363号公報(第6頁、第11図)
【特許文献4】
特願2002−274206(第1図)
【非特許文献1】
Azuma Shimizu et al., IEEE Trans. Electron Devices, Vol.45, No.2, pp.563−565(1998)
【0020】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、SiCにおいて順電圧が小さく、逆電流が少なく、高速性がよく、しかも製造簡易な半導体装置を提供するものである。
【0021】
【課題を解決するための手段】
上記問題を解決するため、バンドギャップの小さな3C−SiCなどを堆積させる代わりに、製造容易なSiを成長させること、また、主電流の流れる通路に存在するショットキー接合の代わりにSi材料を用いた製造容易なオーミック接合を利用した手段を提供する。
請求項1記載の発明は、炭化けい素からなる第1導電型の第1の半導体層と、前記第1の半導体層の主面上に形成された前記第1の半導体層よりも低濃度の不純物を有する炭化けい素からなる第1導電型の第2の半導体層とからなる半導体基板において、前記第2の半導体層表面上にけい素からなる第1導電型の第3の半導体層が形成されており、前記第3の半導体層の表面より、前記第2の半導体層に至る複数の溝が形成されており、前記第3の半導体層の表面と前記溝内に露出する前記第2の半導体層の表面にショットキー障壁となる電極を形成したことを特徴とする半導体装置である。
請求項2記載の発明は前記第3の半導体層の表面を含む前記第3の半導体層の少なくとも一部がけい素からなる第1導電型の高濃度の不純物を有する第1の半導体領域で形成されていることを特徴とする半導体装置である。
【0022】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図1は本発明の第1の実施例の構造を説明するための図である。本実施例においてはSiC半導体材料を用いた。
【0023】
本発明の構造はSiCのn+型の第1の半導体層1にSiCのn型の第2の半導体層2をエピタキシャル法により成長させたSiC半導体基板を用いる。SiCのn+型の第1の半導体層1は比抵抗が0.01Ω−cmで厚さが300μmである。SiCのn型の第2の半導体層2は濃度1×1016atom/cm3で厚さ10μmの低不純物のエピタキシャル層である。
【0024】
第2の電極層8とオーミック接触がとれるように、SiCのn+型の第1の半導体層1の裏面にも燐を加速電圧30〜150KeVで1×1014atom/cm2台のドーズ量で多段イオン注入する。各表面濃度は1×1019atom/cm3以上とし、接合深さ0.5μm程度となる。
【0025】
この後、不純物を活性化するために、アルゴン雰囲気中で1700℃以上の温度で、10分間の熱処理を行う。
【0026】
次にこのSiCの基板を950℃に加熱処理し、モノシランの熱分解により、SiCのn型の第2の半導体層2の表面にSiのn型半導体層3を堆積する。このSiのn型半導体層3の濃度は1×1016atom/cm3、厚さ2.0μmである。
【0027】
形成されたSiのn型の半導体層3の表面からSiCのn型の第2の半導体層2に至るまで、塩素系エッチングガスを用いた気相エッチング法により、3〜5μmエッチングすることにより、溝9を掘る。溝は櫛状である。溝の間隔は3μm以下が望ましい。
【0028】
SiCのn+型の第1の半導体層1の裏面と、溝9の表面とSiのn型半導体層3の表面に、蒸着法を用いて、ニッケルとSiを1:2の厚さに堆積し、第1の電極層7と第2の電極層8を形成する。
【0029】
蒸着した電極材料とSiCのn型の第2の半導体層2とSiのn型の第3の半導体層3が良好なショットキー障壁を形成するように、またSiCのn+型の第1の半導体層1とのオーミック性をよくするために真空中、800℃〜1200℃で熱処理する。
【0030】
SiのバンドギャップはSiCに比べて狭い。従って、電極金属とSi間で形成されるショットキーの障壁高さは電極金属とSiC間で形成されるショットキーの障壁高さに比べて低い。
【0031】
従って、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiとn型の第3の半導体層3とが形成するショットキー障壁より高くなっている。
【0032】
第1の電極7に正電圧をかけ第2の電極8を負電圧にした場合は順電流が第1の電極7から、第2の電極8に流れる。第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiのn型の第3の半導体層3が形成するショットキー障壁より高いため、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁には、ほとんど順方向の電流は流れない。
【0033】
第2の電極8に正電圧をかけ第1の電極7を負電圧にした場合、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁が逆バイアスされ、第1の電極7に挟まれるSiCのn型の第2の半導体層2の間に空乏層が十分広がれば、この半導体装置は逆阻止能力を持つことになる。
【0034】
第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiのn型の第3の半導体層3とが形成するショットキー障壁より高くしているので、逆バイアス印加時において、第1の電極7とSiのn型の第3の半導体層3とが形成するショットキー障壁から大きな逆電流が流れる前に、第1の電極7とSiCのn型の第2の半導体層2とが形成するショットキー障壁から生じる空乏層が第1の電極7に挟まれるSiCのn型の第2の半導体層2の間に十分広がり、電流通路を遮断する。
【0035】
従って、通常のショットキー障壁を用いたショットキーダイオードに比較し、低いショットキー障壁を用いても良好な遮断特性を得られる。これらの動作は多数キャリアを用いたものであるため、少数キャリアの注入も押さえられ、高周波特性もよい。順電圧と逆電流の相反する関係が改善できる。
【0036】
更に、本発明の第2の実施例を図面に基づいて説明する。図2は本発明の第2の実施例の構造を説明するための図である。
【0037】
本発明の構造は第1の実施例と比較し、Siのn型の第3の半導体層3の上に更にSiのn+型の第1の半導体層4が形成されている工程から異なる。
【0038】
SiCの基板を950℃に加熱処理し、モノシランの熱分解により、Siのn型の第3の半導体層3の表面にSiのn+型の第1の半導体領域4を堆積する。このSi層の不純物濃度は1×1019atom/cm3、厚さ0.5μmである。
【0039】
Siのn+型の第1の半導体領域4の表面からSiのn型の第3の半導体層3を通りSiCのn型の第2の半導体層2に至るまで、塩素系エッチングガスを用いた気相エッチング法により、3.5〜5.5μmエッチングすることにより、溝9を掘る。溝は櫛状である。溝の間隔は3μm以下が望ましい。
【0040】
SiCのn+型の第1の半導体層1の裏面と、溝9の表面に露出しているSiCのn型の第2の半導体層2とSiのn型の第3の半導体層3並びにn+型の第1の半導体領域4の表面(表)に、蒸着法を用いて、ニッケルとSiを1:2の厚さに堆積し、第1の電極層7と第2の電極層8を形成する。
【0041】
蒸着した電極材料とSiCのn型の第2の半導体層2が良好なショットキー障壁を形成するように、また、Siのn+型の第1の半導体領域4、とのオーミック性をよくするためにまたSiCのn+型の第1の半導体層1とのオーミック性をよくするために真空中、800℃〜1200℃で熱処理する。
【0042】
半導体装置の動作や特性は先の実施例と同様に説明できる。本実施例では、主電流の通路にショットキー障壁やpn接合がないため、順電圧が小さく、逆電流の少ない理想的な特性が得られる。多数キャリア動作を用いるので、少数キャリアの注入がなく、高周波特性がよい。
【0043】
本発明の実施例において、SiCにSiを堆積した例を述べたが、Geであってもかまわない。また、第2の実施例においてSiのn+型の第1の半導体領域4はSiのn型の第3の半導体領域3の表面全体に堆積する例を示したが、一部であってもよいし、Siのn型の第3半導体層3がn+型の高濃度層であってもよい。従って、第2の実施例の上記説明の工程では、Siのn型の第3半導体層3を省略することもできる。
【0044】
第1の電極7について、第1と2の実施例ではショットキー障壁を作る電極材料について、ニッケルとSiによるシリサイドを用いたが、高濃度のn型のSiCに対してオーミック性がよく、低濃度のn型のSiCに対してショットキー障壁を作れれば、他のシリサイドでも、金属などであっても本発明の範囲に入る。
【0045】
【発明の効果】
本発明によれば、簡易な工程において、順電圧が小さく、逆電流が少なく、高速性がよい製造簡易なSiCの半導体装置を提供するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構造を説明するための図である。
【図2】本発明の第2の実施例の構造を説明するための図である。
【図3】従来の半導体装置の原理動作を説明するための図である。
【図4】従来の半導体装置の第1の例を説明するための図である。
【図5】従来の半導体装置の第2の例を説明するための図である。
【符号の説明】
1 n+型の第1の半導体層
2 n型の第2の半導体層
3 n型の第3の半導体層
4 n+型の第1の半導体領域
5 第3の電極
6 p+型の第2の半導体領域
7 第1の電極層
8 第2の電極層
9 溝
10 ゲート電極
11 ソース電極
12 ドレイン電極
【発明の属する技術分野】
本発明は、炭化けい素半導体装置に関し、低い順電圧であり、且つ、少ない逆電流の特性を得るものである。
【0002】
【従来の技術】
整流動作をする半導体装置の損失を少なくするためにショットキー半導体装置が用いられることが多い。しかしながら、損失を更に少なくしようとして、順電圧を低くすると逆電流が増加し、また、逆電流を小さくしようとすれば、順電圧が大きくなってしまう。順電圧と逆電流は相反する関係にあり、損失改善には限界がある。ショットキー半導体装置に限らず、pn接合半導体装置においても同様な傾向にある。
【0003】
このため、順電流の通路を第3の別端子により制御する静電誘導型トランジスタ(SIT)などを用いることもあるが、第3の端子(ゲート端子あるいはベース端子)を駆動するのに複雑な回路が必要となる。このため、工夫をこらし2端子で動作させる静電誘導型の半導体装置などが開発されている。これら従来の例の半導体装置においては、製造容易なけい素(以下「Si」と称する)を利用することが多い。
【0004】
炭化けい素(以下「SiC」と称する)は広いバンドギャップ、高い最大電界強度を持つため、Siと比べてシリーズ抵抗分を小さくできる特色を持つ。このため、SiCは大電力、高耐圧の電力用デバイスへの応用が展開されている。しかしながら、Si半導体で開発されたこれらの構造、製造工程を、製造工程の難しいSiCに応用できない場合が多い。
【0005】
図3は従来の半導体装置の原理動作を説明するための図である。本構造は静電誘導型トランジスタ(SIT)の基本構造である。n型の第2の半導体層2を挟んで、下側にn+型の第1の半導体層1、上側にn+型の第1の半導体領域4で構成されている。n+型の第1の半導体層1はドレイン電極12、上側のn+型の第1の半導体領域4はソース電極11に接続されており、ソース電極11とドレイン電極12の間に電圧をかけることによって電流を流す。ソース電極11とドレイン電極12間には、ショットキー接合や、pn接合が存在しないため非常に小さい順電圧しか発生しない。
【0006】
n+型の第1の半導体領域4とソース電極11の両脇にはp+型の第2の半導体領域6があり、このp+型の第2の半導体領域6はゲート電極10につながっている。ゲート電極10に逆電圧をかけてp+型の第2の半導体領域6とn型の第2の半導体層2で形成されるpn接合から空乏層を発生させ、左右のp+型の第2の半導体領域6の間をこの空乏層で満たし、主電流を遮断する。従って、理想的な低い順電圧と高い逆電圧並びに逆電流が得られことになる。
【0007】
損失の少ない静電誘導型トランジスタ(SIT)であっても、3端子では、先の述べたように使いにくい。このため、ソース電極11とゲート電極10を接続し、2端子で動作させる工夫が必要になる。
【0008】
静電誘導型トランジスタ(SIT)を利用した従来の半導体装置の第1の例 を説明する。図4は従来の半導体装置の第1の例を説明するための図である。n+型の第1の半導体層1の表面にn型の第2の半導体層2が形成されている。第2の半導体層2表面から第2の半導体層2の内部に至る溝9が形成されており、溝と、溝に挟まれたn型の第2の半導体層2の凸部が形成されている。
【0009】
前記凸部の上面には第3の電極5が形成されている。また溝9表面には第1の電極7が接続されており第1の電極7と第3の電極5は接続されている。従って、この接続された第1の電極7はアノード電極となり、第1半導体層1に接する第2の電極8はカソード電極となる(特許文献1、非特許文献1参照。)。
【0010】
第1の電極7とn型の第2の半導体層が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしている。第1の電極7とn型の第2の半導体層2が形成するショットキー障壁は図3におけるn+型の第1の半導体領域4の接合に相当し、図3におけるソースの役目をする。第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁は図3におけるp+型の第2の半導体領域6とn型の第2の半導体層2の接合、ゲート接合に相当しゲートの役目をする(特許文献2参照。)。
【0011】
従って、第1の電極7に正電圧をかけ第2の電極8を負電圧にした場合は順電流が第1の電極7から、第2の電極8に流れる。第1の電極7とn型の第2の半導体層が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしている。このため、第1の電極7によるショットキー障壁にはほとんど電流が流れない。
【0012】
第2の電極8に正電圧をかけ第1の電極7を負電圧にした場合、第1の電極7とn型の第2の半導体層2が形成するショットキー障壁が逆バイアスされ、第1の電極7に挟まれるn型の第2の半導体層2の間に空乏層が十分広がれば、この半導体装置は逆阻止能力を持つことになる。
【0013】
第1の電極7とn型の第2の半導体層2が形成するショットキー障壁は、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁より高くしているので、逆バイアス時において、第3の電極5とn型の第2の半導体層2とが形成するショットキー障壁から大きな逆電流が流れる前に、第1の電極7とn型の第2の半導体層2とが形成するショットキー障壁から生じる空乏層が第1の電極7に挟まれるn型の第2の半導体層2の間に十分広がり、電流通路を遮断する。
【0014】
即ち、図4は2メタルを用いて、損失の少ない静電誘導型トランジスタ(SIT)構造の半導体装置を、2端子で動作させる工夫をしたものである。しかしながら、第3の電極と第2の半導体層2とが形成するショットキー障壁があるので順電圧が十分下がらない。
【0015】
静電誘導型トランジスタ(SIT)を利用した従来の半導体装置の第2の例 を説明する。図5は従来の半導体装置の第2の例を説明するための図である。
【0016】
4H−SiCのn+型の第1の半導体層1の表面に4H−SiCのn型の第2の半導体層2が形成されている。n型の第2の半導体層2表面に3C−SiCのn型の第3の半導体層3が形成されている。3C−SiCのn型の第3の半導体層3の表面から4H−SiCのn型の第2の半導体層2に至る溝9が形成されている。
【0017】
図4との違いは、第3の電極5のかわりに、3C−SiCのn型の第3の半導体層3が形成されていることにある。3C−SiC半導体ののバンドギャップは4H−SiC半導体のバンドギャップより小さい。従って、第1の電極7と3C−SiCのn型の第3の半導体層3により形成されるショットキー障壁は第1の電極7と4H−SiCのn型の第2の半導体層2により形成されるショットキー障壁より小さい。従って、本実施例の動作原理は、既に述べた図4の動作説明と同じになる(特許文献3参照。)。
【0018】
これら、従来の第1の例、第2の例においては、第1の電極7と第2の電極8即ち、アノード・カソード間にショットキー障壁が存在するため、順電圧が十分下がらない。また、SiCでは、ショットキー接合をオーミック接合にしたくても良好なオーミックが取れない等の欠点がある(特許文献3参照。)。また、SiC結晶の成長は困難で、あるSiC結晶の上に違うタイプのSiCを成長させることは更に困難であり、SiCで前述の第2の例を製造するのは難しい。
【0019】
【特許文献1】
特開昭58−60577号公報(第6頁、第11図)
【特許文献2】
米国特許6,362,495号公報(第1図)
【特許文献3】
特開昭2000−49363号公報(第6頁、第11図)
【特許文献4】
特願2002−274206(第1図)
【非特許文献1】
Azuma Shimizu et al., IEEE Trans. Electron Devices, Vol.45, No.2, pp.563−565(1998)
【0020】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、SiCにおいて順電圧が小さく、逆電流が少なく、高速性がよく、しかも製造簡易な半導体装置を提供するものである。
【0021】
【課題を解決するための手段】
上記問題を解決するため、バンドギャップの小さな3C−SiCなどを堆積させる代わりに、製造容易なSiを成長させること、また、主電流の流れる通路に存在するショットキー接合の代わりにSi材料を用いた製造容易なオーミック接合を利用した手段を提供する。
請求項1記載の発明は、炭化けい素からなる第1導電型の第1の半導体層と、前記第1の半導体層の主面上に形成された前記第1の半導体層よりも低濃度の不純物を有する炭化けい素からなる第1導電型の第2の半導体層とからなる半導体基板において、前記第2の半導体層表面上にけい素からなる第1導電型の第3の半導体層が形成されており、前記第3の半導体層の表面より、前記第2の半導体層に至る複数の溝が形成されており、前記第3の半導体層の表面と前記溝内に露出する前記第2の半導体層の表面にショットキー障壁となる電極を形成したことを特徴とする半導体装置である。
請求項2記載の発明は前記第3の半導体層の表面を含む前記第3の半導体層の少なくとも一部がけい素からなる第1導電型の高濃度の不純物を有する第1の半導体領域で形成されていることを特徴とする半導体装置である。
【0022】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図1は本発明の第1の実施例の構造を説明するための図である。本実施例においてはSiC半導体材料を用いた。
【0023】
本発明の構造はSiCのn+型の第1の半導体層1にSiCのn型の第2の半導体層2をエピタキシャル法により成長させたSiC半導体基板を用いる。SiCのn+型の第1の半導体層1は比抵抗が0.01Ω−cmで厚さが300μmである。SiCのn型の第2の半導体層2は濃度1×1016atom/cm3で厚さ10μmの低不純物のエピタキシャル層である。
【0024】
第2の電極層8とオーミック接触がとれるように、SiCのn+型の第1の半導体層1の裏面にも燐を加速電圧30〜150KeVで1×1014atom/cm2台のドーズ量で多段イオン注入する。各表面濃度は1×1019atom/cm3以上とし、接合深さ0.5μm程度となる。
【0025】
この後、不純物を活性化するために、アルゴン雰囲気中で1700℃以上の温度で、10分間の熱処理を行う。
【0026】
次にこのSiCの基板を950℃に加熱処理し、モノシランの熱分解により、SiCのn型の第2の半導体層2の表面にSiのn型半導体層3を堆積する。このSiのn型半導体層3の濃度は1×1016atom/cm3、厚さ2.0μmである。
【0027】
形成されたSiのn型の半導体層3の表面からSiCのn型の第2の半導体層2に至るまで、塩素系エッチングガスを用いた気相エッチング法により、3〜5μmエッチングすることにより、溝9を掘る。溝は櫛状である。溝の間隔は3μm以下が望ましい。
【0028】
SiCのn+型の第1の半導体層1の裏面と、溝9の表面とSiのn型半導体層3の表面に、蒸着法を用いて、ニッケルとSiを1:2の厚さに堆積し、第1の電極層7と第2の電極層8を形成する。
【0029】
蒸着した電極材料とSiCのn型の第2の半導体層2とSiのn型の第3の半導体層3が良好なショットキー障壁を形成するように、またSiCのn+型の第1の半導体層1とのオーミック性をよくするために真空中、800℃〜1200℃で熱処理する。
【0030】
SiのバンドギャップはSiCに比べて狭い。従って、電極金属とSi間で形成されるショットキーの障壁高さは電極金属とSiC間で形成されるショットキーの障壁高さに比べて低い。
【0031】
従って、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiとn型の第3の半導体層3とが形成するショットキー障壁より高くなっている。
【0032】
第1の電極7に正電圧をかけ第2の電極8を負電圧にした場合は順電流が第1の電極7から、第2の電極8に流れる。第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiのn型の第3の半導体層3が形成するショットキー障壁より高いため、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁には、ほとんど順方向の電流は流れない。
【0033】
第2の電極8に正電圧をかけ第1の電極7を負電圧にした場合、第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁が逆バイアスされ、第1の電極7に挟まれるSiCのn型の第2の半導体層2の間に空乏層が十分広がれば、この半導体装置は逆阻止能力を持つことになる。
【0034】
第1の電極7とSiCのn型の第2の半導体層2が形成するショットキー障壁は、第1の電極7とSiのn型の第3の半導体層3とが形成するショットキー障壁より高くしているので、逆バイアス印加時において、第1の電極7とSiのn型の第3の半導体層3とが形成するショットキー障壁から大きな逆電流が流れる前に、第1の電極7とSiCのn型の第2の半導体層2とが形成するショットキー障壁から生じる空乏層が第1の電極7に挟まれるSiCのn型の第2の半導体層2の間に十分広がり、電流通路を遮断する。
【0035】
従って、通常のショットキー障壁を用いたショットキーダイオードに比較し、低いショットキー障壁を用いても良好な遮断特性を得られる。これらの動作は多数キャリアを用いたものであるため、少数キャリアの注入も押さえられ、高周波特性もよい。順電圧と逆電流の相反する関係が改善できる。
【0036】
更に、本発明の第2の実施例を図面に基づいて説明する。図2は本発明の第2の実施例の構造を説明するための図である。
【0037】
本発明の構造は第1の実施例と比較し、Siのn型の第3の半導体層3の上に更にSiのn+型の第1の半導体層4が形成されている工程から異なる。
【0038】
SiCの基板を950℃に加熱処理し、モノシランの熱分解により、Siのn型の第3の半導体層3の表面にSiのn+型の第1の半導体領域4を堆積する。このSi層の不純物濃度は1×1019atom/cm3、厚さ0.5μmである。
【0039】
Siのn+型の第1の半導体領域4の表面からSiのn型の第3の半導体層3を通りSiCのn型の第2の半導体層2に至るまで、塩素系エッチングガスを用いた気相エッチング法により、3.5〜5.5μmエッチングすることにより、溝9を掘る。溝は櫛状である。溝の間隔は3μm以下が望ましい。
【0040】
SiCのn+型の第1の半導体層1の裏面と、溝9の表面に露出しているSiCのn型の第2の半導体層2とSiのn型の第3の半導体層3並びにn+型の第1の半導体領域4の表面(表)に、蒸着法を用いて、ニッケルとSiを1:2の厚さに堆積し、第1の電極層7と第2の電極層8を形成する。
【0041】
蒸着した電極材料とSiCのn型の第2の半導体層2が良好なショットキー障壁を形成するように、また、Siのn+型の第1の半導体領域4、とのオーミック性をよくするためにまたSiCのn+型の第1の半導体層1とのオーミック性をよくするために真空中、800℃〜1200℃で熱処理する。
【0042】
半導体装置の動作や特性は先の実施例と同様に説明できる。本実施例では、主電流の通路にショットキー障壁やpn接合がないため、順電圧が小さく、逆電流の少ない理想的な特性が得られる。多数キャリア動作を用いるので、少数キャリアの注入がなく、高周波特性がよい。
【0043】
本発明の実施例において、SiCにSiを堆積した例を述べたが、Geであってもかまわない。また、第2の実施例においてSiのn+型の第1の半導体領域4はSiのn型の第3の半導体領域3の表面全体に堆積する例を示したが、一部であってもよいし、Siのn型の第3半導体層3がn+型の高濃度層であってもよい。従って、第2の実施例の上記説明の工程では、Siのn型の第3半導体層3を省略することもできる。
【0044】
第1の電極7について、第1と2の実施例ではショットキー障壁を作る電極材料について、ニッケルとSiによるシリサイドを用いたが、高濃度のn型のSiCに対してオーミック性がよく、低濃度のn型のSiCに対してショットキー障壁を作れれば、他のシリサイドでも、金属などであっても本発明の範囲に入る。
【0045】
【発明の効果】
本発明によれば、簡易な工程において、順電圧が小さく、逆電流が少なく、高速性がよい製造簡易なSiCの半導体装置を提供するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構造を説明するための図である。
【図2】本発明の第2の実施例の構造を説明するための図である。
【図3】従来の半導体装置の原理動作を説明するための図である。
【図4】従来の半導体装置の第1の例を説明するための図である。
【図5】従来の半導体装置の第2の例を説明するための図である。
【符号の説明】
1 n+型の第1の半導体層
2 n型の第2の半導体層
3 n型の第3の半導体層
4 n+型の第1の半導体領域
5 第3の電極
6 p+型の第2の半導体領域
7 第1の電極層
8 第2の電極層
9 溝
10 ゲート電極
11 ソース電極
12 ドレイン電極
Claims (2)
- 炭化けい素からなる第1導電型の第1の半導体層と、前記第1の半導体層の主面上に形成された前記第1の半導体層よりも低濃度の不純物を有する炭化けい素からなる第1導電型の第2の半導体層とからなる半導体基板において、前記第2の半導体層の表面上にけい素からなる第1導電型の第3の半導体層が形成されており、前記第3の半導体層の表面より、前記第2の半導体層に至る複数の溝が形成されており、前記第3の半導体層の表面と前記溝内に露出する前記第2の半導体層の表面にショットキー障壁となる電極を形成したことを特徴とする半導体装置。
- 前記第3の半導体層の表面を含む前記第3の半導体層の少なくとも一部がけい素からなる第1導電型の高濃度の不純物を有する第1の半導体領域で形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090790A JP2004297006A (ja) | 2003-03-28 | 2003-03-28 | 炭化けい素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090790A JP2004297006A (ja) | 2003-03-28 | 2003-03-28 | 炭化けい素半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004297006A true JP2004297006A (ja) | 2004-10-21 |
Family
ID=33404325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090790A Pending JP2004297006A (ja) | 2003-03-28 | 2003-03-28 | 炭化けい素半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004297006A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103392A (ja) * | 2006-10-17 | 2008-05-01 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-03-28 JP JP2003090790A patent/JP2004297006A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103392A (ja) * | 2006-10-17 | 2008-05-01 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5044117B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
JP4282972B2 (ja) | 高耐圧ダイオード | |
CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP6855700B2 (ja) | 半導体装置およびその製造方法 | |
JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2004247545A (ja) | 半導体装置及びその製造方法 | |
JP2002508888A (ja) | パワー半導体構成素子及びその作製方法 | |
JP6641488B2 (ja) | 半導体装置 | |
JP2008205467A (ja) | 低減されたオン抵抗を有するダイオード、および関連する製造方法 | |
JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
JP2018022852A (ja) | 半導体装置およびその製造方法 | |
JP5646569B2 (ja) | 半導体装置 | |
JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
US20110012129A1 (en) | High-Gain Wide Bandgap Darlington Transistors and Related Methods of Fabrication | |
JP5636752B2 (ja) | 半導体装置及びその製造方法 | |
JPH0982663A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5621198B2 (ja) | 半導体装置 | |
JP2019029501A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005135972A (ja) | 半導体装置の製造方法 | |
JP2000049363A (ja) | ショットキーダイオード及びその製造方法 | |
JP3963151B2 (ja) | 炭化珪素半導体装置 | |
JP2013120776A (ja) | 炭化珪素半導体装置の製造方法 | |
JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
JPWO2010024240A1 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 |