CN101228636A - 功率半导体器件以及制造功率半导体器件的方法 - Google Patents
功率半导体器件以及制造功率半导体器件的方法 Download PDFInfo
- Publication number
- CN101228636A CN101228636A CNA2005800511735A CN200580051173A CN101228636A CN 101228636 A CN101228636 A CN 101228636A CN A2005800511735 A CNA2005800511735 A CN A2005800511735A CN 200580051173 A CN200580051173 A CN 200580051173A CN 101228636 A CN101228636 A CN 101228636A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- drain
- electrode layer
- region
- base stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
具有基本单元阵列的半导体功率开关，其中有源漏极区域(39)内的外周区域(26)在基极－漏极结(18)的外周旁边延伸，外周区域具有比第二漏极层(10)的其余部分更高的掺杂浓度。位于有源漏极区域(39)的中心的中间区域(28)被提供了比第二漏极层(10)的其余部分更低的掺杂浓度。通过在其有源漏极区域(39)中的(24)处扩大电流导电路径，其在开态电阻和击穿电压之间提供了一个改进的折衷方案。在阵列的每个边缘单元的外侧上，栅极电极(32)在基极－源极结和基极－漏极结的外周的(16)和(18)的至少部分之上和之外朝着芯片的相邻边缘延伸。此外，在每个边缘单元的外侧上，第二漏极层(10)包括具有降低的掺杂浓度的区域(27)，其在恰恰相对于芯片的相邻边缘的栅极电极之外延伸。
Description
技术领域
本发明涉及一种功率半导体器件，特别是一种金属氧化物半导体场效应晶体管(“MOSFET”)，以及一种制造上述功率半导体器件的方法。
背景技术
由于其值得重视的关状态电压截止能力以及具有低的开状态电阻RDSON的开状态载流能力，MOSFET等半导体器件已经被应用到电力电子应用中。就工业应用方面而言，功率MOSFET器件通常在多种电子领域中应用，例如便携式电子设备、电源和电信，尤其是在与汽车电子相关的许多工业应用中。
通常，用于功率MOSFET的绝缘栅极FET(IGFET)结构具备在半导体芯片主体内垂直叠置(即在与芯片主表面垂直的方向上叠置)的交替p型和n型掺杂的四层结构。这种结构的一个示例是被称为增强型n-沟道MOSFET的n+pn-n+结构。在该器件的一个表面上以单元阵列的形式设置源极和栅极电极，源极电极与在第一n+层中的衬底表面处形成的源极区域接触，栅极被设置在p层中的基极区域上方，通过氧化物或者其它绝缘层来与半导体材料绝缘。一个或者多个漏极电极被设置在该器件的相对表面上，与衬底中的相对的n+层接触。通过施加比阈值电平高的电压，其将栅极相对于源极偏置为正，则将通过各单元的p型层在栅极氧化层下方的基极区域中形成n型反型层或沟道，从而在源极和漏极区域之间形成连接层并允许电流流过。一旦该器件被导通，电流和源极-漏极电压之间的关系近似线性，这意味着该器件随后行为类似于电阻。开状态电阻RDSON应当尽可能的低。
高单元密度绝缘栅极IGFET结构是优选的，因为它提供每单位面积的低开状态电阻。在美国专利6 144 067中提供了高单元密度垂直IGFET结构的一个例子，其描述了一个具有条形栅极多结构的功率MOS选通器件，用于在降低栅极电阻的同时增加沟道宽度。IGFET的其他例子被描述在国际专利申请WO 01/31711和WO 01/31709中，其中单一的连续基极区域具有起伏结构；两个器件都通过布局实现了单阱区域，在该布局中，或者是栅极层基本上包围基极区域，或者是由多个分支构成的基极区域基本上包围晶体管的栅极层。美国专利5 703389描述了一种具有条状配置的垂直IGFET结构，其中条状区域具有一个导致沟道密度增加的非线性形状。
欧洲专利说明书EP 1 387 408描述了一个低开状态电阻功率半导体器件，其中每个单个的单元在基极区域内包括多个具有源极区域的放射状延伸的分支，每个单元的至少一个分支朝着一个相邻单元的至少一个分支延伸；各延伸分支的基极区域相互合并，以形成单一的并且在基本上均匀掺杂的基极区域阱，其包围着在半导体衬底的表面处的漏极岛屿。在欧洲专利说明书EP 0 655 787和EP 0827 209中，描述了具有单元阵列共用的基极区域的其他半导体器件。
不管所采用的各种设计特征，随着单元或者沟道密度的增加而增加的一个问题是保持或者改进击穿电压。上述所涉及的不同配置解决了击穿电压的问题，但是在降低开状态电阻(特别是通过增加沟道密度来降低)和提高击穿电压之间仍存在矛盾。
发明内容
本发明提供一种半导体器件器件和一种制备半导体器件的方法，正如在附加的权利要求中所描述的。
附图说明
附图1是在基极区域合并作用之前的半导体器件内具有交叉排列的四个分支的独立单元的顶视图，通过示例给出了类似于在欧洲专利说明书EP 1 387 408中描述的一个实施方式和本发明的一个实施方式的配置；
附图2是在基极区域合并作用之后的半导体器件的顶视图，通过示例给出了类似于在欧洲专利说明书EP 1 387 408中所描述的多个实施方式以及本发明的多个实施方式的配置；
附图3是附图1的线A-A处获得的半导体器件的横截面；
附图4是附图1的线B-B处获得的欧洲专利说明书EP 1 387 408的半导体器件的横截面；
附图5是附图1的线C-C处获得的欧洲专利说明书EP 1 387 408的半导体器件的示意横截面；
附图6是在本发明的一个实施方式中在阵列内的基本单元的示意横截面，类似于在附图1的线C-C处获得的附图5；
附图7是在附图1的线C-C处获得的附图6的基本单元的横截面，并显示出了器件的掺杂区域；
附图8和9是在连续的制造阶段期间在附图1的线C-C处获得的附图6的基本单元的横截面；以及
附图10是类似于附图7的在阵列边缘处的终止单元的横截面。
具体实施方式
附图1到6中所示的半导体器件是垂直绝缘栅极场效应功率晶体管半导体器件。该器件的结构包括在半导体材料的芯片内形成的单元阵列(在附图中仅仅示出了它的一部分)，其提供了第一表面2以及与第一表面相对的第二表面4。漏极电极6设置在第二表面4上，并与从第二表面4延伸的第一导电类型的第一漏极层8接触。同样具有第一导电类型但是比第一漏极层8具有更低掺杂浓度的第二叠置漏极层10从第一漏极层向第一表面2延伸。每个基本单元包括从第一表面2延伸的第一导电类型的源极区域37，和对位于及低于第一表面的源极区域进行包围的相反导电类型的基极区域36。基极区域36与源极和漏极区域37和36之间分别形成有基极-源极结12和基极-漏极结14，所述两个结都延伸到第一表面，以便在那里定义各自的结外周16和18。通过绝缘层与芯片绝缘的栅极电极32被设置在第一表面处的基极-源极结和基极-漏极结的外周16和18的至少一部分之上的第一表面上。在工作中，为了将器件切换到载流开状态，将电压施加到具有适当极性(在附图所示的n+pnn+器件的情况下为正)的栅极电极32，以形成介于源极区域36和漏极层10之间的基极区域36中的导电沟道。
附图1更详细的描述了在基极区域合并操作之前的制造阶段处，在作为例子示出的结构内的单个基本单元的顶视图，其中在表面2处的基极-源极结12和基极-漏极14的边界16和18定义出交叉布置的四个分支。这个布置方案目的是得到改善的沟道密度以及低的开状态电阻。
为了提供在由多晶硅层32构成的绝缘栅极电极之下的结构的更加完整的视图，在该附图1中示出了不具有绝缘栅极电极32的中间部分34，以暴露出半导体芯片的表面2。在那个中间部分中，该单元的每个分支80被显示为包括在由边界16和18限定的基极区域36内的源极区域37。基极区域36还在源极区域37之下延伸，以便包围在芯片的衬底中的源极区域。
在此半导体器件配置的示例中，基极区域36是在用于为IGFET提供电流沟道的半导体材料中的p-导电掺杂区域。该电流沟道受到覆盖的绝缘栅极层32的控制。
较少高掺杂的第二漏极层10的有源区域39，出现在介于该阵列中的各相邻单元的各基极区域36之间的表面2处。该阵列的相邻单元被对准，它们的P高电压(“PHV”)基极区域36通过对位于表面2和绝缘栅极电极32下方的分支80的末端处的相邻PHV区域进行合并操作，互相连接起来，如附图2所示，并且如在我们的欧洲专利说明书EP 1 387 408中的更详细描述。
在附图1所示的结构中，每个独立基本单元的四个分支80沿着直线延伸，并且通过四个直线链41互相连接起来。然而，可替换地，这些分支也可具有非线性或者波动的形状。四个分支可通过附图2所示的凹状曲线链而互相连接起来，这提高了击穿电压性能。
在每个分支80内的源极区域37的宽度比该单元内部的放射状相对链41之间的最宽距离43小。
单个单元的结构尺寸取决于电压范围。在一个实施方式中，每一分支80的宽度44为几个微米的量级，更具体来说是在从大约1.0到3.5微米的范围内，而放射状相对链41之间的单元内的最宽距离43为大约0.5到2.0微米，其大于宽度44。每个单元分支80具有小于10微米的长度46，并且在本实施方式中是在2.5到5.0微米的范围内。相邻单元的对应平行分支80之间的间距47是从大约3.0到7.0微米的范围内，并且在本实施方式中是在4.0到5.0微米之间。可以采用更小的尺寸，以实现增加的单元密度，每个分支的宽度44的极限限制是由光刻工艺能力来定义的。
在所描述的制造半导体器件的方法的示例中，基极和源极区域36和37是在绝缘栅极电极32已被沉积在半导体材料的表面2上之后形成的。在通过蚀刻栅极电极32的多晶硅而定义出四个分支80之后，通过将适当的掺杂类型(N-型或者P-型)结合到下面的半导体材料中，首先形成基极区域36，随后形成源极区域37。
如附图2所示，在源极掺杂物被引入到芯片中之前，通过加热该芯片，合并操作将在相邻单元的各分支的相邻端部附近的区域内的相邻基极区域36合并起来，以创建这些阱区域之间的接触。替代地，也可不使用掩模和扩散来获得单一的主体区域36，而是可以增加将附加的掩模和注入步骤，以用于将相邻单个单元的相邻主体区域合并起来。
适合的制造工艺的进一步细节在我们的欧洲专利说明书EP 1 387 408中被描述，其教导被并入本文中以供参考。
在合并操作之后，第二漏极层10仅在漏极区域39中才到达芯片的表面2，漏极区域39在表面2处是物理隔离的，即使它们在合并的基极区域36下电气相连。基极-漏极结的边界18被凹状的基极区域包围。此配置通过降低电场浓度而提高了击穿电压。
附图3是合并操作之后在两个相邻单个单元的分支80的并列端点之间沿附图1的线A-A获得的部分半导体器件的简化横截面视图。附图4是在合并操作之后在两个相邻单个单元的对应平行分支80之间，沿附图1的线B-B处获得的我们的欧洲专利说明书EP 1 387 408中的部分半导体器件的类似视图。
如附图5和6所示，还提供了具有与基极区域相同极性的重掺杂区域38，其在芯片衬底中具有与源极区域37的结，并且通过与金属源极电极40接触而与源极区域电气短路。重掺杂区域38的目的是通过确保即使当通过将栅极电压切换到关状态而在表面2处切断在漏极区域39中的高密度载流的排出时基极区域仍然总是被极化，来降低寄生NPN或者PNP双极现象(也被称为突发击穿效应)。因此，改善了击穿电压以及非钳位感应开关(UIS)。
附图5图解了我们的欧洲专利说明书EP 1 387 408的先有功率开关IGFET的开状态期间的电流，其中在表面2处露出的有源漏极区域39内，沿着表面2的横向方向，第二漏极的掺杂浓度基本上没有变化。可以看出，每个导电路径通常在其有源区域39中的20处平行于表面2延伸，并且在衬底中仅垂直于表面2延伸，以在有源漏极区域39的中心部分的22处与在芯片的表面4处的漏极电极接合。对于导电路径的宽度的这一约束会对开状态电阻RDSON产生不利影响，但是通过增加第二层10的掺杂浓度对其进行补偿将会对击穿电压产生不利影响。美国专利说明书4 376 286和5 075 739描述了对于改善这种折衷情形的尝试，但是进一步的改善仍是令人期望的。
本发明的本实施例通过扩大其有源漏极区域39中的24处的电流导电路径，提供了在开状态电阻和击穿电压之间的改进折衷方案，所述电流路径被设为“喇叭”形，如在附图6的横截面视图中的“Y”形状所示。如附图7所示，这一方案是通过在有源漏极区域39中提供在基极-漏极结18的外周旁边延伸的外周区域26而实现的，外周区域具有比第二漏极层10的剩余部分更高的掺杂密度。此外，位于有源漏极区域39中心的中间区域28被提供了比第二漏极层10的其余部分更低的掺杂密度。为了避免对该器件的击穿电压产生不利影响，外周区域26延伸得不比基极区域36更深入。然而，外周区域26的更高导电性以及他们在对基极-漏极结的外周18旁边的电流导电路径24进行放大时的作用，使得能够降低沟道电阻RJFET。
在本发明的本实施例中，通过降低中间区域28的掺杂浓度，更好地补偿了较高掺杂外周区域26的使器件击穿电压恶化的任何倾向。
在本发明的本实施例中，基本单元结构具有如图1到3中所示的类型，其中每一单个基本单元的四个分支80沿直线延伸，在相邻单元的源极区域的并列端点附近的合并基极区域36、以及被基极区域包围的基极-漏极结的外周18是凹进的。结的外周16和18以及外周区域26通常都是环形，并且是同心的。这通过降低电场浓度，改善了击穿电压。然而，本发明可应用于在每个单元内具有不同分支数量的其它结构，甚至可应用于条形和其它形状的单元结构中，例如在我们的欧洲专利说明书EP 1 387 408中以及在本说明书的序言内参考的其它文献中所描述的那些结构。
此外，在本发明的本实施例中，如附图7所示，低掺杂区域被布置在较厚的“场氧化物”层30的下方，在该层30中，空间电荷在关状态中延伸，其同样有助于增加击穿电压，然而，对栅极电极32与表面2之间的间距进行限定的绝缘层在所述结外周附近的31处比在所述中间区域附近的区域中更薄。制造具有这样一种“台阶状”栅极氧化物层和自对准掺杂区域的半导体器件的方法被描述在Ueda等人在IEEE Transaction of Electronic Devices，vol.ED-31(no.4)：416-20 1984中发表的题目为“A new vertical double diffused MOSFET-theself-aligned trrraced-gate MOSFET”的文中中，其中教授的内容并入本文中以供参考。
附图8和9描述了在附图6和7中所示的制造半导体器件的方法的一个示例中的步骤。在芯片的表面4上形成漏极电极6并形成第一漏极层8之后，通过在第一漏极层上外延生长半导体材料而形成第二漏极层10。在所述第一漏极层上外延生长半导体材料的附图8中所示步骤的最后阶段期间，第二层10的掺杂浓度被减少，从而产生具有降低的掺杂浓度的层27，在其中形成源极、基极和高掺杂外周区域之后该层27仍被保持，以提供低掺杂区域28。
如附图9中所示，随后在芯片的表面2上生长常规和厚氧化物层31和30。随后通过生长多晶硅以及使用光刻胶掩模刻蚀构图，在氧化物层30和31上方形成栅极电极。该栅极堆叠的其它特征，例如间隔物，是在工艺中的不同阶段加入的。栅极堆叠的这些特征被用来定义自动对准掩模，以供形成源极、基极和高掺杂外周区域37、36和26的步骤使用。
在该示例中，通过将第一导电类型的离子注入到芯片表面2的被氧化物层30和31暴露留下的区域内，形成高掺杂外周区域26。然后通过扩散相反导电类型而形成基极区域36，并且随后通过使得芯片经受高温来合并这些基极区域36。接着，通过扩散第一导电类型来形成源极区域37，并且通过扩散相反导电类型来形成重掺杂区域38。
如果与附图7中所示的基本单元相似的结构被用于边缘单元，则与基本单元性能相比，将使开关器件的击穿电压降低。为了避免这种降低，在本发明的本实施例中，该阵列的边缘单元，也就是与芯片边缘最接近的终端单元，具有如附图10所示的不同结构，特别是在它们面对着相邻芯片边缘的外侧。
类似于基本单元，每个边缘单元包括从第一表面2延伸的第一导电类型的源极区域37、以及包围着位于或者低于第一表面的源极区域的相反导电类型的基极区域36。基极区域36与源极区域37和第二漏极层10之间分别形成有基极-源极结12和基极-漏极结14，两个结都向着第一表面2延伸，以便在那里分别定义结的外周16和18。在边缘单元的内侧上，与芯片绝缘的栅极电极32被放置在第一表面2上，其在基极-源极结12和基极-漏极结14上方延伸，从而在基极区域36中形成在器件的开状态下的导电沟道，与基本单元内相似。在这个内侧上，边缘单元在基极-漏极结的外周18旁边具有高掺杂外周区域26，其与阵列中的直接相邻的基本单元的高掺杂外周区域26相互协作，以形成喇叭形的导电路径24和22。在外侧上，还在基极-漏极结的外周18旁边提供高掺杂外周区域26。
然而，在面对着芯片边缘的每个边缘单元的外侧上，栅极电极32朝着芯片的相邻边缘，在基极-源极结和基极-漏极结的外周16和18的至少部分之上及之外延伸。而且，在每个边缘单元的外侧上，第二漏极层10包括具有降低的掺杂浓度的区域27，该区域27从高掺杂外周区域26延伸到栅极电极之外直到芯片的相邻边缘。
在本发明的本实施例，在边缘单元的外侧上，较厚的氧化物层30延伸到芯片边缘之外。边缘单元的外侧的这些特征保持了该器件的原本可能在该外侧恶化的击穿电压。
Claims (7)
1.一种垂直绝缘栅极场效应晶体管半导体器件，包括在半导体材料的芯片中形成的单元阵列，该单元阵列提供有第一表面(2)和与所述第一表面相对的第二表面(4)，并具有第一导电类型的第一和第二叠置漏极层(8，10)，第一漏极层(8)从所述第二表面延伸，第二漏极层(10)具有比所述第一漏极层更低的高掺杂浓度并且延伸到所述第一表面(2)，每个所述单元包括从所述第一表面延伸的所述第一导电类型的源极区域(37)、以及对位于和低于所述第一表面(2)的所述源极区域进行包围的相反导电类型的基极区域(36)，所述基极区域(36)与所述源极区域(37)和漏极层(8，10)分别形成基极-源极结(12)和基极-漏极结(14)，两个结都延伸到所述第一表面从而在那里定义各自的结外周(16，18)，以及通过绝缘层与所述芯片绝缘的栅极电极(32)，其在所述第一表面处的所述基极-源极结和所述基极-漏极结的所述外周(16，18)的至少部分上方的所述第一表面(2)延伸，由此响应于对所述栅极电极(32)施加的栅极电压，在所述源极区域和所述漏极层(8，10)之间的所述基极区域(36)中形成在器件的开状态下的导电沟道，
其特征在于，所述第二漏极层(10)包括在所述基极-漏极结的各自外周(18)旁边延伸的外周区域(26)，所述外周区域(26)具有比所述第二漏极层(10)的中间区域(28)更高的掺杂浓度，从而为源极-漏极电流提供比所述中间区域更高导电性路径(24)，所述更高导电性路径在所述基极-漏极结的所述外周(18)旁边延伸。
2.如权利要求1所述的半导体器件，其中至少在所述外周区域(26)的附近，所述第二漏极层中的所述中间区域(28)在与所述第一表面(2)相邻处提供降低的掺杂浓度。
3.如权利要求2所述的半导体器件，在所述阵列的边缘处包括边缘单元，每个所述边缘单元包括从所述第一表面(2)延伸的所述第一导电类型的源极区域(37)、以及对位于和低于所述第一表面(2)处的所述源极区域进行包围的相反导电类型的基极区域(36)，所述基极区域与所述源极区域和第二漏极层(10)分别形成基极-源极结(12)和基极-漏极结(14)，两个结都延伸到所述第一表面以便在那里定义各自的结外周(16，18)，以及与所述芯片绝缘并被设置在所述第一表面(2)处的栅极电极(32)，其在位于所述第一表面处的所述基极-源极结和所述基极-漏极结的所述外周(16，18)的至少部分之上和之外，朝着芯片的相邻边缘延伸，其中每个所述单元中的所述第二漏极层(10)包括朝着芯片的相邻边缘延伸到所述栅极电极(32)之外的具有降低的掺杂浓度的区域(27)。
4.如前任一权利要求所述的半导体器件，其中所述绝缘层在所述结外周(16，18)附近内比在所述中间区域(28)的相邻区域内更薄。
5.一种制造如前任一权利要求所述的半导体器件的方法，其中制造所述第二漏极层(10)包括在所述第一漏极层(8)上外延生长半导体材料，以及制造所述源极和基极区域(37，36)及所述外周区域(26)包括将掺杂物引入到所述第二漏极层(10)内，并在其中扩散所述掺杂物。
6.如从属于权利要求2的权利要求5所述的制造半导体器件的方法，其中在所述第一漏极层上外延生长半导体材料的步骤期间，所述第二层(10)中的掺杂物浓度被降低。
7.如权利要求5或者6所述的制造半导体器件的方法，包括在所述第一表面上形成包括所述栅极电极(32)的堆叠，使用所述堆叠作为掩模将用于所述外周区域(26)的掺杂物从所述第一表面(2)引入到芯片内，以及随后使用所述堆叠作为掩模将用于所述基极和源极区域(36，37)的掺杂物从所述第一表面引入到芯片内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005800511735A CN101228636B (zh) | 2005-07-25 | 2005-07-25 | 功率半导体器件以及制造功率半导体器件的方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005800511735A CN101228636B (zh) | 2005-07-25 | 2005-07-25 | 功率半导体器件以及制造功率半导体器件的方法 |
| PCT/EP2005/010049 WO2007016969A1 (en) | 2005-07-25 | 2005-07-25 | Power semiconductor device and method of manufacturing a power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101228636A true CN101228636A (zh) | 2008-07-23 |
| CN101228636B CN101228636B (zh) | 2010-06-16 |
Family
ID=39859668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800511735A Active CN101228636B (zh) | 2005-07-25 | 2005-07-25 | 功率半导体器件以及制造功率半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101228636B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673673B (zh) * | 2009-09-22 | 2013-02-27 | 上海宏力半导体制造有限公司 | 外延片形成方法及使用该方法形成的外延片 |
| CN109713035A (zh) * | 2018-12-29 | 2019-05-03 | 上海擎茂微电子科技有限公司 | 一种平面栅双极型晶体管及其制作方法 |
| CN111316447A (zh) * | 2017-11-07 | 2020-06-19 | 美高森美公司 | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771172B2 (ja) * | 1988-04-01 | 1998-07-02 | 日本電気株式会社 | 縦型電界効果トランジスタ |
| KR940004847A (ko) * | 1992-08-04 | 1994-03-16 | 리차드 제이. 컬 | 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법 |
| JP3506676B2 (ja) * | 2001-01-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| EP1387408A1 (en) * | 2002-06-12 | 2004-02-04 | Motorola, Inc. | Power semiconductor device and method of manufacturing the same |
-
2005
- 2005-07-25 CN CN2005800511735A patent/CN101228636B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673673B (zh) * | 2009-09-22 | 2013-02-27 | 上海宏力半导体制造有限公司 | 外延片形成方法及使用该方法形成的外延片 |
| CN111316447A (zh) * | 2017-11-07 | 2020-06-19 | 美高森美公司 | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 |
| CN109713035A (zh) * | 2018-12-29 | 2019-05-03 | 上海擎茂微电子科技有限公司 | 一种平面栅双极型晶体管及其制作方法 |
| CN109713035B (zh) * | 2018-12-29 | 2022-02-15 | 上海擎茂微电子科技有限公司 | 一种平面栅双极型晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101228636B (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| US7446375B2 (en) | Quasi-vertical LDMOS device having closed cell layout | |
| US7560787B2 (en) | Trench field plate termination for power devices | |
| KR101840903B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| US7417282B2 (en) | Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode | |
| US6768167B2 (en) | MIS semiconductor device and the manufacturing method thereof | |
| CN102184952B (zh) | 一种垂直电容耗尽型功率器件及制作方法 | |
| JP7272775B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| KR100642803B1 (ko) | 엷게 도핑된 소스 구조를 구비한 트렌치 ｄｍｏｓ트랜지스터 | |
| US20170098609A1 (en) | Source-Gate Region Architecture in a Vertical Power Semiconductor Device | |
| US20020079521A1 (en) | Surface breakdown reduction by internal field rings and multiple poly field plates in power LDMOSFET | |
| TW201032278A (en) | Trench device structure and fabrication | |
| JP2003529209A (ja) | トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 | |
| JP4990140B2 (ja) | パワー半導体デバイス | |
| US20080157192A1 (en) | Trench gate-type mosfet device and method for manufacturing the same | |
| KR101035842B1 (ko) | 수직 ｍｏｓ 전력 트랜지스터 | |
| EP2643853A2 (en) | Vertical dmos-field effect transistor | |
| US6492691B2 (en) | High integration density MOS technology power device structure | |
| CN101228636B (zh) | 功率半导体器件以及制造功率半导体器件的方法 | |
| US20210066494A1 (en) | Semiconductor device | |
| US7800135B2 (en) | Power semiconductor device and method of manufacturing a power semiconductor device | |
| CN110957351A (zh) | 一种超结型mosfet器件及制备方法 | |
| CN117673150A (zh) | 横向扩散金属氧化物半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |