CN117673150A - 横向扩散金属氧化物半导体结构 - Google Patents

横向扩散金属氧化物半导体结构 Download PDF

Info

Publication number
CN117673150A
CN117673150A CN202211113055.4A CN202211113055A CN117673150A CN 117673150 A CN117673150 A CN 117673150A CN 202211113055 A CN202211113055 A CN 202211113055A CN 117673150 A CN117673150 A CN 117673150A
Authority
CN
China
Prior art keywords
gate
ldmos
contact
region
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211113055.4A
Other languages
English (en)
Inventor
林宗翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN117673150A publication Critical patent/CN117673150A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种横向扩散金属氧化物半导体(laterally diffused metal‑oxide‑semiconductor，LDMOS)结构，包含一基底，多个鳍状结构位于基底上，一栅极结构，位于基底上并且跨越多个鳍状结构，以及一栅极接触层，位于栅极结构上，其中栅极接触层电连接一虚设接触结构。

Description

横向扩散金属氧化物半导体结构
技术领域
本发明涉及半导体晶体管元件，尤其是涉及一种具有延长的场板(field plate)的横向扩散金属氧化物半导体(lateral diffused metal oxide semiconductor，LDMOS)晶体管元件。
背景技术
横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)元件是一种常见的功率半导体元件。由于横向扩散金属氧化物半导体元件具有水平式的结构，容易制造且易于和现行的半导体技术整合，进而减少制作成本。同时，其可以耐较高的击穿电压而具有高的输出功率，因此被广泛应用于功率转换器(power converter)、功率放大器(power amplifier)、切换开关(switch)、整流器(rectifier)等元件。
然而，传统的LDMOS仍有一些缺点需要改进，例如元件拥有较高的导通电阻(Ron，on-resistance)、关闭电流(Ioff)过高、热载流子注入生命周期(hot carrier injectionlife-time)不足等。因此需要提出更进步的LDMOS结构以改善上述缺点。
发明内容
本发明提供一种横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)结构，包含一基底，多个鳍状结构位于基底上，一栅极结构，位于基底上并且跨越多个鳍状结构，以及一栅极接触层，位于栅极结构上，其中栅极接触层电连接一虚设接触结构。
本发明的特征在于，在LDMOS结构的栅极上形成栅极接触层，栅极接触层可当作LDMOS的场板(field plate)，具有分散电场以及抑制科克效应(Kirk effect)的功效。此外本发明的栅极接触层还进一步直接连接位于浅沟隔离上的虚设接触结构。在没有增加制作工艺步骤的条件下，可以使场板进一步延长，使电流更加分散并且提高LDMOS的品质。根据申请人的实验结果，本发明的结构有助于降低关闭电流(Ioff)、降低导通电阻(Ron)、提高热载流子注入生命周期(hot carrier injection life-time)以及提高击穿电压(Vbd)等优点。
附图说明
图1为本发明第一优选实施例的横向扩散金属氧化物半导体(LDMOS)的俯视图；
图2为图1中的剖面线A-A’所得的剖面图；
图3为图1中的剖面线B-B’所得的剖面图；
图4为本发明第二优选实施例的横向扩散金属氧化物半导体(LDMOS)的俯视图；
图5为图4中的剖面线C-C’所得的剖面图。
符号说明
100:基底
101:层间介电层
102:栅极接触层
AA:主动(有源)区
CT:接触结构
CT1:源极接触
CT2:漏极接触
CT3:虚设接触结构
DG:虚设栅极结构
DR:漏极区
F:鳍状结构
G:栅极结构
SR:源极区
STI:浅沟隔离
W1:第一阱区
W2:第二阱区
具体实施方式
为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
图1绘示根据本发明第一优选实施例的横向扩散金属氧化物半导体(LDMOS)的俯视图，图2绘示根据图1中的剖面线A-A’所得的剖面图，图3绘示根据图1中的剖面线B-B’所得的剖面图。如图1、图2与图3所示，本发明第一实施例所述的一LDMOS结构包含有一基底100，基底100材质例如为硅基底或硅覆绝缘层(silicon on insulation，SOI)基底。其中在本实施例中，基底100具有一第一导电型态(例如为P型)，基底100上以蚀刻等方式形成多根鳍状结构F，鳍状结构F的材质较佳与基底100相同(例如微硅)，且多根鳍状结构F沿着同一方向彼此平行排列，例如沿着图1中的X轴彼此平行排列。此外如图2所示，基底100中以离子注入等方式形成第一阱区W1以及第二阱区W2，其中第一阱区W1例如包含有第一导电型态(例如为P型)，第二阱区W2则包含有一第二导电型态(例如为N型)。此外第一阱区W1与第二阱区W2两者并未直接接触，从图2来看，第一阱区W1与第二阱区W2之间还留有一部分的基底100并未掺杂，以当作后续LDMOS的沟道区。在第一阱区W1内还包含有源极区SR、第二阱区W2内还包含有漏极区DR，其中源极区SR与漏极区DR都包含有第二导电型态(例如为N型)，且源极区SR与漏极区DR的掺杂浓度高于第二阱区W2的离子掺杂浓度。值得注意的是，本实施例中的LDMOS是以N型的LDMOS为例，因此基底100与第一阱区W1为P型，第二阱区W2、源极区SR与漏极区DR为N型，但本发明不限于此。本发明也包含P型的LDMOS，也就是说上述各元件的导电型态并不受到本实施例所限制。
接下来，请继续参考图1与图2，基底100上包含有浅沟隔离(shallow trenchisolation)STI，其中浅沟隔离STI材质例如为氧化硅或氮化硅等绝缘材料，并且曝露出鳍状结构F。值得注意的是，在第二阱区W2内，例如以蚀刻等方式将部分的鳍状结构F被截断并形成一凹槽，接着才形成浅沟隔离STI填入凹槽中，因此从图2来看，浅沟隔离STI也会形成在第二阱区W2内并且深入一部分的第二阱区W2。此处形成浅沟隔离STI于第二阱区W2内，可以让LDMOS的开关开启时，电流(图未示)会从源极区SR经由浅沟隔离STI的下方流到漏极区DR，延长电流的行经路径，因此可以提高LDMOS的击穿电压(breakdown voltage，Vbd)而增加LDMOS结构的稳定性。
另外，基底100上包含有一层间介电层101，多个栅极结构G、虚设栅极结构DG以及多个接触CT位于层间介电层101之内，此处所述的栅极结构G与虚设栅极结构DG沿着Y轴方向跨越多个鳍状结构F，多个栅极结构G及虚设栅极结构DG的材质例如为多晶硅，但不限于此，在其他实施例中也可能为金属材质。栅极结构G位于基底100上，并且沿着X轴方向跨越第一阱区W1与第二阱区W2，而虚设栅极结构DG则是位于第二阱区W2上。另外，形成有多个接触结构CT分别电连接源极区SR、漏极区DR，以及至少一个接触结构位于浅沟隔离STI上。为了方便表示，将与源极区SR电连接的接触结构CT定义为源极接触CT1、与漏极区DR电连接的接触结构CT定义为漏极接触CT2，位于浅沟隔离STI上的接触结构CT定义为虚设(dummy)接触结构CT3，其中虚设接触结构CT3实际上并未与电子元件连接。本实施例中接触结构CT与虚设接触结构材质相同，且较佳由同一步骤所制作工艺。本实施例中，形成虚设接触结构CT3以及虚设栅极结构DG的目的在于提高制作工艺时图案的均匀性，避免图案密度差异较大而影响图案生成的品质。
接着，如图3所示，在栅极结构G上方还形成有一栅极接触层102，栅极接触层102用于电连接后续其他接触结构(图未示)。值得注意的是，本实施例中的栅极接触层102的排列方向与鳍状结构F相同，但栅极接触层102并不位于鳍状结构F的正上方。换句话说，可以将鳍状结构F的所在位置定义为主动区(active area)AA，而栅极接触层102则位于主动区AA之外。但值得注意的是，在本发明的其他实施例中，栅极接触层102也可能位于主动区AA之内，此种结构也属于本发明的涵盖范围。
值得注意的是，本实施例中，栅极接触层102还与旁边的虚设接触结构CT3直接连接。在实际的制作工艺中，在形成栅极结构G与虚设栅极结构DG之后，可以在层间介电层101中分别形成接触结构CT(包含源极接触CT1、漏极接触CT2与虚设接触结构CT3)的凹槽以及栅极接触层102的凹槽，然后再同时填入导电层至该些凹槽中，以同时形成源极接触CT1、源极接触CT2、虚设接触结构CT3以及栅极接触层102。也就是说，栅极接触层102与虚设接触结构CT3可为一体成型的结构(材质相同且由同一步骤所制作)。此外，由于两者同时形成，因此较佳而言栅极接触层102的顶面与虚设接触结构CT3的顶面相互切齐。
本实施例中的栅极接触层102不仅可用来当作电连接后续其他接触结构的层，栅极接触层102位于栅极结构G上也可以构成一场板(filed plate)结构。这里所述的“场板”意栅极结构G跨在绝缘层上以分散电场的结构。更详细说明，当LDMOS开启时，沟道末端的表面电场集中因此容易发生击穿(punch through)现象，而栅极结构G上方覆盖栅极接触层102之后，栅极接触层102连接栅极结构G产生延伸效果并形成一场板结构，具有让电场分散的作用，避免电场过于集中于沟道末端而产生上述的击穿现象。除此之外，本发明中还将栅极接触层102直接连接虚设接触结构CT3，因此可以进一步地再次延伸场板，使电场进一步更分散，进而达到提升LDMOS品质的功效。
本发明中，将栅极接触层102直接连接虚设接触结构CT3，比起单纯形成栅极接触层102以及虚设接触结构CT3却未将两者连接的实施例，本发明对于LDMOS整体的各项数据表现均有明显提升。根据申请人的实验结果，相较于未将栅极接触层连接虚设接触结构的实施例，本实施例将上述两者相连，可以降低关闭电流(Ioff)约40％、降低导通电阻(Ron)约6％、提高热载流子注入生命周期(hot carrier injection life-time)约20％、以及提高击穿电压(Vbd)约1％。上述各项参数均有利于提高LDMOS的品质。除此之外，本实施例所采用的方法，也与现有制作工艺相容，并且未增加额外的制作工艺步骤。
图4绘示根据本发明第二优选实施例的横向扩散金属氧化物半导体(LDMOS)的俯视图，图5绘示根据图4中的剖面线C-C’所得的剖面图。本实施例同样提出一LDMOS结构，而多数元件与上述实施例所述相同，包含基底100、鳍状结构F、第一阱区W1、第二阱区W2、浅沟隔离STI、源极区SR、漏极区DR、层间介电层101、栅极结构G、虚设栅极结构DG、源极接触CT1、漏极接触CT2、虚设接触结构CT3等元件均与上述实施例所述相同，这些元件不重复赘述。而本实施例与上述实施例不同之处在于，本实施例中栅极接触层102位于鳍状结构F所在区域的正上方，也就是位于主动区AA的正上方。同样地，本实施例的栅极接触层102也与旁边的虚设接触结构CT3直接相连，从图5来看，栅极接触层102也与旁边的虚设接触结构CT3连接后呈现一类似直角状的剖面结构，也就是具有横向延伸的栅极接触层102与纵向延伸的虚设接触结构CT3两个部分，且两者为一体成形的结构。与上述实施例相同，本实施例的结构同样具有延长的场板结构，故可以提高LDMOS的品质。除了以上特征之外，其余的特征与上述实施例相同，在此不重复赘述。
综合以上说明书与附图，本发明提供一种横向扩散金属氧化物半导体(laterallydiffused metal-oxide-semiconductor，LDMOS)结构，包含一基底100，多个鳍状结构F位于基底100上，一栅极结构G，位于基底100上并且跨越多个鳍状结构F，以及一栅极接触层102，位于栅极结构G上并且电连接栅极结构G，其中栅极接触层102电连接一虚设接触结构CT3。
在本发明的其中一些实施例中，其中还包含有一第一阱区W1与一第二阱区W2位于基底100中，以及一浅沟隔离STI位于第二阱区W2内。
在本发明的其中一些实施例中，其中虚设接触结构CT3位于浅沟隔离STI上并且直接接触浅沟隔离STI。
在本发明的其中一些实施例中，其中还包含有一源极接触(接触结构CT1)位于第一阱区W1上，以及一漏极接触(接触结构CT2)位于第二阱区W2上。
在本发明的其中一些实施例中，其中第一阱区为P型，第二阱区为N型。
在本发明的其中一些实施例中，其中第一阱区W1还包含源极区SR，第二阱区W2还包含漏极区DR。
在本发明的其中一些实施例中其中源极接触CT1电连接至源极区SR，漏极接触CT2电连接至漏极区DR。
在本发明的其中一些实施例中，其中还包含有一虚设栅极结构DG，位于虚设接触结构CT3以及漏极接触CT2之间。
在本发明的其中一些实施例中，其中栅极结构G跨越部分第一阱区W1以及部分第二阱区W2上，且虚设接触结构CT3位于栅极结构G旁。
在本发明的其中一些实施例中，其中栅极接触层102与虚设接触结构CT3的一顶面切齐。
在本发明的其中一些实施例中，其中栅极接触层102与多个鳍状结构F都沿着一第一方向延伸(例如沿着图1上的X轴相互平行排列)。
在本发明的其中一些实施例中，其中虚设接触结构CT3沿一第二方向延伸(例如图1上的Y轴)，第一方向与第二方向不同。
在本发明的其中一些实施例中，其中多个鳍状结构F的所在区域定义为一主动区AA，且栅极接触层102位于主动区AA之外。
在本发明的其中一些实施例中，其中多个鳍状结构F的所在区域定义为一主动区AA，且栅极接触层102位于主动区AA之内。
在本发明的其中一些实施例中，其中栅极接触层102与虚设接触结构CT3材质相同。
在本发明的其中一些实施例中，其中虚设接触结构CT3的一底面低于栅极接触层102的一底面(如图3或是图5所示)或是虚设栅极结构DG的一底面(如图2)。
本发明的特征在于，在LDMOS结构的栅极上形成栅极接触层，栅极接触层可当作LDMOS的场板(field plate)，具有分散电场以及抑制科克效应(Kirk effect)的功效。此外本发明的栅极接触层还进一步直接连接位于浅沟隔离上的虚设接触结构。在没有增加制作工艺步骤的条件下，可以使场板进一步延长，使电流更加分散并且提高LDMOS的品质。根据申请人的实验结果，本发明的结构有助于降低关闭电流(Ioff)、降低导通电阻(Ron)、提高热载流子注入生命周期(hot carrier injection life-time)以及提高击穿电压(Vbd)等优点。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (16)

1.一种横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)结构，包含：
基底；
多个鳍状结构，位于该基底上；
栅极结构，位于该基底上并且跨越该多个鳍状结构；以及
栅极接触层，位于该栅极结构上并且电连接该栅极结构，其中该栅极接触层电连接虚设接触结构。
2.如权利要求1所述的横向扩散金属氧化物半导体结构，其中还包含有第一阱区与第二阱区位于该基底中，以及浅沟隔离位于该第二阱区内。
3.如权利要求2所述的横向扩散金属氧化物半导体结构，其中该虚设接触结构位于该浅沟隔离上并且直接接触该浅沟隔离。
4.如权利要求2所述的横向扩散金属氧化物半导体结构，其中还包含有源极接触位于该第一阱区上，以及漏极接触位于该第二阱区上。
5.如权利要求4所述的横向扩散金属氧化物半导体结构，其中该第一阱区为P型，该第二阱区为N型。
6.如权利要求4所述的横向扩散金属氧化物半导体结构，其中该第一阱区还包含源极区，该第二阱区还包含漏极区。
7.如权利要求6所述的横向扩散金属氧化物半导体结构，其中该源极接触电连接至该源极区，该漏极接触电连接至该漏极区。
8.如权利要求4所述的横向扩散金属氧化物半导体结构，其中还包含有虚设栅极结构，位于该虚设接触结构以及该漏极接触之间。
9.如权利要求2所述的横向扩散金属氧化物半导体结构，其中该栅极结构跨越部分该第一阱区以及部分该第二阱区上，且该虚设接触结构位于该栅极结构旁。
10.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该栅极接触层与该虚设接触结构的顶面切齐。
11.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该栅极接触层与该多个鳍状结构都沿着第一方向延伸。
12.如权利要求11所述的横向扩散金属氧化物半导体结构，其中该虚设接触结构沿第二方向延伸，该第一方向与该第二方向不同。
13.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该多个鳍状结构的所在区域定义为主动区，且该栅极接触层位于该主动区之外。
14.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该多个鳍状结构的所在区域定义为主动区，且该栅极接触层位于该主动区之内。
15.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该栅极接触层与该虚设接触材质相同。
16.如权利要求1所述的横向扩散金属氧化物半导体结构，其中该虚设接触的底面低于该栅极接触层的底面。
CN202211113055.4A 2022-08-25 2022-09-14 横向扩散金属氧化物半导体结构 Pending CN117673150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111132084 2022-08-25
TW111132084A TW202410464A (zh) 2022-08-25 2022-08-25 橫向擴散金氧半導體結構

Publications (1)

Publication Number Publication Date
CN117673150A true CN117673150A (zh) 2024-03-08

Family

ID=84360593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211113055.4A Pending CN117673150A (zh) 2022-08-25 2022-09-14 横向扩散金属氧化物半导体结构

Country Status (4)

Country Link
US (1) US20240072163A1 (zh)
EP (1) EP4328977A1 (zh)
CN (1) CN117673150A (zh)
TW (1) TW202410464A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418993B2 (en) * 2013-08-05 2016-08-16 Globalfoundries Inc. Device and method for a LDMOS design for a FinFET integrated circuit
KR102286013B1 (ko) * 2015-10-07 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 트랜치 절연 필드플레이트 및 금속 필드플레이트를 갖는 수평형 고전압 집적소자

Also Published As

Publication number Publication date
TW202410464A (zh) 2024-03-01
EP4328977A1 (en) 2024-02-28
US20240072163A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US9450091B2 (en) Semiconductor device with enhanced mobility and method
US10355125B2 (en) Electrode contact structure for semiconductor device
US10014381B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8907394B2 (en) Insulated gate semiconductor device having shield electrode structure
US7663186B2 (en) Semiconductor device
CN100485961C (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
US8779510B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
CN101208803B (zh) 沟槽金属氧化物半导体场效应晶体管
TWI412071B (zh) 自對準電荷平衡的功率雙擴散金屬氧化物半導體製備方法
US8030705B2 (en) Semiconductor device and method of fabricating the same
KR100340925B1 (ko) 고주파용 전력소자 및 그의 제조 방법
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
KR100342623B1 (ko) 종형 ｍｉｓｆｅｔ 및 그 제조 방법
US9257517B2 (en) Vertical DMOS-field effect transistor
KR19990050418A (ko) 이중 필드판 구조를 갖는 전력소자
KR20090107024A (ko) Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
TW200952176A (en) Semiconductor devices and methods for fabricating the same
CN115528115A (zh) 一种ldmos功率器件及其制备方法
US20180277677A1 (en) Transistor structure and manufacturing method of the same
CN117673150A (zh) 横向扩散金属氧化物半导体结构
TWI511284B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
CN113809162A (zh) 功率元件
KR20110078946A (ko) 반도체 소자 및 그의 제조방법
CN117954478A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination