CN101819994A - SiGe异质结双极型晶体管及其制备方法 - Google Patents

SiGe异质结双极型晶体管及其制备方法 Download PDF

Info

Publication number
CN101819994A
CN101819994A CN201010164875A CN201010164875A CN101819994A CN 101819994 A CN101819994 A CN 101819994A CN 201010164875 A CN201010164875 A CN 201010164875A CN 201010164875 A CN201010164875 A CN 201010164875A CN 101819994 A CN101819994 A CN 101819994A
Authority
CN
China
Prior art keywords
bipolar transistor
layer
sige
heterojunction bipolar
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010164875A
Other languages
English (en)
Inventor
孙涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010164875A priority Critical patent/CN101819994A/zh
Publication of CN101819994A publication Critical patent/CN101819994A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

一种SiGe异质结双极型晶体管，包括：衬底；集电区；形成在集电区内的浅沟槽隔离；在集电区上外延生长的SiGe层；形成在SiGe层上的基极；形成在SiGe层上的发射区；形成在发射区上的发射极；以及形成在集电区上的集电极。其中，所述集电区进一步包括在衬底上采用离子布植的方式形成的抗穿通层和在所述抗穿通层上形成的n型埋层。所述抗穿通层是p型袋域布植的抗穿通层。本发明通过在衬底和集电区之间形成抗穿通层，降低晶体管和晶体管之间的穿通，提高电气隔离，并提高了SiGe异质结双极型晶体管的阈值频率和最大振荡频率，同时降低了SiGe双极型晶体管的制造成本。

Description

SiGe异质结双极型晶体管及其制备方法
技术领域
本发明涉及一种半导体晶体管及其制备方法，尤其涉及一种SiGe异质结双极型晶体管及其制备方法。
背景技术
异质结双极型晶体管是目前SiGe器件的研究重点之一。SiGe异质结双极型晶体管性能最优化有赖于在器件设计和制造中，充分发挥“掺杂工程”和“能带工程”的优点。在SiGe异质结晶体管中，基区材料的带隙小于发射区，因此掺杂区不必重掺杂，基区则可以重掺杂，这样基区电阻小、噪声低、注入效率高，可降低发射结的隧道效应、穿通效应和电容。基区还可以做的很薄，能够缩短基区渡越时间，提高响应频率。SiGe异质结双极型晶体管的发展使双极型晶体管和双极型集成电路在数字、模拟、微波、低温等方面的性能和应用有所突破和提高。
如图1所示，图1为传统的第二SiGe异质结双极型晶体管2的结构剖视图。所述第二SiGe异质结双极型晶体管2包括：第二p型衬底21、形成在第二p型衬底21上的第二集电区22、形成在第二集电区22上的第二浅沟槽隔离23、纵向紧邻第二浅沟槽隔离23且贯穿第二集电区22直至第二p型衬底21的第二深沟槽隔离24、在第二集电区22上外延生长的第二SiGe层25、形成在第二浅沟槽隔离23上且与第二SiGe层25有部分重叠的第二多晶硅层26、形成在第二SiGe层25上的第二发射区27、形成在第二发射区27两侧的第二侧墙28、形成在第二多晶硅层26上的第二基极261、形成在第二集电区22上的第二集电极221以及形成在第二发射区27上的第二发射极271。其中，第二深沟槽隔离24有效的起到了元件之间物理电气之间的隔离。所述第二深沟槽隔离24所采用的深槽技术，包括深槽隔离、深槽填充和表面平整化三个主要工艺步骤。一般选用各向异性好的反应离子刻蚀技术进行刻蚀，以得到窄而陡直的第二深沟槽隔离24。在对第二深沟槽隔离24表面热氧化之后用绝缘介质填充，以得到性能良好的隔离性能。第二深沟槽隔离24与二氧化硅隔离相比来说，隔离区所占面积小，且有利于提高第二SiGe异质结双极型晶体管2的电气隔离，有利于提高第二SiGe异质结双极型晶体管2的最高振荡频率。但是，这道深槽技术中的若干工艺参数都将会对电路的性能产生重大影响，且用于第二深沟槽隔离24的集成电路的工艺设备价格昂贵，工艺过程耗资巨大。另一方面，随着深沟槽隔离24深度的增加，其工艺生产的难度和制造成本都将有很大程度的提高。反之，如果深沟槽隔离24未能达到预定的深度，则将无助于最大有效功率增益和最高振荡频率的提高，反而增加工艺难度。因此，采用传统的深槽技术必将不适应现代工艺的需要。
针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明SiGe异质结双极型晶体管及其制备方法。
发明内容
本发明的目的是针对在现有技术中，传统的SiGe异质结双极型晶体管通过采用浅沟槽隔离和深沟槽隔离相结合的技术，进行元件之间的物理电气隔离所产生的工艺难度增大和制造成本提高的缺陷，提供一种新型的SiGe异质结双极型晶体管的结构。
本发明的又一目的是针对在现有技术中，传统的SiGe异质结双极型晶体管通过采用浅沟槽隔离和深沟槽隔离相结合的技术，进行元件之间的物理电气隔离所产生的工艺难度增大和制造成本提高的缺陷，提供一种新型的SiGe异质结双极型晶体管的制备方法。
为达到上述目的，本发明采用如下技术方案：一种SiGe异质结双极型晶体管，包括：衬底；在衬底上生长的集电区；形成在集电区内的浅沟槽隔离；在集电区上外延生长的SiGe层；形成在SiGe层上的基极；形成在SiGe层上的发射区；形成在发射区上的发射极；以及形成在集电区上的集电极；其中，所述集电区进一步包括在衬底上采用离子布植的方式形成的抗穿通层和在所述抗穿通层上形成的n型埋层。所述抗穿通层是p型袋域布植的抗穿通层。所述浅隔离沟槽采用绝缘物介质填充。所述绝缘物介质为二氧化硅、氮化硅和多晶硅。所述的离子布植的方式为倾斜角度的离子布植方式和角度旋转的离子布植方式。
为达到上述又一目的，本发明采用如下的技术方案：一种制备所述的SiGe异质结双极型晶体管的制备方法，包括：提供衬底；浅沟槽隔离的制备；抗穿通层的制备；n型埋层的制备；SiGe层的外延生长；集电极、基极、发射极的制备。所述SiGe异质结双极型晶体管的制备方法进一步包括在集电极下方的区域进行n型重掺杂离子注入。所述衬底为p型衬底。
与现有技术相比，本发明具有以下优点：本发明通过在衬底和集电区之间形成抗穿通层，降低晶体管和晶体管之间的穿通，提高电气隔离，，并提高了SiGe异质结双极型晶体管的阈值频率和最大振荡频率，同时降低了SiGe双极型晶体管的制造成本。
附图说明
图1是传统的第二SiGe异质结双极型晶体管的结构示意图。
图2是本发明第一SiGe异质结双极型晶体管的结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图2，图2为第一SiGe异质结双极型晶体管1的结构剖视图。所述第一SiGe异质结双极型晶体管1包括：第一衬底11、在第一衬底11上生长的第一集电区12、形成在第一集电区12内的第一浅沟槽隔离13、在第一集电区12上外延生长的第一SiGe层14、形成在第一SiGe层14上的第一基极141、形成在第一SiGe层14上的第一发射区15、形成在第一发射区15上的第一发射极151以及形成在第一集电区12上的第一集电极121。其中，所述第一集电区12包括在第一衬底11上通过离子布植形成的抗穿通层122和在所述抗穿通层122上通过离子注入法形成的n型埋层123。所述离子布植的方式可以是倾斜角度的离子布植方式和角度旋转的离子布植方式。在本发明中，抗穿通层122为p型袋域布植的抗穿通层122。为减少第一集电区12的电阻，并形成良好的欧姆接触，在第一集电极121下方的区域进行n型重掺杂离子注入，使位于第一电极121下方的n型埋层123变成n型重掺杂区124。所述第一浅沟槽隔离13用以将单位第一SiGe异质结双极型晶体管1进行物理电气隔离。第一浅沟槽隔离13采用绝缘物介质填充，填充介质通常有二氧化硅、氮化硅和多晶硅，根据需要选择不同的填充介质。
所述第一SiGe异质结双极型晶体管1的制备方法包括：
提供第一衬底11；
第一浅沟槽隔离13的制备；
抗穿通层122的制备；
n型埋层123的制备；
第一SiGe层的外延生长；
第一集电极121、第一基极141、第一发射极151的制备。
其中，所述第一衬底11为半导体衬底。本发明中，优选的第一衬底11为p型半导体衬底。所述抗穿通层122的制备进一步包括：在第一衬底11上通过离子布植形成p型袋域布植的抗穿通层122。所述离子布植的方式可以是倾斜的离子布植方式和角度旋转的离子布植方式。
综上所述，本发明通过在第一衬底11和第一集电区12之间形成抗穿通层122，提高第一SiGe异质结双极型晶体管1之间的电气隔离，并提高了第一SiGe异质结双极型晶体管1的阈值频率和最大振荡频率，同时降低了第一SiGe双极型晶体管1的制造成本。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (10)

1.一种SiGe异质结双极型晶体管，包括：
衬底；
在衬底上生长的集电区；
形成在集电区内的浅沟槽隔离；
在集电区上外延生长的SiGe层；
形成在SiGe层上的基极；
形成在SiGe层上的发射区；
形成在发射区上的发射极；
以及形成在集电区上的集电极；其中，所述集电区进一步包括在衬底上形成的抗穿通层和在所述抗穿通层上形成的n型埋层。
2.根据权利要求1所述的SiGe异质结双极型晶体管，其特征在于，所述抗穿通层是p型袋域布植的抗穿通层。
3.根据权利要求1所述的SiGe异质结双极型晶体管，其特征在于，所述浅隔离沟槽采用绝缘物介质填充。
4.根据权利要求1所述的SiGe异质结双极型晶体管，其特征在于，所述绝缘物介质为二氧化硅、氮化硅和多晶硅。
5.根据权利要求1所述的SiGe异质结双极型晶体管，其特征在于，形成在衬底上的抗穿通层是采用离子布植的方式。
6.根据权利要求5所述的SiGe异质结双极型晶体管，其特征在于，所述的离子布植的方式为倾斜角度的离子布植方式。
7.根据权利要求5所述的SiGe异质结双极型晶体管，其特征在于，所述的离子布植的方式为角度旋转的离子布植方式。
8.一种制备如权利要求1所述的SiGe异质结双极型晶体管的制备方法，包括：
提供衬底；
浅沟槽隔离的制备；
抗穿通层的制备；
n型埋层的制备；
SiGe层的外延生长；
集电极、基极、发射极的制备。
9.根据权利要求8所述的SiGe异质结双极型晶体管的制备方法，其特征在于，所述SiGe异质结双极型晶体管的制备方法进一步包括在集电极下方的区域进行n型重掺杂离子注入。
10.根据权利要求8所述的SiGe异质结双极型晶体管的制备方法，其特征在于，衬底为p型衬底。
CN201010164875A 2010-04-29 2010-04-29 SiGe异质结双极型晶体管及其制备方法 Pending CN101819994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010164875A CN101819994A (zh) 2010-04-29 2010-04-29 SiGe异质结双极型晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010164875A CN101819994A (zh) 2010-04-29 2010-04-29 SiGe异质结双极型晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN101819994A true CN101819994A (zh) 2010-09-01

Family

ID=42655009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010164875A Pending CN101819994A (zh) 2010-04-29 2010-04-29 SiGe异质结双极型晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN101819994A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522425A (zh) * 2011-12-23 2012-06-27 上海华虹Nec电子有限公司 超高压锗硅hbt晶体管器件的结构及制备方法
CN103094102A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN103137471A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法
US9608069B1 (en) 2016-04-13 2017-03-28 Intenational Business Machines Corporation Self aligned epitaxial based punch through control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094102A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN103094102B (zh) * 2011-11-04 2015-08-19 上海华虹宏力半导体制造有限公司 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN103137471A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法
CN103137471B (zh) * 2011-11-23 2015-08-19 上海华虹宏力半导体制造有限公司 SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法
CN102522425A (zh) * 2011-12-23 2012-06-27 上海华虹Nec电子有限公司 超高压锗硅hbt晶体管器件的结构及制备方法
CN102522425B (zh) * 2011-12-23 2014-04-16 上海华虹宏力半导体制造有限公司 超高压锗硅hbt晶体管器件的结构及制备方法
US9608069B1 (en) 2016-04-13 2017-03-28 Intenational Business Machines Corporation Self aligned epitaxial based punch through control
US9853159B2 (en) 2016-04-13 2017-12-26 International Business Machines Corporation Self aligned epitaxial based punch through control

Similar Documents

Publication Publication Date Title
CN105027295B (zh) 沟槽栅mos型半导体装置及其制造方法
CN102437180B (zh) 超高压锗硅hbt器件及其制造方法
CN101960584B (zh) 半导体器件及其制造方法
CN106206697A (zh) 绝缘体上硅（soi）衬底上的横向双极结型晶体管（bjt）
CN101179024A (zh) 单晶外部基极和发射极异质结构双极晶体管及相关方法
JP2005509273A5 (zh)
CN103066116B (zh) 双极晶体管器件及制造方法
JP2004079719A (ja) 半導体装置及びその製造方法
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN106030799A (zh) 具有soi上横向集电极的hv互补双极型晶体管
CN101819994A (zh) SiGe异质结双极型晶体管及其制备方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN101764101B (zh) Bcd集成工艺
CN102097463A (zh) 半自对准双极晶体管及其制造工艺方法
US8592870B2 (en) Pseudo buried layer and manufacturing method of the same, deep hole contact and bipolar transistor
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
US8907453B2 (en) Parasitic lateral PNP transistor and manufacturing method thereof
KR20130014026A (ko) 핫 캐리어 인젝션의 신뢰성 향상 방법들 및 장치
US11798937B2 (en) Bipolar transistor and manufacturing method
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
US20130168728A1 (en) Lateral insulated-gate bipolar transistor and manufacturing method thereof
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN101764100A (zh) 与bcd集成制造工艺兼容的垂直双极型器件制造工艺
US20130075730A1 (en) Vertical pnp device in a silicon-germanium bicmos process and manufacturing method thereof
JP3643100B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100901