CN103066116B - 双极晶体管器件及制造方法 - Google Patents
双极晶体管器件及制造方法 Download PDFInfo
- Publication number
- CN103066116B CN103066116B CN201110326334.4A CN201110326334A CN103066116B CN 103066116 B CN103066116 B CN 103066116B CN 201110326334 A CN201110326334 A CN 201110326334A CN 103066116 B CN103066116 B CN 103066116B
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- conduction type
- active area
- field plate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000005684 electric field Effects 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
本发明公开了一种双极晶体管器件，包括：集电区、基区和发射区，还包括场板，场板呈一侧墙结构覆盖于有源区的侧面从而能从侧面覆盖集电区，场板的平面和有源区的侧面平行、场板和有源区的侧面间隔离一衬垫氧化层、场板的顶部高度低于有源区表面。本发明还公开了一种双极晶体管器件的制造方法。本发明能使集电结的电场强度平坦、降低集电结的峰值电场强度，从而能在不增加集电区的电阻、不降低器件的频率特性的条件下提高器件的击穿电压。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双极晶体管器件；本发明还涉及一种双极晶体管器件及制造方法。
背景技术
三极管即双极晶体管器件按应用要求来说主要分为高速器件和高压器件，其中高压器件主要要求BVCEO尽可能高的情况下有较高的截止频率。如图1所示，为现有双极晶体管的结构图。现有双极晶体管器件形成于硅衬底1上，有源区由浅槽场氧3隔离，包括：一集电区4，由形成于有源区中的第一导电类型的杂质离子注入层构成。一基区5，形成于所述有源区表面并和所述集电区4接触，具有第二导电类型。一发射区6，形成于所述基区5上并和所述基区5接触，具有第一导电类型。一第一导电类型的埋层2，所述埋层2的深度大于所述浅槽场氧3的底部，所述埋层2和所述集电区4接触连接，所述埋层2将所述集电区4连接至另一有源区中并和所述另一有源区中形成的具有第一导电类型的集电区引起区2a相连接，最后从所述另一有源区中形成金属接触引出集电极。对于PNP晶体管，所述第一导电类型为P型、所述第二导电类型为N型；对于NPN晶体管，所述第一导电类型为N型、所述第二导电类型为P型。
如图2和图3所示，图2为图1中的现有双极晶体管器件的三极管区的示意图；图3为图2所示现有双极晶体管器件的集电结即基区和集电区之间的PN结的电场强度示意图，图3中的横坐标对应于基区和集电区之间的PN结的位置坐标、纵坐标对应于基区和集电区之间的PN结的各位置处的电场强度。为了提高BVCEO，现有方法是通过降低集电区4的参杂来进行。这种方法简单有效，以NPN晶体管为例，由于BVCEO得测试方法是在基区5与发射区6之间正向导通偏置的情况下，通过不断提高集电区4的电压，从而使基区5和集电区4的电场强度达到一定程度下，由发射区6注入到基区5的电子进入到集电结的高电场区域内发生碰撞电离导致崩溃的点来作为计算。如图3所示，集电区4一侧的PN结的电场强度从基区5和集电区4的接触位置处到集电区4的体区方向是从一个最高的峰值线性下降到0的，最后的击穿电压是由电场强度的峰值决定的，因此降低该集电结的峰值电场强度，就能提高击穿电压。因此通过降低集电区4的参杂浓度能达到这一目的。但是该方法在提高三极管击穿电压的同时也会大幅度的降低器件截止频率，因为集电区4的电阻在增大。所以其效果并不是很理想。
发明内容
本发明所要解决的技术问题是提供一种双极晶体管器件，能使集电结的电场强度平坦、降低集电结的峰值电场强度，从而能在不增加集电区的电阻、不降低器件的频率特性的条件下提高器件的击穿电压。为此，本发明还提供一种双极晶体管器件的制造方法。
为解决上述技术问题，本发明提供的双极晶体管器件形成于硅衬底上，有源区由浅槽场氧隔离。包括：一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成；一基区，形成于所述有源区表面并和所述集电区接触，具有第二导电类型；一发射区，形成于所述基区上并和所述基区接触，具有第一导电类型。双极晶体管器件还包括场板，所述场板呈一侧墙结构覆盖于所述有源区的侧面从而能从侧面覆盖所述集电区，所述场板的平面和所述有源区的侧面平行、所述场板和所述有源区的侧面间隔离一衬垫氧化层、所述场板的顶部高度低于所述有源区表面。
进一步的改进是，所述场板为一多晶硅场板。
进一步的改进是，所述双极晶体管器件还包括一第一导电类型的埋层，所述埋层的深度大于所述浅槽场氧的底部，所述埋层和所述集电区接触连接，所述埋层将所述集电区连接至另一有源区中、并从所述另一有源区中形成金属接触引出集电极。
进一步的改进是，所述双极晶体管器件为PNP管，所述第一导电类型为P型、所述第二导电类型为N型；或者，所述双极晶体管器件为NPN管，所述第一导电类型为N型、所述第二导电类型为P型。
为解决上述技术问题，本发明提供一种双极晶体管器件的制造方法，在浅沟槽形成后、以及在所述浅沟槽中填充浅槽场氧前，包括在有源区的侧面形成场板的步骤；其中刻蚀形成所述浅沟槽时，在所述有源区表面用氮化硅硬质掩模覆盖，形成所述场板的步骤为：
步骤一、在所述浅沟槽的底部和侧壁上形成衬垫氧化层。
步骤二、在硅衬底的表面生长一层多晶硅，所述多晶硅覆盖于所述浅沟槽的底部和侧壁的所述衬垫氧化层上、以及所述有源区表面的所述氮化硅硬质掩模上。
步骤三、对所述多晶硅进行刻蚀，将所述氮化硅硬质掩模上的所述多晶硅、所述浅沟槽的底部的所述多晶硅去除，同时将所述浅沟槽的侧壁上的所述多晶硅的顶部高度刻蚀到低于所述有源区的表面；刻蚀后形成的多晶硅侧墙即为场板。
进一步的改进是，在所述浅沟槽形成后、所述场板形成前还包括第一导电类型的埋层的形成步骤，所述埋层的深度大于所述浅沟槽的底部，所述埋层用于和集电区接触连接并将集电区连接至另一有源区中、并从所述另一有源区中形成金属接触引出集电极。
进一步的改进是，在形成所述场板后，还包括如下步骤：在所述浅沟槽中填充浅槽场氧；在所述有源区中形成第一导电类型的集电区；在所述有源区的表面形成具有第二导电类型的、和所述集电区接触的基区；在所述基区上形成具有第一导电类型、且和所述基区接触的发射区。
进一步的改进是，所述双极晶体管器件为PNP管，所述第一导电类型为P型、所述第二导电类型为N型；或者，所述双极晶体管器件为NPN管，所述第一导电类型为N型、所述第二导电类型为P型。
本发明通过一场板覆盖于集电区的侧面，能使场板所覆盖到的集电结即基区和集电区之间的PN结的电场强度平坦，从而能降低集电结的峰值电场强度，从而能在不增加集电区的电阻、不降低器件的频率特性的条件下提高器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有双极晶体管的结构图；
图2是图1中的现有双极晶体管器件的三极管区的示意图；
图3是图2所示现有双极晶体管器件的集电结的电场强度示意图；
图4是本发明实施例双极晶体管的结构图；
图5-图6是本发明实施例制造方法的各步骤中器件的结构图；
图7是图4中的本发明实施例双极晶体管器件的三极管区的示意图；
图8是图7所示本发明实施例双极晶体管器件的集电结的电场强度示意图。
具体实施方式
如图4所示，为本发明实施例双极晶体管的结构图。本发明实施例双极晶体管器件形成于硅衬底1上，有源区由浅槽场氧3隔离，包括：一集电区4，由形成于有源区中的第一导电类型的杂质离子注入层构成。一基区5，形成于所述有源区表面并和所述集电区4接触，具有第二导电类型。一发射区6，形成于所述基区5上并和所述基区5接触，具有第一导电类型。一第一导电类型的埋层2，所述埋层2的深度大于所述浅槽场氧3的底部，所述埋层2和所述集电区4接触连接，所述埋层2将所述集电区4连接至另一有源区中并和所述另一有源区中形成的具有第一导电类型的集电区引起区2a相连接，最后从所述另一有源区中形成金属接触引出集电极。
本发明实施例双极晶体管器件还包括场板7，所述场板7为一多晶硅场板7。所述场板7呈一侧墙结构覆盖于所述有源区的侧面从而能从侧面覆盖所述集电区4，所述场板7的平面和所述有源区的侧面平行、所述场板7和所述有源区的侧面间隔离一衬垫氧化层、所述场板7的顶部高度低于所述有源区表面。上述结构中，所述双极晶体管器件为PNP管时，所述第一导电类型为P型、所述第二导电类型为N型；或者，所述双极晶体管器件为NPN管时，所述第一导电类型为N型、所述第二导电类型为P型。
如图5和图6所示，是本发明实施例制造方法的各步骤中器件的结构图；本发明实施例双极晶体管器件的制造方法包括如下步骤：
首先是形成浅沟槽3a的步骤，包括：在硅衬底1的表面依次生长牺牲氧化层8、氮化硅硬质掩模9；将要形成所述浅沟槽3a的区域刻蚀掉、所述有源区上的所述氮化硅硬质掩模9保留；以所述氮化硅硬质掩模9为掩模对所述硅衬底1进行刻蚀形成所述浅沟槽3a。
形成所述浅沟槽3a后，还包括第一导电类型的埋层2的形成步骤，所述埋层2的深度大于所述浅沟槽3a的底部，所述埋层2用于和后续要形成的集电区4接触连接并将所述集电区4连接至另一有源区中并和所述另一有源区中形成的具有第一导电类型的集电区引起区2a相连接、并从所述另一有源区中形成金属接触引出集电极。
之后，还包括在有源区的侧面形成场板7的步骤；形成所述场板7的步骤为：
步骤一、在所述浅沟槽3a的底部和侧壁上形成衬垫氧化层10。
步骤二、在硅衬底1的表面生长一层多晶硅7，所述多晶硅7覆盖于所述浅沟槽3a的底部和侧壁的所述衬垫氧化层10上、以及所述有源区表面的所述氮化硅硬质掩模9上。
步骤三、对所述多晶硅7进行刻蚀，将所述氮化硅硬质掩模9上的所述多晶硅7、所述浅沟槽3a的底部的所述多晶硅7去除，同时将所述浅沟槽3a的侧壁上的所述多晶硅7的顶部高度刻蚀到低于所述有源区的表面；刻蚀后形成的多晶硅7侧墙即为所述场板7。
在形成所述场板7后，还包括如下步骤：在所述浅沟槽3a中填充浅槽场氧3；在所述有源区中形成第一导电类型的集电区4；在所述有源区的表面形成具有第二导电类型的、和所述集电区4接触的基区5；在所述基区5上形成具有第一导电类型、且和所述基区5接触的发射区6。
上述各步骤中，当所述双极晶体管器件为PNP管时，所述第一导电类型为P型、所述第二导电类型为N型；或者，当所述双极晶体管器件为NPN管时，所述第一导电类型为N型、所述第二导电类型为P型。
如图7和图8所示，图7为图4中的本发明实施例双极晶体管器件的三极管区的示意图；图8为图7所示本发明实施例双极晶体管器件的集电结即基区和集电区之间的PN结的电场强度示意图，图8中的横坐标对应于基区和集电区之间的PN结的位置坐标、纵坐标对应于基区和集电区之间的PN结的各位置处的电场强度。从图8可以看出，集电结中的电场强度比较平坦，具有多个峰值。比较图3所示的现有器件中的集电结的电场强度可知，本发明实施例通过将集电结的电场强度平坦化后，能够大大降低电场强度的峰值，由于双极晶体管的实际发生击穿的点由最大的峰值电场强度决定，故本发明通过降低集电结的峰值电场强度后就能提高器件的击穿电压。所以本发明实施例能在不增加集电区的电阻、不降低器件的频率特性的条件下提高器件的击穿电压。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种双极晶体管器件，形成于硅衬底上，有源区由浅槽场氧隔离，包括：
一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成；
一基区，形成于所述有源区表面并和所述集电区接触，具有第二导电类型；
一发射区，形成于所述基区上并和所述基区接触，具有第一导电类型；
其特征在于：双极晶体管器件还包括场板，所述场板是在浅沟槽形成后、以及在所述浅沟槽中填充所述浅槽场氧前形成于所述浅沟槽的侧面，所述场板呈一侧墙结构覆盖于所述有源区的侧面从而能从侧面覆盖所述集电区使集电结的电场强度平坦并降低集电结的峰值电场强度，所述场板的平面和所述有源区的侧面平行、所述场板和所述有源区的侧面间隔离一衬垫氧化层、所述场板的顶部高度低于所述有源区表面。
2.如权利要求1所述的双极晶体管器件，其特征在于：所述场板为一多晶硅场板。
3.如权利要求1所述的双极晶体管器件，其特征在于：所述双极晶体管器件还包括一第一导电类型的埋层，所述埋层的深度大于所述浅槽场氧的底部，所述埋层和所述集电区接触连接，所述埋层将所述集电区连接至另一有源区中、并从所述另一有源区中形成金属接触引出集电极。
4.如权利要求1～3中任一权利要求所述的双极晶体管器件，其特征在于：所述双极晶体管器件为PNP管，所述第一导电类型为P型、所述第二导电类型为N型；或者，所述双极晶体管器件为NPN管，所述第一导电类型为N型、所述第二导电类型为P型。
5.一种双极晶体管器件的制造方法，其特征在于：在浅沟槽形成后、以及在所述浅沟槽中填充浅槽场氧前，包括在有源区的侧面形成场板的步骤；其中刻蚀形成所述浅沟槽时，在所述有源区表面用氮化硅硬质掩模覆盖，形成所述场板的步骤为：
步骤一、在所述浅沟槽的底部和侧壁上形成衬垫氧化层；
步骤二、在硅衬底的表面生长一层多晶硅，所述多晶硅覆盖于所述浅沟槽的底部和侧壁的所述衬垫氧化层上、以及所述有源区表面的所述氮化硅硬质掩模上；
步骤三、对所述多晶硅进行刻蚀，将所述氮化硅硬质掩模上的所述多晶硅、所述浅沟槽的底部的所述多晶硅去除，同时将所述浅沟槽的侧壁上的所述多晶硅的顶部高度刻蚀到低于所述有源区的表面；刻蚀后形成的多晶硅侧墙即为所述场板。
6.如权利要求5所述的双极晶体管器件的制造方法，其特征在于：在所述浅沟槽形成后、所述场板形成前还包括第一导电类型的埋层的形成步骤，所述埋层的深度大于所述浅沟槽的底部，所述埋层用于和集电区接触连接并将集电区连接至另一有源区中、并从所述另一有源区中形成金属接触引出集电极。
7.如权利要求5所述的双极晶体管器件的制造方法，其特征在于：在形成所述场板后，还包括如下步骤：
在所述浅沟槽中填充浅槽场氧；
在所述有源区中形成第一导电类型的集电区；
在所述有源区的表面形成具有第二导电类型的、和所述集电区接触的基区；
在所述基区上形成具有第一导电类型、且和所述基区接触的发射区。
8.如权利要求6所述的双极晶体管器件的制造方法，其特征在于：所述双极晶体管器件为PNP管，所述第一导电类型为P型；或者，所述双极晶体管器件为NPN管，所述第一导电类型为N型。
9.如权利要求7所述的双极晶体管器件的制造方法，其特征在于：所述双极晶体管器件为PNP管，所述第一导电类型为P型、所述第二导电类型为N型；或者，所述双极晶体管器件为NPN管，所述第一导电类型为N型、所述第二导电类型为P型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110326334.4A CN103066116B (zh) | 2011-10-24 | 2011-10-24 | 双极晶体管器件及制造方法 |
| US13/658,167 US20130099351A1 (en) | 2011-10-24 | 2012-10-23 | Bipolar transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110326334.4A CN103066116B (zh) | 2011-10-24 | 2011-10-24 | 双极晶体管器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103066116A CN103066116A (zh) | 2013-04-24 |
| CN103066116B true CN103066116B (zh) | 2015-12-02 |
Family
ID=48108665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110326334.4A Active CN103066116B (zh) | 2011-10-24 | 2011-10-24 | 双极晶体管器件及制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130099351A1 (zh) |
| CN (1) | CN103066116B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2919272B1 (en) * | 2014-03-12 | 2020-05-27 | Nxp B.V. | Bipolar transistor device and method of fabrication |
| EP3155664B1 (en) | 2014-10-13 | 2019-04-03 | Ideal Power Inc. | Field plates on two opposed surfaces of a double-base bidirectional bipolar transistor; devices and methods for switching |
| GB2534800B (en) * | 2014-10-20 | 2017-01-18 | Ideal Power Inc | Bidirectional power switching with bipolar conduction and with two control terminals gated by two merged transistors |
| US11515406B2 (en) * | 2019-04-10 | 2022-11-29 | Qualcomm Incorporated | Heterojunction bipolar transistor with field plates |
| US11355585B2 (en) * | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
| US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
| US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
| CN116544272B (zh) * | 2023-07-06 | 2023-10-03 | 上海陆芯电子科技有限公司 | 一种逆导型igbt器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6255184B1 (en) * | 1999-08-30 | 2001-07-03 | Episil Technologies, Inc. | Fabrication process for a three dimensional trench emitter bipolar transistor |
| JP2005051111A (ja) * | 2003-07-30 | 2005-02-24 | Matsushita Electric Ind Co Ltd | メサ型半導体装置 |
| DE112005003720T5 (de) * | 2005-10-12 | 2008-09-11 | Fuji Electric Holdings Co., Ltd., Kawasaki | SOI-Trench-Lateral-IGBT |
-
2011
- 2011-10-24 CN CN201110326334.4A patent/CN103066116B/zh active Active
-
2012
- 2012-10-23 US US13/658,167 patent/US20130099351A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130099351A1 (en) | 2013-04-25 |
| CN103066116A (zh) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066116B (zh) | 双极晶体管器件及制造方法 | |
| US8513084B2 (en) | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor | |
| US20100193835A1 (en) | Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes | |
| US8378457B2 (en) | Silicon-germanium heterojunction bipolar transistor | |
| US8242537B2 (en) | IGBT with fast reverse recovery time rectifier and manufacturing method thereof | |
| CN104979344A (zh) | 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法 | |
| US9786665B1 (en) | Dual deep trenches for high voltage isolation | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN106030799A (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN103597602A (zh) | 双极穿通半导体器件和制造这种半导体器件的方法 | |
| CN102403256B (zh) | 赝埋层及制造方法、深孔接触及三极管 | |
| CN102544079B (zh) | 锗硅异质结npn晶体管及制造方法 | |
| US8637959B2 (en) | Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same | |
| CN101819994A (zh) | SiGe异质结双极型晶体管及其制备方法 | |
| CN102412278A (zh) | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 | |
| US11127843B2 (en) | Asymmetrical lateral heterojunction bipolar transistors | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN103035748B (zh) | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 | |
| CN102544080B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN104425577A (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN110718545A (zh) | 一种低容结构的低残压esd浪涌防护器件 | |
| CN102956479B (zh) | 绝缘栅双极晶体管结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |