CN104425244B - 锗硅异质结双极型晶体管制造方法 - Google Patents
锗硅异质结双极型晶体管制造方法 Download PDFInfo
- Publication number
- CN104425244B CN104425244B CN201310365041.6A CN201310365041A CN104425244B CN 104425244 B CN104425244 B CN 104425244B CN 201310365041 A CN201310365041 A CN 201310365041A CN 104425244 B CN104425244 B CN 104425244B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- outer base
- base area
- bipolar transistor
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 238000002513 implantation Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FRTAUWORWHSFAY-UHFFFAOYSA-N Onoside Natural products COc1cc(cc2OCOc12)C3CC(=O)c4cc(OC5OC(CO)C(O)C(O)C5O)ccc4O3 FRTAUWORWHSFAY-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Abstract
本发明公开了一种锗硅异质结双极型晶体管制造方法，是在牺牲介质层淀积和基区窗口打开后，形成一个侧墙并进行高剂量的离子注入，它可以和从重掺杂的基区多晶硅扩散到有源区的较浅的外基区重掺杂一起形成分级的外基区掺杂区。在发射极窗口形成后，进行小剂量低能量的选择性集电区离子注入。由于上面的两次离子注入都是自对准进行的，在分别降低外基区电阻和集电区电阻的同时，可以控制基区‑集电区电容为最低，这样可极大地提高器件的射频特性，如特征频率、功率增益等，工艺流程简单易于实施。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是指一种锗硅异质结双极型晶体管制造方法。
背景技术
射频电路应用需要有较高特征频率和击穿电压的乘积的器件，这一需求主要来自两个方面，一是射频应用本身需要较高特征频率的器件，二是为驱动射频器件中进行内匹配的电容和电感，需要较高的工作电压和工作电流，而工作电压主要由器件的击穿电压决定。小栅宽的CMOS器件可以达到200GHz以上的特征频率，但其击穿电压和相应的工作电压较低，用CMOS设计射频电路是有挑战性的；相比之下，锗硅异质结双极型晶体管（HBT：Heterojunction Bipolar Transistor）器件则在相同的特征频率下有大致2倍的工作电压，用它设计射频电路有优势；如何在不明显增加工艺成本的基础上，进一步增加特征频率和击穿电压的乘积是锗硅HBT研发的一个重要的努力方向。
常规的锗硅异质结双极型晶体管，其结构如图1所示，其制造方法大致包含如下步骤：在P型基板1’、N型埋层2’、低掺杂N型外延3’及集电极引出端5’完成后，生长场氧4’或用浅槽作为隔离，在基区有源区的中心离子注入形成选择性集电区6’，随后淀积一层氧化硅和一层无定形硅，光刻和干法刻蚀无定形硅打开基区有源区；湿法去除露出的氧化硅并清洗硅表面，进行锗硅外延层7’的生长；淀积介质叠层，光刻和刻蚀打开外基区；淀积介质并回刻形成侧墙9’；淀积外基区多晶硅11’，回刻多晶硅使表面在介质叠层下，进行大剂量小能量P型离子注入以形成重掺杂的外基区多晶硅；淀积氧化硅介质层12’，通过化学机械研磨进行表面平坦化，在外基区有氧化硅；干法刻蚀其它区域的多晶硅而形成基区，随后用湿法去除底层氧化硅而部分存留基区多晶硅；淀积氧化硅-氮化硅-氧化硅叠层，回刻形成ONO侧墙13’，湿法去除ONO侧墙的外部及底部氧化硅层，淀积发射极多晶硅15’，发射极多晶硅是N型重掺杂的，光刻和刻蚀形成发射极，再淀积氧化硅并回刻形成发射极侧墙16’，快速热退火激活和扩散掺杂质，这样器件就形成了。
上述制造方法，由于光刻套准精度，选择性发射极离子注入区6’比发射极窗口要大，这样会降低和外基区17’的距离从而增大基区-集电区的电容，而为降低外基区电阻而增大基区多晶硅的P型离子注入剂量也受到基区-集电区电容增大的限制。
发明内容
本发明所要解决的技术问题在于提供一种锗硅异质结双极型晶体管制造方法。
为解决上述问题，本发明所述的一种锗硅异质结双极型晶体管制造方法，包含如下工艺步骤：
第1步，在轻掺杂P型衬底上形成N型埋层，再生长N型外延区；在外延区内形成浅槽隔离，用N型离子注入在集电极的引出端形成低电阻下沉通道；
第2步，在基区有源区的中心离子注入形成选择性集电区，再用低温外延生长锗硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区；
第3步，淀积介质叠层，光刻和刻蚀打开外基区；
第4步，淀积介质并回刻，形成侧墙；
第5步，利用自对准外基区窗口进行P型离子注入形成重掺杂外基区；
第6步，湿法去除侧墙后，淀积外基区多晶硅；
第7步，回刻外基区多晶硅，再进行离子注入形成重掺杂的外基区多晶硅；
第8步，淀积氧化硅介质层并进行化学机械研磨平坦化；
第9步，以外基区上的氧化硅介质层作为阻挡层，进行多晶硅干法刻蚀，并用湿法去除外延上的氧化硅层，外基区多晶硅上的氧化硅层保留；
第10步，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光刻胶打开窗口，进行自对准发射极窗口的选择性集电区离子注入；
第11步，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅；
第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成侧墙。
进一步地，所述第1步中，形成电下沉通道的N型离子注入的杂质为磷，注入能量为50～150KeV，注入剂量为1015～1016CM-2。
进一步地，所述第2步中，选择性集电区的离子注入的杂质为磷，注入能量为100～300KeV，注入剂量为1012～1013CM-2。
进一步地，所述第3步中，介质叠层优选地从下至上依次为氧化硅-多晶硅-氧化硅，优选地各层厚度对应依次为
进一步地，所述第5步中，外基区的离子注入为硼，注入能量为5～20KeV，注入剂量为1015～3x1015CM-2。
进一步地，所述第7步中，回刻外基区多晶硅至其表面位于介质叠层以下；外基区多晶硅的注入杂质离子为硼，注入能量为30KeV以下，注入剂量为1015～1016CM-2。
进一步地，所述第8步中，化学机械研磨使外基区保留有氧化硅，其他区域停留在多晶硅上。
进一步地，所述第10步中，选择性集电区的离子注入杂质为磷，注入能量为50～100KeV，注入剂量为1012～1013CM-2。
进一步地，所述第11步中，或者在淀积发射极多晶硅之前先进行快速热氧化形成薄氧化硅后再淀积发射极多晶硅；淀积的发射极多晶硅为N型重掺杂，杂质离子优选地是砷，体浓度为1020CM-3以上。
进一步地，所述第12步中，快速热退火的温度为1000～100℃，时间为5～30秒。
本发明所述的锗硅异质结双极型晶体管制造方法，在外基区相距一个侧墙的间距的外面，增加一个高掺杂的P型区，用于降低外基区的电阻，由于这一区域离发射极窗口较远，而不会增加基极-集电极电容；同时靠近基极-集电极耗尽区的选择性集电极离子注入是自对准发射极窗口的，在同样降低集电极电阻的情况下，可进一步拉大高掺杂的选择性集电区和外基区的距离，从而降低基极-集电极电容。
附图说明
图1是传统锗硅HBT的结构示意图；
图2是传统锗硅HBT制造工艺流程图；
图3～14是本发明工艺个步骤示意图；
图15是本发明工艺流程图。
附图标记说明
1是P型硅衬底，2是重掺杂N型埋层，3是N型外延，4是STI，5是N型重掺杂下沉通道，6是N型选择性离子注入，7是锗硅外延，8是介质叠层，9是牺牲侧墙，10是外基区外侧P型低电阻区，11是外基区多晶硅，12是基区上层氧化硅，13是基区和发射区之间侧墙，14是集电极选择性离子注入，15是多晶硅发射极，16是多晶硅发射极侧墙，17是外基区。
具体实施方式
本发明所述的一种锗硅HBT制造方法，包含如下工艺步骤：
第1步，如图3所示，在轻掺杂P型衬底1上形成N型埋层2，再生长N型外延区3；在外延区3内形成浅槽隔离4，用N型离子注入在集电极的引出端形成低电阻下沉通道5；形成电下沉通道5的N型离子注入的杂质为磷，注入能量为50～150KeV，注入剂量为1015～1016CM-2。
第2步，如图4所示，在基区有源区的中心离子注入形成选择性集电区6，再用低温外延生长锗硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区7；选择性集电区的离子注入的杂质为磷，注入能量为100～300KeV，注入剂量为1012～1013CM-2。
第3步，如图5所示，淀积介质叠层8，较佳地为氧化硅-多晶硅-氧化硅的叠层，厚度依次为光刻和刻蚀打开外基区。
第4步，如图6所示，淀积介质并回刻，形成侧墙9。
第5步，如图7所示，利用自对准外基区窗口进行P型离子注入形成重掺杂外基区（外基区10在图8中示出）；外基区的离子注入为硼，注入能量为5～20KeV，注入剂量为1015～3x1015CM-2。
第6步，如图8所示，湿法去除侧墙9后，淀积外基区多晶硅11。
第7步，如图9所示，回刻外基区多晶硅11，再进行离子注入形成重掺杂的外基区多晶硅；回刻外基区多晶硅至其表面位于介质叠层以下；外基区多晶硅的注入杂质离子为硼，注入能量为30KeV以下，注入剂量为1015～1016CM-2。
第8步，如图10所示，淀积氧化硅介质层12并进行化学机械研磨平坦化；化学机械研磨使外基区保留有氧化硅，其他区域停留在多晶硅上。
第9步，如图11所示，以外基区上的氧化硅介质层12作为阻挡层，进行多晶硅干法刻蚀，并用湿法去除外延3上的氧化硅层12，外基区多晶硅11上的氧化硅层12保留。
第10步，如图12所示，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光刻胶打开窗口，进行自对准发射极窗口的选择性集电区离子注入（选择性集电区14在图13中示出）；选择性集电区的离子注入杂质为磷，注入能量为50～100KeV，注入剂量为1012～1013CM-2。
第11步，如图13所示，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅；或者在淀积发射极多晶硅之前先进行快速热氧化形成薄氧化硅后再淀积发射极多晶硅；淀积的发射极多晶硅为N型重掺杂，杂质离子优选地是砷，体浓度为1020CM-3以上。
第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成侧墙。快速热退火的温度为1000～1100℃，时间为5～30秒。器件最终完成如图14所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种锗硅异质结双极型晶体管制造方法，其特征在于：包含如下工艺步骤：
第1步，在轻掺杂P型衬底上形成N型埋层，再生长N型外延区；在外延区内形成浅槽隔离，用N型离子注入在集电极的引出端形成低电阻下沉通道；
第2步，在基区有源区的中心离子注入形成选择性集电区，再用低温外延生长锗硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区；
第3步，淀积介质叠层，光刻和刻蚀打开外基区；
第4步，淀积介质并回刻，形成侧墙；
第5步，利用自对准外基区窗口进行P型离子注入形成重掺杂外基区；
第6步，湿法去除侧墙后，淀积外基区多晶硅；
第7步，回刻外基区多晶硅，再进行离子注入形成重掺杂的外基区多晶硅；
第8步，淀积氧化硅介质层并进行化学机械研磨平坦化；
第9步，以外基区上的氧化硅介质层作为阻挡层，进行多晶硅干法刻蚀，并用湿法去除外延上的氧化硅层，外基区多晶硅上的氧化硅层保留；
第10步，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光刻胶打开窗口，进行自对准发射极窗口的选择性集电区离子注入；
第11步，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅；
第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成侧墙。
2.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第1步中，形成电下沉通道的N型离子注入的杂质为磷，注入能量为50～150KeV，注入剂量为1015～1016CM-2。
3.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第2步中，选择性集电区的离子注入的杂质为磷，注入能量为100～300KeV，注入剂量为1012～1013CM-2。
4.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第3步中，介质叠层从下至上依次为氧化硅-多晶硅-氧化硅，各层厚度对应依次为150Å、2500Å、500Å。
5.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第5步中，外基区的离子注入为硼，注入能量为5～20KeV，注入剂量为1015～3x1015CM-2。
6.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第7步中，回刻外基区多晶硅至其表面位于介质叠层以下；外基区多晶硅的注入杂质离子为硼，注入能量为30KeV以下，注入剂量为1015～1016CM-2。
7.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第8步中，化学机械研磨使外基区保留有氧化硅，其他区域停留在多晶硅上。
8.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第10步中，选择性集电区的离子注入杂质为磷，注入能量为50～100KeV，注入剂量为1012～1013CM-2。
9.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第11步中，或者在淀积发射极多晶硅之前先进行快速热氧化形成薄氧化硅后再淀积发射极多晶硅；淀积的发射极多晶硅为N型重掺杂，杂质离子是砷，体浓度为1020CM-3以上。
10.如权利要求1所述的一种锗硅异质结双极型晶体管制造方法，其特征在于：所述第12步中，快速热退火的温度为1000～1100℃，时间为5～30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365041.6A CN104425244B (zh) | 2013-08-20 | 2013-08-20 | 锗硅异质结双极型晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310365041.6A CN104425244B (zh) | 2013-08-20 | 2013-08-20 | 锗硅异质结双极型晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425244A CN104425244A (zh) | 2015-03-18 |
| CN104425244B true CN104425244B (zh) | 2017-02-15 |
Family
ID=52973925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310365041.6A Active CN104425244B (zh) | 2013-08-20 | 2013-08-20 | 锗硅异质结双极型晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425244B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887843B (zh) * | 2019-01-31 | 2022-03-08 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265275B1 (en) * | 1998-06-05 | 2001-07-24 | Stmicroelectronics S.A. | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base |
| CN101523579A (zh) * | 2006-10-05 | 2009-09-02 | 国际商业机器公司 | 用于异质结双极晶体管的局部集电极注入结构及其形成方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN103123928A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
-
2013
- 2013-08-20 CN CN201310365041.6A patent/CN104425244B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265275B1 (en) * | 1998-06-05 | 2001-07-24 | Stmicroelectronics S.A. | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base |
| CN101523579A (zh) * | 2006-10-05 | 2009-09-02 | 国际商业机器公司 | 用于异质结双极晶体管的局部集电极注入结构及其形成方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN103123928A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425244A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103563066B (zh) | 互补双极型反相器 | |
| CN106030799A (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| CN102130152B (zh) | 自对准双极晶体管及其制作方法 | |
| CN102931226B (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN104143555A (zh) | 具有硅局部氧化的绝缘体上硅的集成电路及其制造方法 | |
| CN102104064B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法 | |
| CN104425244B (zh) | 锗硅异质结双极型晶体管制造方法 | |
| US20130099288A1 (en) | SiGe HBT and Manufacturing Method Thereof | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN102800589A (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN102931220B (zh) | 锗硅异质结双极型三极管功率器件的制造方法 | |
| CN104425577B (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| US9105650B2 (en) | Lateral bipolar transistor and CMOS hybrid technology | |
| CN103107185B (zh) | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 | |
| CN103137694B (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102104065B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管 | |
| CN102412284B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法 | |
| CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
| CN103117300A (zh) | 寄生横向型pnp器件及制造方法 | |
| CN103050519B (zh) | 锗硅hbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |