CN102412200B - 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 - Google Patents
与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 Download PDFInfo
- Publication number
- CN102412200B CN102412200B CN 201110317240 CN201110317240A CN102412200B CN 102412200 B CN102412200 B CN 102412200B CN 201110317240 CN201110317240 CN 201110317240 CN 201110317240 A CN201110317240 A CN 201110317240A CN 102412200 B CN102412200 B CN 102412200B
- Authority
- CN
- China
- Prior art keywords
- pnp
- forms
- triode
- region
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，包括步骤：在PNP区域的N型基区的掺杂注入完成后，采用刻蚀工艺对PNP区域的基区的硅表面进行处理，使PNP区域的基区的硅表面的晶格结构被破坏；在NPN区域的N型集电区形成后，在NPN区域和PNP区域同时采用外延生长工艺形成锗硅层。本发明方法通过对PNP区域的基区的硅表面进行刻蚀处理，能使PNP区域的基区的硅表面变成非晶结构，能使后续在PNP区域形成的锗硅层为非晶结构，有利于在对PNP三极管发射区注入离子的扩散，从而能提高PNP三极管的发射区的掺杂浓度，提高器件的发射效率以及器件的放大系统，并能增加器件的截止频率。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种与锗硅异质结NPN三极管集成的PNP三极管。
背景技术
对于双极型场效应晶体管(BiCMOS)工艺来说，作为NPN器件即锗硅异质结NPN三极管的互补，PNP器件也非常重要。PNP器件通常分为横向PNP与纵向PNP两种。其中纵向PNP器件的性能较高，也是在高性能应用中所需要的。但是纵向PNP器件和NPN器件的集成的难度较大，甚至无法进行集成。而横向PNP器件的性能较差，但是器件的集成比较容易。
如图1所示，是现有与锗硅异质结NPN三极管集成的PNP三极管的结构示意图；现有PNP三极管为一种纵向PNP器件。在所述P型衬底201上形成有N型深阱202，现有PNP三极管形成于所述N型深阱202中并被所述N型深阱202包围；有源区由浅槽场氧203隔离即浅沟槽隔离(STI)，现有PNP三极管包括：
集电区214，由形成于所述有源区中的一P型离子注入区组成，所述集电区214的深度大于或等于所述浅槽场氧203的底部深度；所述集电区214横向延伸到所述有源区周侧的所述浅槽场氧203的底部一段距离，在所述集电区214横向延伸部分中形成有重掺杂的P型埋层215，在所述P型埋层215顶部的所述浅槽场氧203中形成有深孔接触205，该深孔接触205和所述P型埋层215接触并引出集电极。
基区211，由形成于所述集电区214顶部的所述有源区中并和所述集电区214相接触的一N型离子注入区组成。在所述有源区上形成有多晶硅213，该多晶硅213和所述基区211接触，接触区域小于所述有源区的尺寸、且接触区域的位置和大小是由二氧化硅212和氮化硅210形成的基区接触窗口定义。在所述多晶硅213上形成有金属接触206引出基极。
发射区209，由形成于所述基区211顶部的锗硅单晶组成，所述发射区209和所述基区211相接触，在所述发射区209上形成有金属接触206引出发射极。金属层207最后将器件引出实现互连。
现有PNP三极管的发射区209的锗硅单晶形成工艺和采用现有锗硅异质结NPN三极管的所述基区的锗硅单晶形成工艺相同并且是同时形成。现有PNP三极管的引出所述基区211的所述多晶硅213采用现有锗硅异质结NPN三极管的所述发射区的多晶硅的工艺。
但是对现有PNP三极管的器件特性进行验证发现，其性能并不理想，放大系数比较小，截止频率也较低。其主要原因是所述发射区209的实际掺杂水平较低。
现有PNP三极管的所述发射区209的掺杂是通过注入来进行，并且和现有锗硅异质结NPN三极管的外基区注入共享即采用相同工艺同时注入形成。由于现有锗硅异质结NPN三极管的锗硅的厚度非常薄，因此其外基区注入能量也非常小，只有5KEV～10KEV。由于现有PNP三极管的发射区209为共享现有NPN三极管的所述基区的锗硅单晶，为了降低现有NPN三极管的基区宽度，提高NPN的性能，因此锗硅单晶中掺杂含有一定浓度的碳。这些碳能够抑制硼的扩散。因此导致现有PNP三极管的所述发射区209的掺杂尽管剂量很大，但是因为能量很小，无法打穿这一层锗硅合金中的碳层，导致绝大多数的硼被抑制在发射区209的锗硅单晶非常靠近表面的区域。而又因为现有PNP三极管的所述发射区209在后续工艺过程中需要生长一层金属硅化物，因此导致所述发射区209的锗硅单晶的表面重参杂的区域掺杂被消耗大部分，从而使现有PNP三极管的发射系数很低并导致器件放大系数较低，截止频率也不够高。
发明内容
本发明所要解决的技术问题是提供一种与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，能提高PNP三极管的发射区的掺杂浓度，从而提高器件的发射效率以及器件的放大系统，并能增加器件的截止频率。
为解决上述技术问题，本发明提供的与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法包括如下步骤：硅衬底分为形成NPN三极管的NPN区域和形成PNP三极管的PNP区域，在所述PNP区域的N型基区的掺杂注入完成后，采用刻蚀工艺对所述PNP区域的所述基区的硅表面进行处理，使所述PNP区域的所述基区的硅表面的晶格结构被破坏；在所述NPN区域的N型集电区形成后，在所述NPN区域和所述PNP区域同时采用外延生长工艺形成锗硅层；所述锗硅层在所述PNP区域为多晶结构，多晶硅结构的所述锗硅层用于形成所述PNP三极管的发射区；所述锗硅层在所述NPN区域为单晶结构，单晶结构的所述锗硅层用于形成所述NPN三极管的基区。
进一步的改进是，对所述PNP区域的所述基区的硅表面进行刻蚀处理时，采用所述PNP区域的N型基区的掺杂注入时的光刻胶图形来选定刻蚀区域；所述刻蚀处理完毕后，再去除所述光刻胶图形。
进一步的改进是，对所述PNP区域的所述基区的硅表面进行刻蚀处理的工艺条件能够采用CMOS工艺中的侧墙刻蚀工艺、或者采用接触孔的刻蚀工艺。
进一步的改进是，在形成所述锗硅层时还包括碳掺杂的工艺。
进一步的改进是，还包括步骤，采用所述NPN三极管的外基区的离子注入工艺在所述PNP三极管的发射区的所述锗硅层和所述NPN三极管的外基区的所述锗硅层中同时进行离子注入。
本发明方法通过对PNP区域的基区的硅表面进行刻蚀处理，能使PNP区域的基区的硅表面变成非晶结构，从而能使后续在PNP区域通过外延生长形成的锗硅层为非晶结构，这样就有利于在后续对PNP三极管进行发射区的离子注入时离子能够扩散到整个发射区的锗硅层中，从而能提高PNP三极管的发射区的掺杂浓度，提高器件的发射效率以及器件的放大系统，并能增加器件的截止频率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有PNP三极管的结构示意图；
图2是本发明实施例方法流程图。
具体实施方式
如图2所示，本发明实施例方法流程图。本发明实施例与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法包括如下步骤：
如图1所示，P型硅衬底201分为形成NPN三极管的NPN区域和形成PNP三极管的PNP区域，在所述PNP区域的N型基区211的掺杂注入完成后，采用刻蚀工艺对所述PNP区域的所述基区211的硅表面进行处理，使所述PNP区域的所述基区211的硅表面的晶格结构被破坏。其中，对所述PNP区域的所述基区211的硅表面进行刻蚀处理时，采用所述PNP区域的N型基区211的掺杂注入时的光刻胶图形来选定刻蚀区域；所述刻蚀处理完毕后，再去除所述光刻胶图形。对所述PNP区域的所述基区211的硅表面进行刻蚀处理的工艺条件能够采用CMOS工艺中的侧墙刻蚀工艺、或者采用接触孔的刻蚀工艺；采用CMOS工艺中的侧墙刻蚀工艺时，刻蚀时间能够根据实际情况进行缩减。
在所述NPN区域的N型集电区形成后，在所述NPN区域和所述PNP区域同时采用外延生长工艺形成锗硅层，在形成所述锗硅层时还包括碳掺杂的工艺。所述锗硅层在所述PNP区域为多晶结构，多晶硅结构的所述锗硅层用于形成所述PNP三极管的发射区209；所述锗硅层在所述NPN区域为单晶结构，单晶结构的所述锗硅层用于形成所述NPN三极管的基区。最后，采用所述NPN三极管的外基区的离子注入工艺在所述PNP三极管的发射区的所述锗硅层和所述NPN三极管的外基区的所述锗硅层中同时进行离子注入。
如图1所示，本发明实施例中，还包括形成浅槽场氧3的隔离工艺，形成所述浅槽场氧3需要先采用刻蚀工艺在P型硅衬底201上形成有源区和浅沟槽；再在所述浅沟槽中填入氧化硅形成。
所述硅衬底201包括NPN区域和PNP区域，在所述PNP区域中还包括形成N型深阱202的工艺。以及形成所述N型深阱202的引出结构的步骤，包括在所述浅沟槽底部形成N型埋层216的步骤，所述N型埋层是在所述浅沟槽形成后填入氧化硅前通过N型离子注入形成的；以及在所述N型埋层上的浅槽场氧3中形成深孔204、并在所述深孔204中填入金属形成深孔接触205的步骤。
本发明实施例还包括形成集电区214的步骤，所述集电区214是在所述浅槽场氧203形成后，进行P型离子注入形成的。以及形成所述P型埋层215的步骤，所述P型埋层215是在所述浅沟槽形成后填入氧化硅前进行P型离子注入形成的，以及在所述P型埋层215上的浅槽场氧3中形成深孔204的步骤，以及在所述深孔204中填入金属形成深孔接触205的步骤。
本发明实施例在发射区209的掺杂离子注入完成后，还包括形成所述基区211的引出结构的步骤。首先，是形成二氧化硅212和氮化硅210，并采用光刻刻蚀工艺对所述二氧化硅212和所述氮化硅210进行刻蚀形成基区接触窗口，该基区接触窗口位于所述基区211的有源区表面上方并和所述基区接触、和所述发射区209隔离。其次，淀积多晶硅213，所述多晶硅213采用所述NPN三极管的所述发射区的多晶硅的工艺，即两者是同时形成的多晶硅213。
本发明实施例还包括形成在所述发射区209的表面形成金属硅化物的步骤；以及分别形成所述发射区209和基区211的金属接触206的步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，其特征在于，包括如下步骤：
硅衬底分为形成NPN三极管的NPN区域和形成PNP三极管的PNP区域，在所述PNP区域的N型基区的掺杂注入完成后，采用刻蚀工艺对所述PNP区域的所述基区的硅表面进行处理，使所述PNP区域的所述基区的硅表面的晶格结构被破坏；
在所述NPN区域的N型集电区形成后，在所述NPN区域和所述PNP区域同时采用外延生长工艺形成锗硅层；所述锗硅层在所述PNP区域为多晶结构，多晶硅结构的所述锗硅层用于形成所述PNP三极管的发射区；所述锗硅层在所述NPN区域为单晶结构，单晶结构的所述锗硅层用于形成所述NPN三极管的基区；
形成浅槽场氧的隔离工艺，形成所述浅槽场氧需要先采用刻蚀工艺在P型硅衬底上形成有源区和浅沟槽；再在所述浅沟槽中填入氧化硅形成；
在所述PNP区域中还包括形成N型深阱的工艺；以及形成所述N型深阱的引出结构的步骤，包括在所述浅沟槽底部形成N型埋层的步骤，所述N型埋层是在所述浅沟槽形成后填入氧化硅前通过N型离子注入形成的；以及在所述N型埋层上的浅槽场氧中形成深孔、并在所述深孔中填入金属形成深孔接触的步骤；
在所述PNP区域中还包括形成所述PNP三极管的集电区的步骤，所述集电区是在所述浅槽场氧形成后，进行P型离子注入形成的；以及形成P型埋层的步骤，所述P型埋层是在所述浅沟槽形成后填入氧化硅前进行P型离子注入形成的，以及在所述P型埋层上的浅槽场氧中形成深孔的步骤，以及在所述深孔中填入金属形成深孔接触的步骤；
对所述PNP区域的所述基区的硅表面进行刻蚀处理时，采用所述PNP区域的N型基区的掺杂注入时的光刻胶图形来选定刻蚀区域；所述刻蚀处理完毕后，再去除所述光刻胶图形。
2.如权利要求1所述的与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，其特征在于：对所述PNP区域的所述基区的硅表面进行刻蚀处理的工艺条件能够采用CMOS工艺中的侧墙刻蚀工艺、或者采用接触孔的刻蚀工艺。
3.如权利要求1所述的与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，其特征在于：在形成所述锗硅层时还包括碳掺杂的工艺。
4.如权利要求1所述的与锗硅异质结NPN三极管集成的PNP三极管工艺实现方法，其特征在于：还包括步骤，采用所述NPN三极管的外基区的离子注入工艺在所述PNP三极管的发射区的所述锗硅层和所述NPN三极管的外基区的所述锗硅层中同时进行离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110317240 CN102412200B (zh) | 2011-10-18 | 2011-10-18 | 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110317240 CN102412200B (zh) | 2011-10-18 | 2011-10-18 | 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412200A CN102412200A (zh) | 2012-04-11 |
| CN102412200B true CN102412200B (zh) | 2013-12-18 |
Family
ID=45914210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110317240 Active CN102412200B (zh) | 2011-10-18 | 2011-10-18 | 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412200B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3494638B2 (ja) * | 2002-05-21 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2004111852A (ja) * | 2002-09-20 | 2004-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6909164B2 (en) * | 2002-11-25 | 2005-06-21 | International Business Machines Corporation | High performance vertical PNP transistor and method |
| US6933202B1 (en) * | 2004-04-09 | 2005-08-23 | Newport Fab, Llc | Method for integrating SiGe NPN and vertical PNP devices on a substrate and related structure |
| CN102088029B (zh) * | 2009-12-08 | 2012-10-03 | 上海华虹Nec电子有限公司 | SiGe BiCMOS工艺中的PNP双极晶体管 |
-
2011
- 2011-10-18 CN CN 201110317240 patent/CN102412200B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412200A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102097465B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN102403222B (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102931220B (zh) | 锗硅异质结双极型三极管功率器件的制造方法 | |
| CN102386218B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| CN102412200B (zh) | 与锗硅异质结npn三极管集成的pnp三极管工艺实现方法 | |
| CN102969349B (zh) | 锗硅hbt工艺中的横向寄生型pnp器件及制造方法 | |
| CN103165573B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| CN102956480A (zh) | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103165667B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 | |
| CN103107087B (zh) | 与锗硅异质结npn三极管集成的pnp三极管的制造方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102569371B (zh) | BiCMOS工艺中的垂直寄生型PNP三极管及制造方法 | |
| CN104465372A (zh) | 双极型三极管的制造方法及结构 | |
| CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN103117301B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 | |
| CN102412149A (zh) | 低噪声的锗硅异质结双极晶体管制作方法 | |
| CN102412279B (zh) | 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法 | |
| CN103066057B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |