CN103165654B - 一种n-i-p型pin器件及其制造方法 - Google Patents

一种n-i-p型pin器件及其制造方法 Download PDF

Info

Publication number
CN103165654B
CN103165654B CN201110422749.1A CN201110422749A CN103165654B CN 103165654 B CN103165654 B CN 103165654B CN 201110422749 A CN201110422749 A CN 201110422749A CN 103165654 B CN103165654 B CN 103165654B
Authority
CN
China
Prior art keywords
type
buried regions
shallow channel
channel isolation
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110422749.1A
Other languages
English (en)
Other versions
CN103165654A (zh
Inventor
胡君
刘冬华
钱文生
段文婷
石晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110422749.1A priority Critical patent/CN103165654B/zh
Publication of CN103165654A publication Critical patent/CN103165654A/zh
Application granted granted Critical
Publication of CN103165654B publication Critical patent/CN103165654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种N-I-P型PIN器件，包括：P型衬底上形成有集电区，集电区上方形成有发射区，集电区中形成有被集电区和发射区隔离的四个浅沟槽隔离区；位于两侧的两个浅沟槽隔离区底部形成有P型膺埋层，位于中间的两个浅沟槽隔离区集电区之间形成有N型膺埋层，N型膺埋层与发射区相连；多晶硅层形成于浅沟槽隔离区的上方，位于发射区的两侧；P型膺埋层和N型膺埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，接触孔和深接触孔中具有钛或锡以及金属钨。本发明还公开了所述PIN器件的制造方法。本发明的PIN器件在不增加器件面积的前提下，增加了N型重掺杂区表面积，能增加器件正向导通电流，降低器件插入损耗，提高器件隔离度。

Description

一种N-I-P型PIN器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种N-I-P型PIN器件。本发明还涉及一种N-I-P型PIN器件的制造方法。
背景技术
为了增加PIN器件的正向导通电流，改善器件的插入损耗一般能采用两种方法：一、可以通过调整器件的杂质分布；二、可以通过增加器件的面积。而通过调整器件杂质分布来增加器件正向导通电流的方法是非常有限的,增加器件面积的话,对于整个电路来说就会增加电路的整体面积,无疑是非常不利的；同时，从半导体制造成本来开率,增加器件面积也意味着器件制造成本的增加。
发明内容
本发明要解决的技术问题是提供一种N-I-P型PIN器件在不增加器件面积的前提下与现有N-I-P型PIN器件比较具有较低的插入损耗和较高的隔离度。
为解决上述技术问题，本发明的N-I-P型PIN器件，包括：
P型衬底上形成有集电区，集电区上方形成有发射区，集电区中形成有被集电区和发射区隔离的四个浅沟槽隔离区；位于两侧的两个浅沟槽隔离区底部形成有P型膺埋层，位于中间的两个浅沟槽隔离区的底部和侧部形成有N型膺埋层，N型膺埋层与发射区相连；多晶硅层形成于浅沟槽隔离区的上方，位于发射区的两侧；P型膺埋层和N型膺埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，接触孔和深接触孔中具有钛、锡或金属钨。
所述P型膺埋层具有硼离子或铟离子。
所述集电区具有磷离子或砷离子。
所述发射区具有磷离子或砷离子。
所述N型膺埋层具有磷离子或砷离子。
本发明N-I-P型PIN器件的制造方法，包括：
(1)在P型衬底上刻蚀四个被有源区隔离开的浅沟槽隔离区，在浅沟槽隔离区内制造隔离侧墙，将中间两个的浅沟槽隔离区遮蔽，在两侧的浅沟槽隔离区底部进行P型离子注入，形成P型膺埋层；
(2)将各浅沟槽隔离区内的隔离侧墙去除，将两侧的两个浅沟槽隔离区遮蔽，向中间两个浅沟槽隔离区的底部与侧面进行带角度的N型离子注入，形成N型膺埋层；
(3)去除制作浅沟槽隔离区时遗留的氮化硅，注入N型离子形成集电区，进行热退火；
(4)淀积多晶硅层；
(5)定义发射区窗口，注入N型离子形成发射区；
(6)刻蚀多晶硅层后将P型膺埋层和N型膺埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，在接触孔和深接触孔中具有钛或锡以及金属钨。
进一步改进所述方法，实施步骤(1)时，注入硼或铟离子，剂量为1e14cm-2至1e16cm-2,能量小于15keV。
进一步改进所述方法，实施步骤(2)时，浅沟槽隔离区侧面N型膺埋层的N型离子浓度大于1e19cm-2，注入N型离子为磷或砷，剂量为1e14cm-2至1e16cm-2,能量小于15keV。
进一步改进所述方法，实施步骤(3)时，注入磷或砷离子，剂量为1e12cm-2至5e13cm-2,能量为100keV至2000keV。
进一步改进所述方法，实施步骤(5)时，注入磷或砷离子，剂量为1e14cm-2至1e16cm-2,能量为2keV至100keV。
本发明的N-I-P型PIN器件通过在浅沟槽隔离区侧面制造N型膺埋层，将N型膺埋层与N型重掺杂区(发射区)相连的方法，在不增加器件面积的情况下，增加了N型重掺杂区的表面积，能增加器件的正向导通电流，降低器件的插入损耗，提高器件的隔离度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有N-I-P型PIN器件的示意图。
图2是本发明PIN器件的示意图。
图3是一PIN器件的剖面图，用于说明在相同器件面积的前提下，本发明比较现有N-I-P型PIN器件增加了N型重掺杂区的面积。
图4是本发明PIN器件制造方法的流程图。
图5是本发明PIN器件制造方法的示意图一，其显示步骤(1)形成的器件。
图6是本发明PIN器件制造方法的示意图二，其显示步骤(2)形成的器件。
图7是本发明PIN器件制造方法的示意图三，其显示步骤(3)形成的器件。
图8是本发明PIN器件制造方法的示意图一，其显示步骤(4)形成的器件。
图9是本发明PIN器件制造方法的示意图一，其显示步骤(5)形成的器件。
具体实施方式
如图2所示，本发明的N-I-P型PIN器件，包括：
P型衬底上形成有集电区，集电区上方形成有发射区，集电区中形成有被集电区和发射区隔离的四个浅沟槽隔离区；位于两侧的两个浅沟槽隔离区底部形成有P型膺埋层，位于中间的两个浅沟槽隔离区的底部和侧部形成有N型膺埋层，N型膺埋层与发射区相连；多晶硅层形成于浅沟槽隔离区的上方，位于发射区的两侧；P型膺埋层和N型膺埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，接触孔和深接触孔中具有钛、锡或金属钨。
如图3所示，一PIN器件的剖面图，以有源区边长5umx5um为例,在有源区均匀地刻蚀四个浅沟槽隔离区,深度为4000埃,现有的PIN器件N型重掺杂区的表面积为5um×5um＝25um2,本发明PIN器件的N型重掺杂区的表面积为:5um×5um+4um×4um×1um×0.4um＝31.4um2,本发明的N型重掺杂区域的表面积比现有的PIN器件增加了25％,器件的正向导通电流也会大幅度地增加,器件的插入损耗也得到大大地改善.如果版图的浅沟槽隔离区密度增加,则器件增加的表面积更大,器件的正向导通电流也就越大。
如图4所示，本发明PIN器件的制造方法，包括：
(1)如图5所示，在P型衬底上刻蚀四个被有源区隔离开的浅沟槽隔离区，在浅沟槽隔离区内制造隔离侧墙，将中间两个的浅沟槽隔离区遮蔽，在两侧的浅沟槽隔离区底部进行P型离子注入，形成P型膺埋层；
(2)如图6所示，将各浅沟槽隔离区内的隔离侧墙去除，将两侧的两个浅沟槽隔离区遮蔽，向中间两个浅沟槽隔离区的底部与侧面进行带角度的N型离子注入，形成N型膺埋层；
(3)如图7所示，去除制作浅沟槽隔离区时遗留的氮化硅，注入N型离子形成集电区，进行热退火；
(4)如图8所示，淀积多晶硅层；
(5)如图9所示，定义发射区窗口，注入N型离子形成发射区；
(6)刻蚀多晶硅层后将P型膺埋层和N型膺埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，在接触孔和深接触孔中具有钛或锡以及金属钨，形成如图2所示PIN器件。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种N-I-P型PIN器件，其特征是，包括：P型衬底上形成有集电区，集电区上方形成有发射区，集电区中形成有被集电区和发射区隔离的四个浅沟槽隔离区；位于两侧的两个浅沟槽隔离区底部形成有P型赝埋层，位于中间的两个浅沟槽隔离区的底部和侧部形成有N型赝埋层，N型赝埋层与发射区相连；多晶硅层形成于浅沟槽隔离区的上方，位于发射区的两侧；P型赝埋层和N型赝埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，接触孔和深接触孔中具有钛、锡或金属钨。
2.如权利要求1所述的PIN器件，其特征是：P型赝埋层具有硼离子或铟离子。
3.如权利要求1所述的PIN器件，其特征是：集电区具有磷离子或砷离子。
4.如权利要求1所述的PIN器件，其特征是：发射区具有磷离子或砷离子。
5.如权利要求1所述的PIN器件，其特征是：N型赝埋层具有磷离子或砷离子。
6.一种N-I-P型PIN器件的制造方法，其特征是，包括：
（1）在P型衬底上刻蚀四个被有源区隔离开的浅沟槽隔离区，在浅沟槽隔离区内制造隔离侧墙，将中间两个的浅沟槽隔离区遮蔽，在两侧的浅沟槽隔离区底部进行P型离子注入，形成P型赝埋层；
（2）将各浅沟槽隔离区内的隔离侧墙去除，将两侧的两个浅沟槽隔离区遮蔽，向中间两个浅沟槽隔离区的底部与侧面进行带角度的N型离子注入，形成N型赝埋层；
（3）去除制作浅沟槽隔离区时遗留的氮化硅，注入N型离子形成集电区，进行热退火；
（4）淀积多晶硅层；
（5）定义发射区窗口，注入N型离子形成发射区；
（6）刻蚀多晶硅层后将P型赝埋层和N型赝埋层通过深接触孔引出连接金属连线，发射区通过接触孔引出连接金属连线，在接触孔和深接触孔中具有钛、锡或金属钨。
7.如权利要求6所述PIN器件的制造方法,其特征是：实施步骤（1）时，注入硼或铟离子，剂量为1e14cm-2至1e16cm-2,能量小于15keV。
8.如权利要求6所述PIN器件的制造方法,其特征是：实施步骤（2）时，浅沟槽隔离区侧面N型赝埋层的N型离子浓度大于1e19cm-2。
9.如权利要求8所述PIN器件的制造方法,其特征是：实施步骤（2）时，注入N型离子为磷或砷，剂量为1e14cm-2至1e16cm-2,能量小于15keV。
10.如权利要求6所述PIN器件的制造方法,其特征是：实施步骤（3）时，注入磷或砷离子，剂量为1e12cm-2至5e13cm-2,能量为100keV至2000keV。
11.如权利要求6所述PIN器件的制造方法,其特征是：实施步骤（5）时，注入磷或砷离子，剂量为1e14cm-2至1e16cm-2,能量为2keV至100keV。
CN201110422749.1A 2011-12-16 2011-12-16 一种n-i-p型pin器件及其制造方法 Active CN103165654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110422749.1A CN103165654B (zh) 2011-12-16 2011-12-16 一种n-i-p型pin器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110422749.1A CN103165654B (zh) 2011-12-16 2011-12-16 一种n-i-p型pin器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103165654A CN103165654A (zh) 2013-06-19
CN103165654B true CN103165654B (zh) 2015-12-02

Family

ID=48588590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110422749.1A Active CN103165654B (zh) 2011-12-16 2011-12-16 一种n-i-p型pin器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103165654B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
CN102088029A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 SiGe BiCMOS工艺中的PNP双极晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138583B2 (en) * 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
CN102088029A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 SiGe BiCMOS工艺中的PNP双极晶体管

Also Published As

Publication number Publication date
CN103165654A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN102097464B (zh) 高压双极晶体管
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN101924130A (zh) 具有沟槽式接触孔的沟槽式mosfet及其制备方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN103035610B (zh) Rfldmos中连接阱和基板的电连接结构及制造方法
CN102800594B (zh) Pmos管的制作方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN105514166A (zh) Nldmos器件及其制造方法
CN103730494A (zh) 一种芯片尺寸封装半导体功率器件的结构
CN102646712B (zh) 一种ldmos器件及其制造方法
CN102376776A (zh) BiCMOS工艺中的寄生PIN二极管及制造方法
CN104900526A (zh) Vdmos的制造方法和vdmos
CN103165654B (zh) 一种n-i-p型pin器件及其制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN103456784B (zh) 高压p型ldmos器件及制造方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
CN103107186B (zh) 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法
CN103137473A (zh) 以具有外延层的衬底制造场终止型igbt器件的方法
CN102208449B (zh) 一种soi体接触mos晶体管及其形成方法
CN104916686A (zh) 一种vdmos器件及其制造方法
CN101764157B (zh) 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
CN104576731A (zh) 一种射频ldmos器件及其制造方法
CN104409500A (zh) 射频ldmos及其制作方法
CN104183632A (zh) Rf-ldmos自对准的漏端场板结构及制作方法
CN204179086U (zh) 一种具有自隔离的半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant