CN109755122B - 化合物半导体晶片的加工方法 - Google Patents

化合物半导体晶片的加工方法 Download PDF

Info

Publication number
CN109755122B
CN109755122B CN201810900611.XA CN201810900611A CN109755122B CN 109755122 B CN109755122 B CN 109755122B CN 201810900611 A CN201810900611 A CN 201810900611A CN 109755122 B CN109755122 B CN 109755122B
Authority
CN
China
Prior art keywords
wafer
atom
compound semiconductor
processing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810900611.XA
Other languages
English (en)
Other versions
CN109755122A (zh
Inventor
山田浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inc Co High Chic
Original Assignee
Inc Co High Chic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inc Co High Chic filed Critical Inc Co High Chic
Publication of CN109755122A publication Critical patent/CN109755122A/zh
Application granted granted Critical
Publication of CN109755122B publication Critical patent/CN109755122B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种不会发生加工变形且可以进行薄板化的化合物半导体晶片的加工方法。该方法为将由半导体元素即第1原子以及与该第1原子不同的元素即第2原子离子结合的化合物半导体构成的晶片11进行加工的化合物半导体晶片的加工方法,该方法包括:通过由与第1原子反应的蚀刻气体产生的高密度等离子体,蚀刻晶片11的表面;使用机械研磨除去该蚀刻后的晶片11的表面的含有第2原子的残余粒子层12。

Description

化合物半导体晶片的加工方法
技术领域
本发明涉及由SiC(碳化硅)或GaN(氮化镓)等的化合物半导体构成的化合物半导体晶片的加工方法。
背景技术
作为功率半导体器件的材料,使用比Si(硅)容易导电、难以产生电损失的SiC或GaN这些化合物半导体,但这些化合物半导体与Si相比具有晶片制造困难的问题。特别是SiC晶片非常硬,通常用机械研磨加工成350μm左右后,再使用CMP(化学机械研磨)进行表面的镜面加工(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2014-116553号公报(段落0002~0003)
发明内容
发明要解决的问题
但是近年来,期望功率半导体的薄板化,若使用通常的机械研磨将晶片进一步研磨变薄,由于随着厚度变薄晶片会慢慢反向弯曲,因此在晶片的中心部与端部厚度会发生变化。这样晶片的厚度会因场合不同而发生变化,阻力也会变化,成为因场合不同而特性不同的晶片。
另外,如上所述通常机械研磨后进行CMP时,化合物半导体的表面为含有通常机械研磨引起的加工层的状态。即,使用通常机械研磨会产生20~30μm的加工变形,但该加工变形不能通过CMP除去,会一直在CMP后的化合物半导体的表面产生。
因此,本发明的目的在于提供一种不会产生加工变形且可以薄板化的化合物半导体晶片的加工方法。
解决问题的手段
本发明的化合物半导体晶片的加工方法,其特征在于:其为将由半导体元素即第1原子以及与该第1原子不同的元素即第2原子离子结合的化合物半导体构成的晶片进行加工的化合物半导体晶片的加工方法,该方法包括:通过由与第1原子反应的蚀刻气体产生的高密度等离子体,蚀刻晶片的表面;使用机械研磨除去该蚀刻后的晶片表面的含有第2原子的残余粒子层。
根据本发明的加工方法,由高密度等离子体产生的离子与晶片的化合物半导体结晶中的第1原子(半导体元素)反应,晶片表面的第1原子被排除。通过该第1原子的排除,在晶片表面形成含有第2原子的残余粒子层,但该残余粒子层与化合物半导体相比非常脆,因此随着其慢慢崩坏,晶片表面的蚀刻进行。在该蚀刻后,通过机械研磨除去晶片表面残余的含有第2原子的残余粒子层,由此得到在表面上化合物半导体面被复原的化合物半导体晶片。
发明效果
本发明的化合物半导体晶片的加工方法,由于是高密度等离子体的蚀刻引起的表面反应,因此不会发生以往的通常的机械研磨引起的加工变形,可以一直保持化合物半导体的表面的平面度而均匀地进行切削,从而实现薄板化,由于最终通过机械研磨除去晶片表面残余的脆性残余处理层,因此薄板化引起的变形几乎没有,从而可以得到在表面上化合物半导体面被复原的化合物半导体晶片。
附图说明
图1为表示本发明的实施方式中的化合物半导体晶片的蚀刻工序中使用的加工装置的说明图。
图2为表示对晶片的磁场、电场以及电流方向与蚀刻状态的说明图。
图3为表示代表性的4H结构的SiC中,通过等离子体蚀刻排除SiC结晶中的Si原子的样子的说明图。
图4为通过放大照片表示机械研磨引起的晶片表面状态的演变的图。
具体实施方式
本发明的实施方式中的加工对象,为由以下化合物半导体构成的化合物半导体晶片:作为半导体元素的第1原子以及与该第1原子不同的元素即第2元素离子结合的化合物半导体。以下,对由作为第1原子的Si(硅)原子和作为第2原子的C(碳)原子离子结合的化合物半导体SiC(碳化硅)构成的SiC晶片的加工方法进行说明。
本发明的实施方式中的SiC晶片的加工方法包括以下工序:
通过与Si反应的蚀刻气体产生的高密度等离子体将晶片的表面进行蚀刻的第1工序(蚀刻工序),和
将该蚀刻后的晶片表面的含有C的残余粒子层通过机械研磨除去的第2工序(机械研磨工序)。
以下,对第1工序以及第2工序进行详细说明。
第1工序(蚀刻工序)
图1为表示本发明的实施方式中的化合物半导体晶片的蚀刻工序中使用的加工装置的说明图,图2为表示对晶片的磁场、电场以及电流的方向与蚀刻状态的说明图。
如图1所示,本发明的实施方式中的化合物半导体晶片的加工装置1具有:真空容器2、搭载晶片11(参照图2)的阴极板3、配置在真空容器2外侧并产生磁场的线圈4、线圈施加直流电源4a、磁场方向反向切换开关4b、用于生成电场的电源即电源部5、蚀刻气体CF4的气瓶6、添加气体Ar、O2的气瓶7、吹扫气体N2的气瓶8、涡轮分子泵9与旋转泵10。
晶片11的对象为直径2英寸~4英寸~6英寸以上、厚度200μm~250μm~300μm~350μm~400μm以上。阴极板3为可搭载该晶片11大小的例如SUS316制的板。真空容器2为可容纳搭载该晶片11的阴极板3大小的方型容器。电源部5具有最大输出1000W的13.56MHz交流电压的高频电源(RF电源)5a。涡轮分子泵9为350升/秒、旋转泵10为1000升/分。
在真空容器2内的阴极板3上装载晶片11,将真空容器2内高真空排气后,在真空容器2内通过气瓶6封入蚀刻气体。蚀刻气体的浓度为10-2~10-3托左右的稀薄气体状态。作为蚀刻气体,使用与第1原子Si反应的氟化碳CF4,但也可以使用C2F8等其他的氟化碳。另外,作为蚀刻气体,有只有氟化碳的情况和混合其他气体的情况,也可以从气瓶7添加氩气Ar、氧气O2
在封入该稀薄蚀刻气体的真空容器2内,如图2所示在垂直方向施加磁场B与电场E,生成电流,该电流的电子使蚀刻气体电离并产生高密度等离子体。更详细地说,通过电源部5在阴极板3与真空容器2(阳极)之间施加交流电压,形成电场E,同时通过线圈4在垂直于同一电场E的方向施加磁场B,并在与它们垂直方向上形成围绕晶片11周围的矢积E×B的电流,同一电流的电子使蚀刻气体分离并产生高密度等离子体。
该高密度等离子体将配置在真空容器2内的晶片11的表面进行蚀刻。这时通过高密度等离子体产生的氟化物离子F-与晶片11的SiC结晶中的Si原子反应,晶片11表面的Si原子被排除。图3为在代表性的4H结构的SiC中,通过等离子体蚀刻排除SiC结晶中的Si原子的样子的说明图。如图3所示,通过高密度等离子体产生的氟化物离子F与Si原子反应,作为SiFx的反应产物被真空排除,并在晶片11表面上残余C原子。
通过该Si原子的排除,在晶片11表面形成含有C原子的残余粒子层12(参照图2)。该残余粒子层12与SiC相比非常脆,因此随着其慢慢崩坏,晶片11表面的蚀刻进行。该蚀刻后,在晶片11表面残余20~30μm厚度的含有C原子的残余粒子层12。
此外,该蚀刻工序,如上所述由于是高密度等离子体的蚀刻引起的表面反应,不会产生以往的通常机械研磨引起的加工变形,可以一直保持平面度而均匀地切削化合物半导体的表面。
第2工序(机械研磨工序)
然后,将上述蚀刻后的晶片11表面的含有C原子的残余粒子层12通过机械研磨除去。C原子的残余粒子层12与SiC相比非常脆,因此可容易地通过通常的机械研磨除去。图4为通过放大照片表示机械研磨引起的晶片表面状态的演变的图。如图4所示,虽然等离子体蚀刻后晶片表面即刻被C原子的残余粒子层覆盖,但通过将该残余粒子层进行通常的机械研磨,SiC面会显现变成镜面。最终,进一步通过进行CMP加工可以实现加工变形少的SiC面。
这样,本实施方式中的化合物半导体晶片的加工方法为高密度等离子体的蚀刻引起的表面反应,因此不会产生以往的通常的机械研磨引起的加工变形,可以均匀地切削SiC的表面而实现薄板化,并最终通过机械研磨除去晶片11表面残余的脆性残余粒子层12,由此薄板化引起的变形几乎没有,且可以得到在表面上化合物半导体面被复原的化合物半导体晶片。本实施方式中的化合物半导体晶片的加工方法,从加工前的厚度350μm左右到加工后150μm~100μm左右可以一直保持平面度而实现薄板化。
此外,上述实施方式中,对由作为第1元素的Si原子和作为第2原子的C原子离子结合的化合物半导体SiC构成的SiC晶片的加工进行了说明,但同样适用于由作为第1原子的Ga原子和作为第2原子的N原子离子结合的化合物半导体GaN构成的GaN晶片。
产业上的可利用性
本发明的化合物半导体晶片的加工方法,作为将由功率半导体器件材料SiC、GaN等化合物半导体构成的化合物半导体晶片进行薄板化的方法是有用的。
符号说明
1 加工装置
2 真空容器
3 阴极板
4 线圈
4a 线圈施加直流电源
4b 磁场方向反向切换开关
5 电源部
5a 高频电源
6 CF4的气瓶
7 Ar、O2的气瓶
8 N2的气瓶
9 涡轮分子泵
10 旋转泵
11 晶片
12 残余粒子层。

Claims (2)

1.一种化合物半导体晶片的加工方法,其为将由半导体元素即第1原子以及与该第1原子不同的元素即第2原子离子结合的化合物半导体构成的晶片进行加工的化合物半导体晶片的加工方法,
所述加工方法包括:
在真空容器内的阴极板上装载晶片,在所述阴极板与所述真空容器之间施加交流电压而形成电场E,同时通过配置在所述真空容器外侧的线圈在垂直于所述电场E的方向施加磁场B,并在与所述电场E和所述磁场B垂直方向上形成围绕所述晶片周围的矢积E×B的电流,通过所述电流的电子使与所述第1原子反应的蚀刻气体分离而产生的高密度等离子体的蚀刻引起的表面反应,排除所述晶片的表面的所述第1原子,一直保持平面度而均匀地切削所述晶片的表面;
使用机械研磨除去残留在该蚀刻后的晶片表面的所述第2原子的残余粒子层。
2.根据权利要求1所述的化合物半导体晶片的加工方法,其中所述第1原子为Si,所述第2原子为C。
CN201810900611.XA 2017-11-07 2018-08-09 化合物半导体晶片的加工方法 Expired - Fee Related CN109755122B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-214861 2017-11-07
JP2017214861A JP6570045B2 (ja) 2017-11-07 2017-11-07 化合物半導体ウエハの加工方法

Publications (2)

Publication Number Publication Date
CN109755122A CN109755122A (zh) 2019-05-14
CN109755122B true CN109755122B (zh) 2022-12-27

Family

ID=66402434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810900611.XA Expired - Fee Related CN109755122B (zh) 2017-11-07 2018-08-09 化合物半导体晶片的加工方法

Country Status (2)

Country Link
JP (1) JP6570045B2 (zh)
CN (1) CN109755122B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037129A (ja) * 1983-08-10 1985-02-26 Hitachi Ltd 半導体製造装置
JPH10154700A (ja) * 1997-11-28 1998-06-09 Hitachi Ltd プラズマ処理装置
JP2011176243A (ja) * 2010-02-25 2011-09-08 Osaka Univ 難加工材料の精密加工方法及びその装置
JP2013077644A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124438A (en) * 1981-01-26 1982-08-03 Rikagaku Kenkyusho Ion beam etching for silicon carbide
JPS62216335A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd ドライエツチング方法
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP5103025B2 (ja) * 2006-02-10 2012-12-19 九州電通株式会社 シリコンウェハの表面層の除去方法
JP6547100B2 (ja) * 2014-02-25 2019-07-24 国立大学法人九州大学 複合加工装置並びに該装置により加工された加工物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037129A (ja) * 1983-08-10 1985-02-26 Hitachi Ltd 半導体製造装置
JPH10154700A (ja) * 1997-11-28 1998-06-09 Hitachi Ltd プラズマ処理装置
JP2011176243A (ja) * 2010-02-25 2011-09-08 Osaka Univ 難加工材料の精密加工方法及びその装置
JP2013077644A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法

Also Published As

Publication number Publication date
JP6570045B2 (ja) 2019-09-04
CN109755122A (zh) 2019-05-14
JP2019087642A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
JP4690308B2 (ja) 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置
KR100274306B1 (ko) 에칭방법
US6846726B2 (en) Silicon parts having reduced metallic impurity concentration for plasma reaction chambers
US20210134604A1 (en) Etching method
KR20200043449A (ko) 에피택셜 증착 이전의 표면 준비를 위한 방법 및 장치
US10483118B2 (en) Etching method
JP2003513434A (ja) プラズマリアクターにおけるダイヤモンドがコーティングされたパーツ
KR101578077B1 (ko) 플라즈마 에칭 방법
US10553442B2 (en) Etching method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
CN107180789B (zh) 元件芯片及其制造方法
JP4962960B2 (ja) 半導体ウエハ外周部の加工装置
US20210272814A1 (en) Selectively etching for nanowires
CN109904054B (zh) 腔室环境恢复方法及刻蚀方法
JP3798491B2 (ja) ドライエッチング方法
CN109755122B (zh) 化合物半导体晶片的加工方法
EP1626439A1 (en) Method of forming fluorinated carbon film
JPH06188163A (ja) 半導体装置作製用SiC単結晶基板とその製造方法
JP2019220508A (ja) エッチング方法及びプラズマ処理装置
Kim et al. Relationships between etch rate and roughness of plasma etched surface
JP7071850B2 (ja) エッチング方法
WO2007091726A1 (ja) シリコンウェハの表面層の除去方法
JP6415360B2 (ja) 炭化珪素単結晶基板の製造方法
JP2002176037A (ja) プラズマプロセス用装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20221227

CF01 Termination of patent right due to non-payment of annual fee