JP2013077644A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013077644A
JP2013077644A JP2011215479A JP2011215479A JP2013077644A JP 2013077644 A JP2013077644 A JP 2013077644A JP 2011215479 A JP2011215479 A JP 2011215479A JP 2011215479 A JP2011215479 A JP 2011215479A JP 2013077644 A JP2013077644 A JP 2013077644A
Authority
JP
Japan
Prior art keywords
substrate
grinding
semiconductor device
manufacturing
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011215479A
Other languages
English (en)
Other versions
JP5869280B2 (ja
Inventor
Shinko Nishi
眞弘 西
Toshiyuki Kosaka
俊行 河阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2011215479A priority Critical patent/JP5869280B2/ja
Publication of JP2013077644A publication Critical patent/JP2013077644A/ja
Application granted granted Critical
Publication of JP5869280B2 publication Critical patent/JP5869280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 基板の研削が容易な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、基板の一面に半導体素子を形成する工程と、半導体素子が形成された基板の一面の反対面をドライエッチングする工程と、ドライエッチングされた基板の反対面を研削する工程とを含む。基板は、半導体素子が形成された基板の一面の反対面をドライエッチングされることにより、該反対面に凹凸が形成される。そして、ドライエッチングされた基板の反対面を研削するときに、該反対面に形成された凹凸と、砥石、または砥粒の凹凸が、互いに十分に噛み合うことができる。したがって、砥石、または砥粒は、基板の表面を、すべることなく、効果的に研削することができる。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
半導体ウエハの基板材料として、例えばSiC(炭化珪素)が知られている。SiCは、硬度、及び熱伝導率が高いために、半導体素子の形成に適している。
この基板の厚さは、例えば約500(μm)であるが、半導体素子の形成後に、バックグラインダなどと称される研削装置により研削され、最終的に約100〜150(μm)に低減される。これは、基板内部に形成されたスルーホールのアスペクト比を調整するとともに、ウエハから得られる半導体チップを薄型化するためである。
例えば、特許文献1には、ウエハの内周部分が外周部分より薄くなるように、ウエハを研削する技術が開示されている。
特開平5−121384号公報
基板は、熱伝導性、または吸着性を向上するために、いわゆる鏡面仕上げ加工により、半導体素子を形成する面の反対面の表面粗さが低減化されている。このため、研削装置による研削工程において、装置の砥石がすべって効果的に削ることができず、結果的に、研削装置の使用電流が上限値を越えて装置の動作が停止する、あるいは、装置による表面の過剰な押圧によって基板にクラックが生ずるという問題がある。
この問題は、この種の研削手法に限って存在するものではなく、砥石、または砥粒によって基板の表面を研削する場合に、共通に存在する。
本発明の目的は、基板の研削が容易な半導体装置の製造方法を提供することである。
上記の目的を達成するため、請求項1に記載の半導体装置の製造方法は、基板の一面に半導体素子を形成する工程と、前記半導体素子が形成された前記基板の一面の反対面をドライエッチングする工程と、ドライエッチングされた前記基板の反対面を研削する工程とを含む。
上記の半導体装置の製造方法によると、基板は、半導体素子が形成された一面の反対面をドライエッチングされることにより、該反対面に凹凸が形成される。そして、ドライエッチングされた反対面を研削するときに、該反対面に形成された凹凸と、研削用の砥石、または砥粒の凹凸が、互いに十分に噛み合うことができる。したがって、砥石、または砥粒は、基板の表面を、すべることなく、効果的に研削することができる。
また、上記の半導体装置の製造方法において、前記基板は、Si、SiC、GaN、GaAs、及びサファイアから選択された1つを含んでもよい。
上記の半導体装置の製造方法において、前記基板の反対面をフッ素系ガスによりドライエッチングしてもよい。
上記の半導体装置の製造方法において、前記フッ素系ガスは、CF、CHF、及びSFから選択された1つ、または、該選択した1つに酸素を添加したものであってもよい。このように酸素を添加した場合、例えばSiC基板のカーボンなどを効率良く除去することができる。
上記の半導体装置の製造方法において、ドライエッチングされた前記基板の反対面を研削する工程に先立って、前記半導体素子が形成された前記基板の一面に接着材を塗布して、前記基板を支持体に貼着する工程を、さらに含むようにしてもよい。
上記の半導体装置の製造方法において、前記基板を支持体に貼着する工程に先立って、前記半導体素子が形成された前記基板の一面を覆う保護膜を形成する工程を、さらに含むようにしてもよい。
本発明によれば、基板の研削が容易な半導体装置の製造方法を提供することができる。
半導体装置の製造方法を示すフロー図である。 半導体素子の構成を示す断面図である。 保護膜の形成工程を示す断面図である。 基板の支持基板への貼り付け工程を示す断面図である。 エッチング工程を示す側面図である。 基板の表面の研削工程を示す側面図である。 グラインディングホイールの上面図、及び側面図である。 図6の符号Pで示される部分の拡大図である。
図1は、半導体装置の製造方法を示すフロー図である。本実施形態の製造工程は、素子形成工程St1と、保護膜形成工程St2と、貼り付け工程St3と、エッチング工程St4と、研削工程St5と、分割工程St6とを含む。
素子形成工程St1では、図2に示されるように、基板10の一面に、半導体素子2を形成する。基板10は、例えば、Si(シリコン)、SiC(炭化珪素)、GaN(窒化ガリウム)、GaAs(ガリウムヒ素)、及びサファイアから選択された1つを含む。このうち、SiC、GAN、及びサファイアは、比較的に高い硬度を有するので好ましい。もっとも、基板10は、熱伝導性、及び硬度などの特性が条件を満たせば、他の材料により構成してもよい。
半導体素子2は、例えばFET(Field Effect Transister)であり、窒化物半導体層11と、SiN層13,14と、配線層15と、ゲート電極16aと、ソース電極16bと、ドレイン電極16cとを含む。窒化物半導体層11は、バリア層110と、チャネル層111と、電子供給層112と、キャップ層113とを含む。
バリア層110は、例えば、厚さ300(nm)のAlN(窒化アルミニウム)から形成され、チャネル層111は、例えば、厚さ1000(nm)のi−GaN(窒化ガリウム)から形成されている。電子供給層112は、例えば、厚さ20(nm)のAlGaN(窒化アルミニウムガリウム)から形成され、キャップ層113は、例えば、厚さ5(nm)のn−GaNから形成されている。
また、SiN層13,14は、絶縁層として機能し、各厚さが、例えば、40(nm)、20(nm)に形成されている。配線層32は、例えばAu等の金属からなる。
ソース電極26及びドレイン電極28は、オーミック電極であり、例えば、Ti、Al、またはTa、Alを、この順に積層して形成される。一方、ゲート電極30は、例えば、Ni、Auを、この順に積層して形成される。
上述した各層、及び電極は、例えば、エピタキシャル成長法、プラズマCVD(Chemical Vapor Deposition)法、スパッタ、及び蒸着などの薄膜形成技術、印刷、めっき又はそれらの組み合わせによって形成されるが、形成手法は限定されない。形成プロセスは、基板10をステージに吸着して、数百度の温度に加熱して行われる。このとき、基板10は、上述したように、熱伝導率が高いうえ、素子2の形成面とは反対側の面の表面粗さが低いために、高い熱伝導性、及び吸着性を発揮する。
次に、保護膜形成工程St2では、図3に示されるように、基板10において、半導体素子2が形成された一面10aを覆う保護膜3を形成する。この保護膜3は、後の貼り付け工程St3において貼り付けられた支持体から、基板10を引き剥がすときに、素子2がダメージを受けないように素子2を保護する。保護膜3としては、融点が高いものが望ましく、例えばレジスト膜を採用することができるが、これに限定されるものではない。
次に、貼り付け工程St3では、図4に示されるように、半導体素子2が形成された一面10aに接着材4を塗布して、基板10を支持体5に貼着する。この支持体5は、例えばガラス板であり、後の研削工程St5において基板10が反り返らないように、基板10を支持する。接着材4としては、例えばワックスを採用することができるが、これに限定されず、樹脂系の接着剤などを用いてもよい。また、支持体10も、ガラス板に限定されず、一定の強度を有する他の素材で構成したものでもよい。
次に、エッチング工程St4では、図5に示されるように、半導体素子2が形成された一面10aの反対面10bをドライエッチングする。これにより、基板10の面10bに、表面粗さが増加するように凹凸を形成し、後の研削工程を容易にする。なお、本工程St4は、素子形成工程St1の後、かつ研削工程St5の前であれば、製造工程のどの段階で行われてもよい。
ドライエッチングの手法としては、例えば、高密度プラズマを用いた反応性イオンエッチング(RIE:Reactive Ion Etching)が挙げられ、とりわけ、フッ素系ガスによるプラズマエッチングが好ましい。高密度プラズマによるエッチング手法としては、例えば、誘導結合型RIE(ICP−RIE:Inductive Coupled Plasma−RIE)やECR−RIE(Electron Cyclotron Resonance−RIE)を採用することができる。フッ素系ガスは、例えば、CF、CHF、及びSFから選択してもよいが、これに限定されることはなく、CF、CHF、またはSFに酸素を添加したものであってもよい。このように酸素を添加した場合、例えばSiC基板のカーボンなどを効率良く除去することができる。もっとも、ドライエッチングの手法も限定されることはなく、例えば、Ar(アルゴン)によるイオンミリングを採用してもよい。
次に、研削工程St5では、図6に示されるように、ドライエッチングされた反対面10bを、砥石、または砥粒により研削する。図は、砥石を用いるバックグラインダなどの研削装置の場合を例示している。なお、図中、固定台6は、側面視の断面として描かれている。
固定台6は、相互に接着された支持体5、及び基板10を吸着により固定する。固定台6は、支持体5、及び基板10を固定する吸着面6aと、吸着面6aに対して垂直に延びる1以上の貫通孔6bとを有する。研削装置は、ポンプなどの吸引手段によって貫通孔6b内に負圧Fを発生させることにより、支持体5、及び基板10を吸着面6aに吸着する。もっとも、固定方法は、これに限定されることはなく、例えば、両面テープなどを用いてもよい。
また、基板10の背面10b側には、回転軸71と、回転板70と、グラインディングホイール72とが配置されている。回転軸71は、スピンドルモータなどの駆動手段により、図中の方向dに回転する。回転板70は、回転軸71に固定された円板であり、回転軸71とともに回転する。グラインディングホイール72は、回転板70に固定された円環状の研削部材であり、円周上に複数の砥石720が設けられている。
グラインディングホイール72は、回転軸71とともに回転し、複数の砥石720を、基板10の背面10bに接触させることによって、背面10bを研削する。なお、研削時、冷却、潤滑、及び洗浄を目的として、ノズルなどの手段により、背面10bの研削部位に向けて研削液を噴出してもよい。研削液は、例えば純水である。
グラインディングホイール72は、図7に示されるように、外周円環部721と、内周円環部722と、複数の砥石720とを含む。複数の砥石720は、それぞれ、直方体形状を有し、外周円環部721の円周上に等間隔に設けられている。複数の砥石720は、それぞれ、ダイヤモンドを含み、硬質の基板10を好適に切削することができる。なお、ダイヤモンドの粒径は、例えば5〜10(μm)である。
内周円環部722は、外周円環部721の内周面から内側に向かって張り出した薄板部分である。内周円環部722は、円周上、複数の螺子穴722aが等間隔に形成されている。複数の螺子穴722aは、グラインディングホイール72を、螺子止めにより回転板70に固定するために用いられる。
グラインディングホイール72は、複数の砥石720を基板10の背面10bに押し当てて回転しながら、基板10の背面10b上の位置を変えることによって、背面10bを均等に研削する。これにより、基板10の厚さは、例えば約500(μm)から約100〜150(μm)に低減される。
図8は、図6の基板10の背面10bと砥石720の接触部分Pを拡大して示したものである。図から理解されるように、エッチング工程St4により背面10bに形成された凹凸と、砥石720の表面の凹凸が、噛み合わされている。したがって、砥石720が、背面10b上をすべることが抑制されるとともに、背面10bを効果的に切削することができる。切削後、基板10は、支持体5から引き剥がされる。
次に、分割工程St6では、基板10を分割して、電子部品である複数の半導体チップを得るために、基板10のダイシングが行われる。もっとも、分割手法は、ダイシングに限られず、スクライビングを用いてもよい。
これまで述べた半導体装置の製造方法によると、基板10は、半導体素子2が形成された一面10aの反対面10bをドライエッチングされることにより、該反対面10bに凹凸が形成される。そして、ドライエッチングされた反対面10bを、砥石720により研削することにより、該反対面10bに形成された凹凸と、砥石720の凹凸が、互いに十分に噛み合うことができる。したがって、砥石720は、基板10の表面10bを、すべることなく、効果的に研削することができる。
本実施形態において、研削工程St5では、基板10の下方に砥石720を配置して切削したが、これに限定されることはない。いわゆるインフィード方式のように、回転チャックと称される台の上に基板を吸着により固定し、その上方から砥石を降下させて研削するようにしてもよい。
また、本実施形態では、砥石を用いた研削手法を例示したが、これに代えて、砥粒を用いたラッピングなどの研削手法の場合も、同様の効果は得られる。この場合、基板は、例えば、ステンレス製のキャリアを介し、両面を一対の固定板に挟まれる。そして、アルミナ、またはシリコンカーバイドなどの砥粒を含んだラップ液を、基板の対象面に流し込み、その表面と砥粒とを擦り合わせることにより表面の研削を行う。
このラッピングによると、高精度な表面加工が可能となり、例えば、0.001(mm)以下の平面度、0.0003(mm)以下の面粗度、及び0.002(mm)以下の寸法精度が得られる。なお、ラッピングの後、研磨材を保持した研磨布などにより基板の表面をポリッシングして、艶出しを行ってもよい。
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
10 基板
10a 反対面
2 半導体素子
3 保護膜
4 接着剤
5 支持体
720 砥石

Claims (6)

  1. 基板の一面に半導体素子を形成する工程と、
    前記半導体素子が形成された前記基板の一面の反対面をドライエッチングする工程と、
    ドライエッチングされた前記基板の反対面を研削する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記基板は、Si、SiC、GaN、GaAs、及びサファイアから選択された1つを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記基板の反対面をフッ素系ガスによりドライエッチングすることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記フッ素系ガスは、CF、CHF、及びSFから選択された1つ、または、該選択した1つに酸素を添加したものであることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. ドライエッチングされた前記基板の反対面を研削する工程に先立って、前記半導体素子が形成された前記基板の一面に接着材を塗布して、前記基板を支持体に貼着する工程を、さらに含むことを特徴とする請求項1乃至4の何れかに記載の半導体装置の製造方法。
  6. 前記基板を支持体に貼着する工程に先立って、前記半導体素子が形成された前記基板の一面を覆う保護膜を形成する工程を、さらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。


JP2011215479A 2011-09-29 2011-09-29 半導体装置の製造方法 Active JP5869280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011215479A JP5869280B2 (ja) 2011-09-29 2011-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215479A JP5869280B2 (ja) 2011-09-29 2011-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013077644A true JP2013077644A (ja) 2013-04-25
JP5869280B2 JP5869280B2 (ja) 2016-02-24

Family

ID=48480914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011215479A Active JP5869280B2 (ja) 2011-09-29 2011-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5869280B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220276A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ 支持治具
CN109755122A (zh) * 2017-11-07 2019-05-14 株式会社合斯科 化合物半导体晶片的加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264490A (ja) * 1995-03-22 1996-10-11 Nec Kansai Ltd 半導体装置の製造方法
JP2001044154A (ja) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2004214310A (ja) * 2002-12-27 2004-07-29 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの製造方法
JP2005353730A (ja) * 2004-06-09 2005-12-22 Seiko Epson Corp 半導体基板、及び半導体基板の薄型加工方法
JP2011101930A (ja) * 2009-11-11 2011-05-26 Sumco Corp 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264490A (ja) * 1995-03-22 1996-10-11 Nec Kansai Ltd 半導体装置の製造方法
JP2001044154A (ja) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2004214310A (ja) * 2002-12-27 2004-07-29 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの製造方法
JP2005353730A (ja) * 2004-06-09 2005-12-22 Seiko Epson Corp 半導体基板、及び半導体基板の薄型加工方法
JP2011101930A (ja) * 2009-11-11 2011-05-26 Sumco Corp 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220276A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ 支持治具
CN109755122A (zh) * 2017-11-07 2019-05-14 株式会社合斯科 化合物半导体晶片的加工方法
JP2019087642A (ja) * 2017-11-07 2019-06-06 株式会社ハイシック 化合物半導体ウエハの加工方法
CN109755122B (zh) * 2017-11-07 2022-12-27 株式会社合斯科 化合物半导体晶片的加工方法

Also Published As

Publication number Publication date
JP5869280B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
TWI498959B (zh) A semiconductor wafer processing method and a processing device, and a semiconductor wafer
JP4732423B2 (ja) 炭化珪素半導体装置の製造方法
WO2015122072A1 (ja) 半導体ウェーハの製造方法
US11781244B2 (en) Seed crystal for single crystal 4H—SiC growth and method for processing the same
TWI746645B (zh) 半導體裝置的製造方法和半導體製造裝置
JP2003257907A (ja) 半導体素子の製造方法および半導体素子
JP2015005702A (ja) SiC基板の製造方法
TW201933476A (zh) 寬能隙半導體基板、寬能隙半導體基板之製造裝置及寬能隙半導體基板之製造方法
JP2018032745A (ja) ドレッサー、ドレッサーの製造方法、及び半導体装置の製造方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP2012204545A (ja) 半導体装置の製造方法および製造装置
JP6126833B2 (ja) SiC基板の製造方法
CN110060959B (zh) 贴合晶片的制造方法
JP5869280B2 (ja) 半導体装置の製造方法
JP2010021394A (ja) 半導体ウェーハの製造方法
TW200906541A (en) Substrate processing method
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP7106209B2 (ja) SiC基板の研磨方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2010214523A (ja) 研磨装置とそれを用いた半導体装置の製造方法
JP2007075948A (ja) 研磨板及びその製造方法ならびにラッピング装置及びラッピング方法
JPH0632905B2 (ja) ▲iii▼―v族化合物半導体ウエハ薄層化処理方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2013131644A (ja) サファイア基板の製造方法及びサファイア基板
JP2017162847A (ja) 基板の平坦化方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20140924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160107

R150 Certificate of patent or registration of utility model

Ref document number: 5869280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250