JP2013524502A - 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法 - Google Patents

半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法 Download PDF

Info

Publication number
JP2013524502A
JP2013524502A JP2013502484A JP2013502484A JP2013524502A JP 2013524502 A JP2013524502 A JP 2013524502A JP 2013502484 A JP2013502484 A JP 2013502484A JP 2013502484 A JP2013502484 A JP 2013502484A JP 2013524502 A JP2013524502 A JP 2013524502A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor layer
buffer layer
emitting device
pyramid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013502484A
Other languages
English (en)
Other versions
JP5512877B2 (ja
Inventor
アーン、ヒュン・ソ
ヤン、ミン
ハ、ホンジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSSOLUTION CO Ltd
Original Assignee
CSSOLUTION CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100029496A external-priority patent/KR101116904B1/ko
Priority claimed from KR1020100059632A external-priority patent/KR101134130B1/ko
Application filed by CSSOLUTION CO Ltd filed Critical CSSOLUTION CO Ltd
Publication of JP2013524502A publication Critical patent/JP2013524502A/ja
Application granted granted Critical
Publication of JP5512877B2 publication Critical patent/JP5512877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

発光素子は、半導体層、発光積層構造物及び発光積層構造物の一面に形成された複数の逆ピラミッド構造物を含む。逆ピラミッド構造物は、発光積層構造物と垂直な方向に延びるほど横断面積が減少する。逆ピラミッド構造物により、発光素子の製造が容易になる。
【選択図】図１ａ

Description

本発明は、半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法に関し、更に具体的には、結晶欠陥を減少させ、分離を容易にした半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法に関する。
従来の半導体発光素子は、サファイアのような絶縁性基板を用いて水平型素子又は垂直型素子に形成される。例えば、図６ａに従来の水平型半導体発光素子が示されており、図６ｂに従来の垂直型半導体発光素子が示されている。
水平型の半導体発光素子は、サファイア基板１上に順次形成されたバッファ層２、ｎ型窒化物半導体層３、活性層４及びｐ型窒化物半導体層５からなる。ｐ型電極６はｐ型窒化物半導体層５の上面に形成され、ｎ型電極７はｐ型窒化物半導体層と活性層の一部領域をエッチングなどの工程により除去し、露出したｎ型窒化物半導体層３上に形成される。しかしながら、図６ａの水平型発光素子は、発光面積が相対的に小さくなり、表面漏洩電流も増加して素子の発光性能を低下させるだけでなく、電流が通過する面積も相対的に小さく、抵抗が大きくなるため、素子の動作電圧が大きくなり、熱の発生によって素子の寿命を短縮させるという問題があった。
また、図６ｂの垂直型窒化物半導体発光素子は、基板でｐ型窒化物半導体層を形成する過程は水平型と同一であり、ｎ型電極７の形成前に発光素子から絶縁性基板を分離した後、ｎ型半導体層の下面にｎ型電極７を形成することにより製造される。このとき、絶縁性基板を分離するために、一般にレーザリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ−ｏｆｆ）方法を用いる。強いエネルギー源であるレーザビームを透明なサファイア基板の後面に照射すれば、バッファ層とサファイア基板との界面でレーザビームの吸収が強く発生し、これにより、９００℃以上の温度が瞬間的に発生する。その結果、界面の窒化物半導体が熱化学分解され、サファイア基板を分離させることができる。しかしながら、このようなレーザリフトオフ方法は、活性層を含む発光積層構造の熱的／機械的変形をもたらす。例えば、互いに異なる格子定数及び熱膨張係数によって、発光積層構造は窒化物半導体層と厚いサファイア基板との間に発生した機械的応力に耐えられなくなり、機械的／熱的な損傷を受けてしまう。
前述した通り、積層発光構造の薄膜が損傷すれば、多くの漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生するだけでなく、発光素子のチップ歩留まりが大きく低下し、発光素子の全体的な性能低下を誘発するようになる。
本発明は前記のような短所を解決するために導き出されたものであって、その目的は、分離工程により半導体基板に損傷を与えない半導体テンプレート基板を提供することにある。
本発明の他の目的は、優れた半導体発光素子を提供することにある。
本発明の更に他の目的は、優れた半導体発光素子を製造する方法を提供することにある。
本発明は、前記のような問題を解決するための方法に関連し、発光素子を形成する工程で、前記発光素子が基板から分離されるのに容易な分離層を利用する。前記分離層により本発明の一実施形態による発光素子は、逆ピラミッド構造物を含む。
本発明の一態様による発光素子は、半導体層、発光積層構造物及び逆ピラミッド構造物を含む。発光積層構造物は、前記半導体層の第１面上に形成され、前記逆ピラミッド構造物は、前記第１面の反対面である前記半導体層の第２面に形成され、前記第２面から垂直な方向へ延びるほど横断面積が減少する。
本発明の一態様は、発光素子の製造方法を提供する。基板上にバッファ層を形成する。前記バッファ層上に突出した複数のピラミッド構造物を形成する。前記ピラミッド構造物の上部から結晶成長を通じて前記バッファ層と離隔した半導体層を形成する。前記ピラミッド構造物は、前記バッファ層と前記半導体層とを連結する。前記半導体層上に発光積層構造物を形成する。前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面を分離して前記半導体層と前記バッファ層とを分離する。
本発明の一態様は、発光素子の製造方法を提供する。基板上にバッファ層を形成する。前記バッファ層を複数の個別の発光素子の領域に区分し、前記個別の発光素子の領域上に分離された個別の半導体層を形成する。前記個別の発光素子の領域に形成された前記個別の半導体層と前記個別の発光素子の領域に対応するバッファ層とは、複数の突起により連結される。前記個別の半導体層上に発光積層構造物を形成する。前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面とを分離して前記半導体層と前記バッファ層とを分離する。
本発明の一態様は、発光素子の製造方法を提供する。基板上にバッファ層を形成する。前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する。前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子領域を区分する壁開面を有する半導体層を形成する。前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層は離隔している。前記半導体層上に発光積層構造物を形成して個別の予備発光素子を形成する。前記ピラミッド構造物を切断して前記半導体層と前記バッファ層を分離する。前記壁開面を中心に前記個別の予備発光素子を分離する。
本発明の一態様は、発光素子の製造方法を提供する。基板上にバッファ層を形成する。前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する。前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域に該当し、それぞれ離隔している半導体層を形成する。前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層とは離隔している。前記それぞれの半導体層上に発光積層構造物を形成して個別の発光素子を形成する。前記ピラミッド構造物を切断してそれぞれの発光素子を形成する。
本発明の一態様は、半導体基板テンプレートを提供する。半導体基板テンプレートは、基板上に形成されたバッファ層、前記バッファ層上に形成された複数のピラミッド構造物、前記バッファ層と離隔し、前記複数のピラミッド構造物により前記バッファ層と連結されて前記バッファ層上に形成された半導体層を含む。
本発明の一態様は、半導体基板テンプレートを提供する。半導体基板テンプレートは基板上に形成され、複数の予備発光の領域に区分されるバッファ層、前記複数の予備発光の領域の個別の予備発光の領域から上部に突出した複数の突起、前記突起上に形成され、前記バッファ層と離隔し、前記個別の予備発光領域上に形成された個別の半導体層を含む。
本発明によれば、絶縁基板から半導体基板を簡単に分離できるため、半導体基板に損傷を与えず、性能が優れた発光素子を製造できるという効果を奏する。また、別途の追加工程を要さずに半導体基板の下面に凹凸パターンを形成できるため、製造工程が簡単になり得る。更に、１つの半導体基板から個別の発光素子を分離する工程でも半導体基板に損傷を与えないことが可能である。
本発明の一実施形態による発光素子の製造方法を示す図である。 本発明の一実施形態による発光素子の製造方法を示す図である。 本発明の他の実施形態による発光素子の製造方法を説明するための図である。 本発明の他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 本発明の更に他の実施形態による発光素子の製造方法を説明するための図である。 電極形成用ジグを概略的に示す図である。 一実施形態によって製造される発光素子の中間生成物を示す図である。 一実施形態によって製造される発光素子の中間生成物を示す図である。 一実施形態によって製造される発光素子の中間生成物を示す図である。 従来の水平型発光素子及び垂直型発光素子を概略的に示す図である。 従来の水平型発光素子及び垂直型発光素子を概略的に示す図である。
以下では、添付の図面を参照して本発明の属する技術分野において通常の知識を有する者が容易に実施できるように本発明を詳細に説明する。
まず、図１ａ及び図１ｂを参照して、本発明の実施形態による半導体結晶の製造方法を説明する。例えば、本実施形態は、サファイア基板を用いてｎ型ＧａＮ結晶を成長させることに対する実施例である。しかしながら、基板及びバッファ層、半導体層、発光積層構造物に用いられる材料は、このような実施形態により制限されない。
段階Ｓ１１０で、絶縁性の基板１０上にバッファ層２０を形成し、バッファ層２０上に複数の露出パターン３９を有するマスク層３０を形成する。図１ａには、露出パターン３９が円形で示されているが、露出パターン３９は、四角形、三角形、六角形など多角形であってもよく、その配列も多様であり得る。
基板１０は、サファイア基板又は、シリコン、ＧａＡｓ、ＩｎＰ、ＳｉＣを含む基板など多様な材料からなるグループの中から選択され得る。
本発明の一実施形態において、バッファ層２０は、ＧａＮ結晶を成長させて形成することができる。例えば、ｎ型ＧａＮ結晶をＨＶＰＥ結晶成長装置を用いて厚さ２〜５μｍに成長させて形成する。その他に、バッファ層はＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）層又はＡｌ２Ｏ３、ＡｌＮ又はＺｎＯを含むことができる。
マスク層３０の材料としては、ＳｉＯ２やＳｉ３Ｎ４、Ｃｒ又はＡｕ又はＴｉ又はＮｉなどのような金属を用いることができる。例えば、ＰＥＣＶＤを用いてＳｉＯ２やＳｉ３Ｎ４をバッファ層２０上に５００〜５０００Å程度の厚さに蒸着した後、フォトリソグラフィ工程で露出パターン３９を形成してバッファ層２０の一部が露出するようにする。
その他に、ＳｉＯ２やＳｉ３Ｎ４を５００〜５０００Å蒸着させて露出パターンを形成したり、又はＣｒ若しくはＡｕ若しくはＴｉ若しくはＮｉなどのような金属（ｍｅｔａｌ）を露出パターン形状に蒸着することができる。例えば、リフトオフ方式を用いてマスク層３０を形成できる。バッファ層２０上にフォトレジストを塗布し、露光工程を行う。その後、現像工程を行ってフォトレジストパターンを形成する。これにより、所望のパターン形状のバッファ層２０が露出し、それ以外の部分は、フォトレジストパターンにより覆われている。バッファ層２０上に形成されたフォトレジストパターン上に予備マスク層（図示せず）を形成する。そして、前記フォトレジストパターン及び前記フォトレジストパターン上に形成された予備マスク層を除去する。これにより、バッファ層２０上に所望のパターンを有するマスク層３０が形成されることができる。
本発明の一実施形態において、露出パターン３９が円形である場合、露出パターン３９の直径は略０．５−５μｍであり、隣接する露出パターン３９の間隔は０．５〜１０μｍである。
段階Ｓ１２０で、露出パターン３９により露出したバッファ層２０から結晶を成長させる。例えば、ＨＶＰＥ結晶成長装置を用いてｎ型ＧａＮ結晶を選択的に成長させれば、マスク層３０の露出パターン３９の内部からピラミッド構造４０が形成される。ピラミッド構造４０とは、上部へ近づくほど断面積が狭くなる形状を意味する。例えば、ピラミッド構造物４０は、円錐又は六角錐（多角錐）構造であり得る。例えば、ＧａＮの基本結晶構造がウルツ鉱（ｗｕｒｔｚｉｔｅ）構造であるため、露出パターン３９により露出したバッファ層２０から錐形状を有するように成長させれば、六角錐構造が形成され得る。このとき、ピラミッド構造物４０の下面の直径は、露出パターン３９と略同一であるか、やや大きく、露出パターン３９の直径が０．５〜５μｍであるとき、ピラミッド構造物４０の高さは、露出パターン３９の直径の略１〜１．５倍である０．５〜７．５μｍ程度に形成されることができる。ピラミッド構造物４０の下面は、過成長（ｏｖｅｒｇｒｏｗｔｈ）して露出パターン３９よりも広くなる。ピラミッド構造物４０は、マスク層３０上に突出する。ピラミッド構造物４０は、六角錐構造で形成されることができる。
本発明の一実施形態において、ＨＶＰＥの結晶成長条件の一例は、以下の通りである。Ｇａの原料としてはＧａメタルを用い、Ｎの原料としてはアンモニア（ＮＨ３）を用い、ｎ型ＧａＮを形成するために、Ｔｅ又はＳｉをＧａ溶液に合成する。露出パターン３９が形成された基板を反応管内に装着し、１０００〜１１００℃でＧａＮ結晶を成長させてｎ型ＧａＮの六角錐構造を形成する。
本発明の他の実施形態によれば、ピラミッド構造４０の組成は、ＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）であり得る。ピラミッド構造４０を成長させる際に用いるソースに変化を与え、バッファ層３０の組成とピラミッド構造４０の組成を同一に形成してもよく、異なるように形成してもよい。例えば、バッファ層２０であるＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）層を得るためには、バッファ層２０の形成に用いられるＧａ溶液に入れるＡｌの量をＧａ １ｇに対して０ｇから数〜数百ｍｇを調節して組成ｘが０のＧａＮから組成ｘが１のＡｌＮまで得られる。また、ピラミッド構造４０の形成に用いられるＧａ溶液に入れるＡｌの量をＧａ １ｇに対して０ｇから数〜数百ｍｇを調節して組成ｘが０のＧａＮから組成ｘが１のＡｌＮまで得られる。このように、バッファ層２０の組成とピラミッド構造４０の組成は、ソースの変化により調節される。即ち、バッファ層２０の組成とピラミッド構造４０の組成を同一に形成してもよく、異なるように形成してもよい。
図５ａは、本発明の実施形態によってピラミッド構造物４０が形成された状態のＳＥＭ写真である。
ピラミッド構造物４０を形成した後、段階Ｓ１３０で、半導体層５０を形成する。本発明の一実施形態において、半導体層５０は、ＨＶＰＥ結晶成長装置を用いて形成されることができる。例えば、ピラミッド構造物４０の側面で成長した成長層が結合して半導体層５０が形成され得る。即ち、マスク層３０ではバッファ層２０から結晶が成長し難く、露出したピラミッド構造物４０の傾斜した側面にＧａＮ結晶が成長し始めて隣接する半導体層５０で成長する結晶層が互いにくっつくようになり、半導体層５０を形成する。
本発明の一実施形態において、半導体層５０の高さは、ピラミッド構造物４０が半導体層５０の厚さを支えられる厚さを有するようにすることが好ましい。例えば、半導体層５０の高さは、１μｍ〜１００μｍであり得る。
本発明の一実施形態において、ピラミッド構造物４０の組成は、ＧａＮ又はＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）であり得る。成長方法においてピラミッド構造物４０を成長するソースと半導体層５０を成長するソースとを互いに異なるようにすれば、組成の異なる層が得られる。例えば、ピラミッド構造４０を形成するために、Ｇａソースとアンモニアを反応させ、半導体層５０を形成するために、ＧａソースとＡｌソース、そしてアンモニアを反応させる。これにより、ピラミッド構造物４０はＧａＮが形成され、半導体層５０はＡｌＧａＮが形成される。反応中において、Ａｌの量を調節すれば、ＡｌＧａＮ層のＡｌの組成を調節できる。このような、ピラミッド構造４０の組成は一例に過ぎず、ユーザがピラミッド構造４０の形成に用いるソースに変化を与え、他の組成を有するピラミッド構造４０を形成することも可能である。
本発明の一実施形態において、半導体層５０は上面が平らな（ｆｌａｔ）平坦化層であり得る。例えば、ピラミッド構造物４０の略１／２の高さからピラミッド構造物４０の傾斜した側面に結晶が成長し始めて隣接するピラミッド構造物４０で成長する結晶が互いにくっつくようになり、その後、領域全体が平坦になるまで成長を維持させて半導体層５０を形成できる。半導体層５０の下面は、ピラミッド構造物４０の１／３の高さまで至るように形成されることができる。しかしながら、このような高さで本発明の思想が限定されることはない。
半導体層５０と、ピラミッド構造４０及びマスク層３０で取り囲まれる空いた空間部分が形成される。これにより、半導体層５０の下面とマスク層３０との間に分離層９０になる。
図５ｂは、本発明の実施形態によってピラミッド構造物４０と半導体層５０が形成された状態の側面ＳＥＭ写真であって、ピラミッド構造物４０隣の空き空間を確認できる。
次に、段階Ｓ１４０で、前記半導体層５０上に発光積層構造物６０を形成する。例えば、ｎ型ＡｌＧａＮクラッド層、ＡｌＧａＮ活性層、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮキャップ層などを形成して発光積層構造物を形成できる。本発明の一実施形態において、ＨＶＰＥ結晶成長方法を用いて発光積層構造物６０を形成できる。例えば、ｎ型ＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）を含むクラッド層、ＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）を含む活性層、ｐ型ＡｌｘＧａ（１−ｘ）Ｎ（０＜ｘ＜１）を含むクラッド層、ｐ型ＧａＮキャップ層を順次形成して発光積層構造物を形成できる。発光積層構造物６０の各層に用いられる材料との積層順序は、所望の発光波長の範囲や光出力又は発光素子の種類によって適切に変更され得る。
バッファ層２０、半導体層５０及び発光積層構造６０が何れもＨＶＰＥ方式で形成され得るので、バッファ層２０、半導体層５０及び発光積層構造物６０は、順次形成できる。例えば、バッファ層２０、半導体層５０及び発光積層構造物６０は、イン・サイチュ（ｉｎ−ｓｉｔｕ）工程で形成され得る。
段階Ｓ１５０で、基板１０、バッファ層２０及びマスク層３０を発光積層構造物６０と分離させる。分離された表面には、不規則な凹凸が形成され得る。基板１０などの分離は、超音波又は物理的振動、衝撃の印加によって実行され得る。例えば、発光積層構造物６０が形成された基板１０をアセトン又はメタノール又は蒸留水のような溶液に入れて超音波を加えれば、半導体層５０とバッファ層２０がピラミッド構造物４０により連結されている分離層９０で、ピラミッド構造物４０が切断されることにより、分離が起きる。又は、ピラミッドの一番下の部分が基板から離れて分離が起きる。その他に、簡単な衝撃を印加することによって、ピラミッド構造物４０を切断することもできる。これにより、半導体層５０の下面５１に逆ピラミッド構造物が形成される。逆ピラミッド構造物とは、半導体層５０の下面から遠くなるほど横断面積が増加する構造物を意味する。即ち、半導体層５０に形成される逆ピラミッド構造物は、発光素子と前記発光素子の形成のための基板１０との分離を容易にする構造物である。
その他に、レーザビームを照射して分離を行っても、このような分離は、従来のレーザリフトオフ方法に比べて、相対的に結合力が弱い分離層９０のピラミッド構造物４０にレーザビームを照射して分離するものである、よって、レーザビームによる熱的、機械的損傷がピラミッド下部部分の狭い領域にのみ加えられるので、基板分離時の発光積層構造物６０に損傷を与えることなく、基板１０の分離が可能である。
また、その他に、基板１０及び／又はバッファ層２０にストレーンを加えてピラミッド構造物４０にストレスを発生させ、ピラミッド構造物４０を切断できる。
分離層９０があるため、発光素子の基板１０からの分離が容易であり、複雑な工程が省略され、基板１０から発光素子を分離する場合、発光素子の半導体層５０に損傷を発生させないため、品質の良い発光素子を製造できる。
図５ｃは、分離された発光積層構造の下面のＳＥＭ写真であって、ピラミッド構造物４０が切断されることにより形成された凹凸パターンを確認できる。
次に、段階Ｓ１６０で、発光積層構造物６０の上部にｐ型電極７１を形成し、分離された半導体層５０の下面５１にｎ型電極７２を形成して発光素子を形成する。ｎ型電極７２は、前記逆ピラミッド構造物上に形成されてもよく、半導体層５０の下面５１に形成されてもよい。また、それぞれの電極７１、７２は、設計によって別途の中間層を形成した後に完成することもできる。このとき、半導体層５０の下面５１は、ピラミッド構造物４０の切断によって逆ピラミッド構造物が形成されることができる。また、ピラミッドの下が基板から離れているので、別途のパターン工程がなくても半導体層５０の下面５１に突起パターンが形成されるという効果があり得る。
設計によって、ｐ型電極７１は、発光積層構造物６０の形成（Ｓ１４０）後、分離段階Ｓ１５０の前に直ちに形成しても構わない。
また、Ｓ１４０段階によって基板１０との分離工程以前の構造である半導体層５０まで形成された基板１０を半導体テンプレート基板として用いることができる。前記半導体テンプレート基板上に多様な電子素子構造などを形成した後、分離層を分離して多様な垂直型の半導体素子を製作することも本発明の１つになり得ることも当然である。
次に、図２ａ及び２ｂを参照して、本発明の他の実施形態による発光素子の製造方法を説明する。第２の実施形態は、第１の実施形態と類似するが、分離層の領域を結合力の異なる領域にを形成して発光素子を製造する方法に関するものである。従って、マスク層３０を形成するとき、図２ａのように相対的に結合力が大きい第１領域３１と、相対的に結合力が小さい領域３２とに分けて露出パターンの直径と間隔を異なるように形成する。即ち、相対的に結合力が大きい第１領域３１は、結合力が小さい第２領域３２に比べて、露出パターンの直径と間隔が更に小さくなっている。例えば、第１領域３１の露出パターンの直径と間隔を１μｍにし、第２領域３２の露出パターンの直径と間隔を３μｍ程度にすることができる。
このような場合、図２ｂのように、ピラミッド構造４０を形成するとき、第１領域３１で形成されるピラミッド構造物４０は、第２領域３２のピラミッド構造物４０よりも傾斜度が急峻であり、六角錐同士で更に密着しているため、相対的に空き空間が少なくなる。従って、マスク層３０と半導体層５０との間の分離層９０は、相対的に結合力の小さい第１分離部９１と相対的に結合力の大きい第２分離部９２とに分けて形成される。
基板に多数の発光素子を形成する場合に、半導体層５０形成後の工程などで発生し得る物理的な力によって相対的に結合力の小さい第２分離部が分離されても、相対的に結合力の大きい第１分離部９１によって発光積層構造物が支持されるようにする。従って、第２の実施形態の場合は、分離層９０の分離前にｐ型電極をまず形成する場合に有用である。
次に、図３ａ〜図３ｄを参照して、本発明の更に他の実施形態による発光素子の製造方法を説明する。前記で説明した発光素子の製造方法は、１つの発光素子を製造する方法を中心に説明したが、本実施形態の発光素子の製造方法は、１つの基板上に多数の発光素子を形成し、これを基板から容易に分離するだけでなく、多数の発光素子を互いに容易に分離できる発光素子の製造方法に関するものである。よって、図１と類似の製造方法については、その詳細な説明を省略する。
まず、図１を参照して説明したように、基板１０上にバッファ層２０を形成し、バッファ層２０上に、図３ａに示すようなマスク層３０を形成する。マスク層３０は、多数の発光チップ領域Ａを有している。図３ａでは説明の便宜上、それぞれの発光チップ領域Ａを四角形で示したが、発光チップ領域Ａは、四角形に限定されるものではなく、円形又は六角形など多様な設計によって形成できる。それぞれの発光チップ領域Ａは、所定のチップ間隔ｄだけ離隔している。
マスク層３０のそれぞれの発光チップ領域内には、複数の露出パターン３９が形成されている。
例えば、本発明の一実施形態において、マスク層３０を形成した後、図３ｂのように、ＨＶＰＥ方式を用いてバッファ層２０から結晶を選択的に成長させて複数のピラミッド構造物４０を形成し、次いで半導体層５０を形成する。このとき、半導体層５０をそれぞれの個別の発光積層構造物に区分する壁開面５５が形成されることができる。壁開面５５の深さは、チップ間隔ｄ、工程の条件などを通じてユーザの所望する深さに調節され得る。
また、本発明の一実施形態において、形成される発光積層構造物６０の高さをｈとするとき、高さｈとチップ間隔ｄとの比率を調節することにより、壁開面５５の深さが調節されることもできる。例えば、チップ間隔ｄが高さｈの０．４〜０．６倍よりも小さくなるように調節して、図３ｃに示すように、半導体チップ５０の一部のみ連結され、発光積層構造物６０はそれぞれ分離された構造物を形成できる。
半導体層５０の形成が完了すれば、図３ｃのように、半導体層５０上に発光積層構造物６０を形成する。このとき、発光積層構造物６０は、半導体層５０の壁開面５１によりそれぞれの発光チップ領域に区分されて形成される。
図３ｃのように発光積層構造物まで形成された後は、それぞれの発光素子を垂直及び水平方向に分離する。前記分離工程は、多様な順序で実行され得る。例えば、図３ｄのように分離層９０を中心に超音波、振動、衝撃などを加えて垂直方向に基板などをまず分離し、次に、それぞれの発光素子を水平方向に分離できる。水平方向の分離は、物理的衝撃、加圧などの多様な方法で実行され得、例えば素子上にフィルムを貼り付けた後、ローラで圧着してそれぞれの発光素子を分離できる。その他に、適切な振動又は圧力を加えて垂直方向の分離と水平方向の分離を同時に行うこともできる。
次に、発光積層構造物６０の上部にｐ型電極（図示せず）を形成し、分離された半導体層５０の下面にｎ型電極（図示せず）を形成して発光素子を完成する。それぞれの電極は、設計によって別途の中間層を形成した後に完成してもよい。場合によって、ｐ型電極（図示せず）は垂直分離段階の前又は後、水平分離段階の後のうち、適切な時期に形成できる。また、ｎ型電極（図示せず）は、水平分離段階の前又は後に形成できる。
ｐ型電極（図示せず）とｎ型電極（図示せず）をそれぞれの発光チップに分離した後に形成する場合は、図４のような電極形成用ジグ２００を用いることができる。ジグ２００は、多数の発光チップをそれぞれ収容できる適切な大きさのチップ容器部２１０をマトリックス状で備える。チップ選別器によりチップを選別してジグ２００のそれぞれのチップ容器部２１０に入れた後、電極を形成する。
図３ｅ〜図３ｇを参照すれば、本発明の他の実施形態において、マスク層３０を形成した後、バッファ層２０から結晶を選択的に成長させて複数のピラミッド構造物４０を形成し、次いで半導体層５０を形成する。このとき、図３ｅに示すように、半導体層５０は、個別の発光素子単位で互いに分離されて形成されることができる。例えば、チップ間隔ｄが高さｈの０．４〜０．６倍よりも大きくなるように調節して個別に分離された半導体層５０及び個別の発光素子構造物６０を形成できる。即ち、図３ｆに示すように、それぞれの半導体層５０上に発光素子構造物６０を形成し、図３ｇに示すように、分離して個別の発光素子構造物６０が得られる。その後、発光積層構造物６０の上部にｐ型電極（図示せず）を形成し、分離された半導体層５０の下面にｎ型電極（図示せず）を形成して発光素子を完成する。
本発明の発光素子は、半導体層のピラミッド構造上に半導体層を形成した後に発光積層構造物を形成することによって、結晶欠陥密度が減少し、基板依存性を最小限に抑えられる。
また、本発明は、垂直型発光素子の製造時に高価な伝導性金属基板を用いる必要がないだけでなく、絶縁性基板を用いる際に必須のレーザリフトオフ工程が不要とあり、簡単に基板を分離できるため、有用である。従って、垂直型発光素子の生産工程が簡単になり、生産コストも大幅に下げられる。
更に、本発明による実施形態では、発光チップ領域のチップ間隔と発光積層構造物の高さを調節して発光チップ領域の六角錐構造を形成して平坦化窒化物半導体層を形成するので、垂直分離だけでなく、発光チップ間の水平分離も容易にできるようにし、生産工程を単純化させることができる。
本発明の発光素子の製造方法によれば、平坦化窒化物半導体層の下面が、六角錐構造が一部切り取られた形状の凹凸パターンが形成されることで、追加の工程なしに光放出効率が最大化され得る発光素子を提供できる。
以上で本願発明の技術的特徴を特定の実施形態を中心に説明したが、本願発明の属する技術分野において通常の知識を有する者であれば、本発明による技術的思想の範囲内でも多様な変形及び修正を加えられることは自明である。
ｐ型電極（図示せず）とｎ型電極（図示せず）をそれぞれの発光チップに分離した後に形成する場合は、図４のような電極形成用ジグ２００を用いることができる。ジグ２００は、多数の発光チップ１００をそれぞれ収容できる適切な大きさのチップ容器部２１０をマトリックス状で備える。チップ選別器によりチップ１００を選別してジグ２００のそれぞれのチップ容器部２１０に入れた後、電極を形成する。
以上で本願発明の技術的特徴を特定の実施形態を中心に説明したが、本願発明の属する技術分野において通常の知識を有する者であれば、本発明による技術的思想の範囲内でも多様な変形及び修正を加えられることは自明である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］発光素子であって、半導体層と、前記半導体層の第１面上に形成された発光積層構造物と、前記第１面の反対面である前記半導体層の第２面に形成され、前記第２面から垂直な方向へ延びるほど断面積が減少する複数の逆ピラミッド構造物とを含む発光素子。
［２］前記逆ピラミッド構造物の断面は、円形又は多角形を含むことを特徴とする［１］に記載の発光素子。
［３］前記逆ピラミッド構造物の直径は０．５−５μｍであり、逆ピラミッド構造物の間隔は０．５〜１０μｍであることを特徴とする［２］に記載の発光素子。
［４］前記半導体層は窒化物を含み、前記逆ピラミッド構造物の横断面は、前記第２面に平行であることを特徴とする［３］に記載の発光素子。
［５］前記逆ピラミッド構造物と前記半導体層は、窒化物を含むことを特徴とする［３］に記載の発光素子。
［６］前記半導体層は、基板から分離された半導体層であり、前記逆ピラミッド構造物は、前記基板と前記半導体層の分離を容易にすることを特徴とする［５］に記載の発光素子。
［７］前記逆ピラミッド構造物は、第１傾斜を有する第１逆ピラミッド構造物及び前記第１傾斜と異なる傾斜を有する第２逆ピラミッド構造物を含むことを特徴とする［１］に記載の発光素子。
［８］前記第１逆ピラミッド構造物の断面積は、前記第２逆ピラミッド構造物の断面積よりも大きいことを特徴とする［２］に記載の発光素子。
［９］発光素子であって、半導体層と、前記半導体層の第１面上に形成された発光積層構造物と、前記第１面の反対面である前記半導体層の第２面に形成された高さが異なる複数の凹凸とを含む発光素子。
［１０］［１］〜［９］の発光素子を含む照明装置。
［１１］発光素子を製造する方法であって、基板上にバッファ層を形成する段階と、前記バッファ層上に突出した複数のピラミッド構造物を形成する段階と、前記ピラミッド構造物の上部から結晶成長を通じて前記バッファ層と離隔した半導体層を形成し、前記ピラミッド構造物は、前記バッファ層と前記半導体層を連結している、段階と、前記半導体層上に発光積層構造物を形成する段階と、前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面とを分離して前記半導体層と前記バッファ層とを分離する段階とを含む発光素子の製造方法。
［１２］前記バッファ層上に突出した複数のピラミッド構造物を形成する段階は、前記バッファ層の一部を結晶成長させて複数のピラミッド構造物を形成する段階を含むことを特徴とする［１１］に記載の発光素子の製造方法。
［１３］前記バッファ層の一部を結晶成長させる段階は、前記バッファ層上に露出パターンを有するマスク層を形成させる段階と、前記露出パターンにより露出する前記バッファ層の一部を結晶成長させる段階とを含むことを特徴とする［１２］に記載の発光素子の製造方法。
［１４］前記半導体層及び前記発光積層構造物は、窒化物を含む物質を用いて形成され、前記半導体層を形成する段階及び前記発光積層構造物を形成する段階は、順次行われることを特徴とする［１２］に記載の発光素子の製造方法。
［１５］前記半導体層と前記バッファ層を分離する段階は、前記ピラミッド構造物の一部を前記半導体層に残留させる段階を含むことを特徴とする［１２］に記載の発光素子の製造方法。
［１６］前記半導体層と前記バッファ層とを分離する段階の後に、前記発光積層構造物の第１面に第１電極を形成し、前記ピラミッド構造物の一部が残留する前記半導体層の第２面に第２電極を形成する段階を更に含むことを特徴とする［１５］に記載の発光素子の製造方法。
［１７］前記半導体層と前記バッファ層とを分離する段階の前に、前記発光積層構造物の第１面に第１電極を形成する段階を含むことを特徴とする［１４］に記載の発光素子の製造方法。
［１８］前記ピラミッド構造物を切断して前記半導体層と前記バッファ層とを分離する段階は、物理的衝撃を利用することを特徴とする［１５］に記載の発光素子の製造方法。
［１９］前記半導体層と前記バッファ層とを分離する段階は、前記基板にストレーンを加える段階を含むことを特徴とする［１５］に記載の発光素子の製造方法。
［２０］発光素子の製造方法であって、基板上にバッファ層を形成する段階と、前記バッファ層を複数の個別の発光素子の領域に区分し、前記個別の発光素子の領域上に分離された個別の半導体層を形成し、前記個別の発光素子の領域に形成された前記個別の半導体層と前記個別の発光素子の領域に対応するバッファ層とは、複数の突起により連結されている段階と、前記個別の半導体層上に発光積層構造物を形成する段階と、前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面とを分離して前記半導体層と前記バッファ層とを分離する段階とを含む発光素子の製造方法。
［２１］前記バッファ層を複数の個別の発光素子の領域に区分し、前記個別の発光素子の領域上に分離された個別の半導体層を形成する段階は、前記複数の個別の発光素子の領域に該当する前記バッファ層を結晶成長させて前記複数の突起を形成する段階と、前記複数の突起上部を結晶成長させて前記個別の半導体層を形成する段階とを含むことを特徴とする［２０］に記載の発光素子の製造方法。
［２２］前記突起は、前記バッファ層から前記半導体層へ近づくほど断面積が狭くなるピラミッド構造物であり、前記突起を切断して前記個別の半導体層を前記バッファ層から分離する段階は、物理的な衝撃を加える段階を含むことを特徴とする［２１］に記載の発光素子の製造方法。
［２３］前記半導体層と前記バッファ層を分離する段階は、前記切断された突起の一部を前記半導体層に残留させる段階を含むことを特徴とする［２０］に記載の発光素子の製造方法。
［２４］前記半導体層と前記バッファ層とを分離する段階の後に、前記発光積層構造物の第１面に第１電極を形成し、前記突起の一部が残留する前記半導体層の第２面に第２電極を形成する段階を更に含むことを特徴とする［２３］に記載の発光素子の製造方法。
［２５］前記半導体層と前記バッファ層とを分離する段階の前に、前記発光積層構造物の第１面に第１電極を形成する段階を含むことを特徴とする［２３］に記載の発光素子の製造方法。
［２６］発光素子の製造方法であって、基板上にバッファ層を形成する段階と、前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域を区分する壁開面を有する半導体層を形成し、前記半導体層と前記バッファ層は、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層は離隔している段階と、前記半導体層上に発光積層構造物を形成して個別の予備発光素子を形成する段階と、前記ピラミッド構造物を切断して前記半導体層と前記バッファ層とを分離する段階と、前記壁開面を中心に前記個別の予備発光素子を分離する段階とを含む発光素子の製造方法。
［２７］前記ピラミッド構造物を切断して前記半導体層及び前記バッファ層を分離する段階は、前記ピラミッド構造物を切断し、前記半導体層の一面に前記ピラミッド構造物の一部を残留させる段階を含むことを特徴とする［２６］に記載の発光素子の製造方法。
［２８］前記ピラミッド構造物を切断して前記半導体層と前記バッファ層を分離する段階と前記壁開面を中心に前記個別の予備発光素子を分離する段階は、同時に行われることを特徴とする［２６］に記載の発光素子の製造方法。
［２９］前記ピラミッド構造物の間隔を調節して前記壁開面の深さを調節する段階を含むことを特徴とする［２６］に記載の発光素子の製造方法。
［３０］前記複数の発光素子の領域間の間隔は、前記発光積層構造物の高さの０．４倍〜０．６倍よりも小さいことを特徴とする［２６］に記載の発光素子の製造方法。
［３１］発光素子の製造方法であって、基板上にバッファ層を形成する段階と、前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域に該当し、互いに離隔している半導体層を形成し、前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層とは離隔している段階と、前記それぞれの半導体層上に発光積層構造物を形成して個別の発光素子を形成する段階と、前記ピラミッド構造物を切断してそれぞれの発光素子を形成する段階とを含む発光素子の製造方法。
［３２］前記複数の発光素子領の域間の間隔は、前記発光積層構造物の高さの０．４倍〜０．６倍よりも大きいことを特徴とする［３１］に記載の発光素子の製造方法。
［３３］半導体基板テンプレートであって、基板上に形成されたバッファ層と、前記バッファ層上に形成された複数のピラミッド構造物と、前記バッファ層と離隔し、前記複数のピラミッド構造物により前記バッファ層と連結されて前記バッファ層上に形成された半導体層とを含む半導体基板テンプレート。
［３４］半導体基板テンプレートであって、基板上に形成され、複数の予備発光の領域に区分されるバッファ層と、前記複数の予備発光の領域の個別の予備発光の領域から上部に突出した複数の突起と、前記突起上に形成され、前記バッファ層と離隔し、前記個別の予備発光の領域上に形成された個別の半導体層とを含む半導体基板テンプレート。
［３５］前記突起は、前記バッファ層から上部へ近づくほど断面積が減少するピラミッド構造物を含むことを特徴とする［３４］に記載の半導体基板テンプレート。
［３６］発光素子を製造する方法であって、基板上にバッファ層を形成する段階と、前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域に該当するそれぞれの半導体層を形成し、前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層とは離隔している段階と、前記それぞれの半導体層上に発光積層構造物を形成し、前記それぞれの発光素子の領域間の間隔に対する前記発光積層構造物の高さの比を調節して個別の発光素子を形成する段階と、前記ピラミッド構造物を切断してそれぞれの発光素子を形成する段階とを含む発光素子の製造方法。

Claims (36)

  1. 発光素子であって、
    半導体層と、
    前記半導体層の第１面上に形成された発光積層構造物と、
    前記第１面の反対面である前記半導体層の第２面に形成され、前記第２面から垂直な方向へ延びるほど断面積が減少する複数の逆ピラミッド構造物と
    を含む発光素子。
  2. 前記逆ピラミッド構造物の断面は、円形又は多角形を含むことを特徴とする請求項１に記載の発光素子。
  3. 前記逆ピラミッド構造物の直径は０．５−５μｍであり、逆ピラミッド構造物の間隔は０．５〜１０μｍであることを特徴とする請求項２に記載の発光素子。
  4. 前記半導体層は窒化物を含み、前記逆ピラミッド構造物の横断面は、前記第２面に平行であることを特徴とする請求項３に記載の発光素子。
  5. 前記逆ピラミッド構造物と前記半導体層は、窒化物を含むことを特徴とする請求項３に記載の発光素子
  6. 前記半導体層は、基板から分離された半導体層であり、前記逆ピラミッド構造物は、前記基板と前記半導体層の分離を容易にすることを特徴とする請求項５に記載の発光素子。
  7. 前記逆ピラミッド構造物は、第１傾斜を有する第１逆ピラミッド構造物及び前記第１傾斜と異なる傾斜を有する第２逆ピラミッド構造物を含むことを特徴とする請求項１に記載の発光素子。
  8. 前記第１逆ピラミッド構造物の断面積は、前記第２逆ピラミッド構造物の断面積よりも大きいことを特徴とする請求項２に記載の発光素子。
  9. 発光素子であって、
    半導体層と、
    前記半導体層の第１面上に形成された発光積層構造物と、
    前記第１面の反対面である前記半導体層の第２面に形成された高さが異なる複数の凹凸と
    を含む発光素子。
  10. 請求項１〜９の発光素子を含む照明装置。
  11. 発光素子を製造する方法であって、
    基板上にバッファ層を形成する段階と、
    前記バッファ層上に突出した複数のピラミッド構造物を形成する段階と、
    前記ピラミッド構造物の上部から結晶成長を通じて前記バッファ層と離隔した半導体層を形成し、前記ピラミッド構造物は、前記バッファ層と前記半導体層を連結している、段階と、
    前記半導体層上に発光積層構造物を形成する段階と、
    前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面とを分離して前記半導体層と前記バッファ層とを分離する段階と
    を含む発光素子の製造方法。
  12. 前記バッファ層上に突出した複数のピラミッド構造物を形成する段階は、
    前記バッファ層の一部を結晶成長させて複数のピラミッド構造物を形成する段階を含むことを特徴とする請求項１１に記載の発光素子の製造方法。
  13. 前記バッファ層の一部を結晶成長させる段階は、
    前記バッファ層上に露出パターンを有するマスク層を形成させる段階と、
    前記露出パターンにより露出する前記バッファ層の一部を結晶成長させる段階と
    を含むことを特徴とする請求項１２に記載の発光素子の製造方法。
  14. 前記半導体層及び前記発光積層構造物は、窒化物を含む物質を用いて形成され、前記半導体層を形成する段階及び前記発光積層構造物を形成する段階は、順次行われることを特徴とする請求項１２に記載の発光素子の製造方法。
  15. 前記半導体層と前記バッファ層を分離する段階は、
    前記ピラミッド構造物の一部を前記半導体層に残留させる段階を含むことを特徴とする請求項１２に記載の発光素子の製造方法。
  16. 前記半導体層と前記バッファ層とを分離する段階の後に、
    前記発光積層構造物の第１面に第１電極を形成し、前記ピラミッド構造物の一部が残留する前記半導体層の第２面に第２電極を形成する段階を更に含むことを特徴とする請求項１５に記載の発光素子の製造方法。
  17. 前記半導体層と前記バッファ層とを分離する段階の前に、
    前記発光積層構造物の第１面に第１電極を形成する段階を含むことを特徴とする請求項１４に記載の発光素子の製造方法。
  18. 前記ピラミッド構造物を切断して前記半導体層と前記バッファ層とを分離する段階は、物理的衝撃を利用することを特徴とする請求項１５に記載の発光素子の製造方法。
  19. 前記半導体層と前記バッファ層とを分離する段階は、前記基板にストレーンを加える段階を含むことを特徴とする請求項１５に記載の発光素子の製造方法。
  20. 発光素子の製造方法であって、
    基板上にバッファ層を形成する段階と、
    前記バッファ層を複数の個別の発光素子の領域に区分し、前記個別の発光素子の領域上に分離された個別の半導体層を形成し、前記個別の発光素子の領域に形成された前記個別の半導体層と前記個別の発光素子の領域に対応するバッファ層とは、複数の突起により連結されている段階と、
    前記個別の半導体層上に発光積層構造物を形成する段階と、
    前記ピラミッド構造物を切断したり、又は前記ピラミッド構造物と前記バッファ層と接する面とを分離して前記半導体層と前記バッファ層とを分離する段階と
    を含む発光素子の製造方法。
  21. 前記バッファ層を複数の個別の発光素子の領域に区分し、前記個別の発光素子の領域上に分離された個別の半導体層を形成する段階は、
    前記複数の個別の発光素子の領域に該当する前記バッファ層を結晶成長させて前記複数の突起を形成する段階と、
    前記複数の突起上部を結晶成長させて前記個別の半導体層を形成する段階と
    を含むことを特徴とする請求項２０に記載の発光素子の製造方法。
  22. 前記突起は、前記バッファ層から前記半導体層へ近づくほど断面積が狭くなるピラミッド構造物であり、
    前記突起を切断して前記個別の半導体層を前記バッファ層から分離する段階は、物理的な衝撃を加える段階を含むことを特徴とする請求項２１に記載の発光素子の製造方法。
  23. 前記半導体層と前記バッファ層を分離する段階は、
    前記切断された突起の一部を前記半導体層に残留させる段階を含むことを特徴とする請求項２０に記載の発光素子の製造方法。
  24. 前記半導体層と前記バッファ層とを分離する段階の後に、
    前記発光積層構造物の第１面に第１電極を形成し、前記突起の一部が残留する前記半導体層の第２面に第２電極を形成する段階を更に含むことを特徴とする請求項２３に記載の発光素子の製造方法。
  25. 前記半導体層と前記バッファ層とを分離する段階の前に、
    前記発光積層構造物の第１面に第１電極を形成する段階を含むことを特徴とする請求項２３に記載の発光素子の製造方法。
  26. 発光素子の製造方法であって、
    基板上にバッファ層を形成する段階と、
    前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、
    前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域を区分する壁開面を有する半導体層を形成し、前記半導体層と前記バッファ層は、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層は離隔している段階と、
    前記半導体層上に発光積層構造物を形成して個別の予備発光素子を形成する段階と、
    前記ピラミッド構造物を切断して前記半導体層と前記バッファ層とを分離する段階と、
    前記壁開面を中心に前記個別の予備発光素子を分離する段階と
    を含む発光素子の製造方法。
  27. 前記ピラミッド構造物を切断して前記半導体層及び前記バッファ層を分離する段階は、前記ピラミッド構造物を切断し、前記半導体層の一面に前記ピラミッド構造物の一部を残留させる段階を含むことを特徴とする請求項２６に記載の発光素子の製造方法。
  28. 前記ピラミッド構造物を切断して前記半導体層と前記バッファ層を分離する段階と前記壁開面を中心に前記個別の予備発光素子を分離する段階は、同時に行われることを特徴とする請求項２６に記載の発光素子の製造方法。
  29. 前記ピラミッド構造物の間隔を調節して前記壁開面の深さを調節する段階を含むことを特徴とする請求項２６に記載の発光素子の製造方法。
  30. 前記複数の発光素子の領域間の間隔は、前記発光積層構造物の高さの０．４倍〜０．６倍よりも小さいことを特徴とする請求項２６に記載の発光素子の製造方法。
  31. 発光素子の製造方法であって、
    基板上にバッファ層を形成する段階と、
    前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、
    前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域に該当し、互いに離隔している半導体層を形成し、前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層とは離隔している段階と、
    前記それぞれの半導体層上に発光積層構造物を形成して個別の発光素子を形成する段階と、
    前記ピラミッド構造物を切断してそれぞれの発光素子を形成する段階と
    を含む発光素子の製造方法。
  32. 前記複数の発光素子領の域間の間隔は、前記発光積層構造物の高さの０．４倍〜０．６倍よりも大きいことを特徴とする請求項３１に記載の発光素子の製造方法。
  33. 半導体基板テンプレートであって、
    基板上に形成されたバッファ層と、
    前記バッファ層上に形成された複数のピラミッド構造物と、
    前記バッファ層と離隔し、前記複数のピラミッド構造物により前記バッファ層と連結されて前記バッファ層上に形成された半導体層と
    を含む半導体基板テンプレート。
  34. 半導体基板テンプレートであって、
    基板上に形成され、複数の予備発光の領域に区分されるバッファ層と、
    前記複数の予備発光の領域の個別の予備発光の領域から上部に突出した複数の突起と、
    前記突起上に形成され、前記バッファ層と離隔し、前記個別の予備発光の領域上に形成された個別の半導体層と
    を含む半導体基板テンプレート。
  35. 前記突起は、前記バッファ層から上部へ近づくほど断面積が減少するピラミッド構造物を含むことを特徴とする請求項３４に記載の半導体基板テンプレート。
  36. 発光素子を製造する方法であって、
    基板上にバッファ層を形成する段階と、
    前記バッファ層を複数の発光素子の領域に区分し、前記それぞれの発光素子の領域に複数のピラミッド構造物をそれぞれ形成する段階と、
    前記ピラミッド構造物の上部から、前記ピラミッド構造物を成長させて前記それぞれの発光素子の領域に該当するそれぞれの半導体層を形成し、前記半導体層と前記バッファ層とは、前記ピラミッド構造物により連結され、前記半導体層と前記バッファ層とは離隔している段階と、
    前記それぞれの半導体層上に発光積層構造物を形成し、前記それぞれの発光素子の領域間の間隔に対する前記発光積層構造物の高さの比を調節して個別の発光素子を形成する段階と、
    前記ピラミッド構造物を切断してそれぞれの発光素子を形成する段階と
    を含む発光素子の製造方法。
JP2013502484A 2010-03-31 2011-03-31 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法 Expired - Fee Related JP5512877B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020100029496A KR101116904B1 (ko) 2010-03-31 2010-03-31 질화물 반도체 결정 제조 방법 및 발광 소자 제조 방법
KR10-2010-0029496 2010-03-31
KR1020100059632A KR101134130B1 (ko) 2010-06-23 2010-06-23 질화물 반도체 발광 소자 제조 방법
KR10-2010-0059632 2010-06-23
PCT/KR2011/002238 WO2011122882A2 (ko) 2010-03-31 2011-03-31 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2013524502A true JP2013524502A (ja) 2013-06-17
JP5512877B2 JP5512877B2 (ja) 2014-06-04

Family

ID=44720424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502484A Expired - Fee Related JP5512877B2 (ja) 2010-03-31 2011-03-31 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法

Country Status (5)

Country Link
US (1) US8716042B2 (ja)
EP (1) EP2555256A4 (ja)
JP (1) JP5512877B2 (ja)
CN (1) CN103038901A (ja)
WO (1) WO2011122882A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201488A (ja) * 2014-04-04 2015-11-12 旭化成イーマテリアルズ株式会社 積層体、及びこれを用いた発光素子の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP6670683B2 (ja) * 2016-06-07 2020-03-25 株式会社Ｓｃｒｅｅｎラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
US10440058B2 (en) * 2016-06-09 2019-10-08 LGS Innovations LLC Methods and systems for controlling traffic to VPN servers
CN106169524B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种微纳金字塔氮化镓基发光二极管阵列及其制备方法
CN106206875B (zh) * 2016-08-16 2018-08-10 西安交通大学 一种柔性金字塔阵列GaN基半导体发光二级管及其制作方法
CN106098875B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
CN108470804A (zh) * 2018-03-27 2018-08-31 华灿光电（浙江）有限公司 一种发光二极管芯片的制作方法、衬底及发光二极管芯片
CN108878598B (zh) * 2018-05-31 2020-03-27 华灿光电（浙江）有限公司 一种垂直结构发光二极管芯片的制作方法
CN109148653A (zh) * 2018-08-30 2019-01-04 湘能华磊光电股份有限公司 6英寸图形化蓝宝石衬底及制备方法和led外延片
CN109994562A (zh) * 2019-04-17 2019-07-09 华南理工大学 超多晶面六角锥图形化GaAs衬底上纳米柱及制备方法
CN110957407B (zh) * 2019-12-13 2021-04-09 深圳第三代半导体研究院 衬底、led及其制造方法
FR3118305B1 (fr) * 2020-12-22 2023-06-09 Commissariat Energie Atomique Procédé de réalisation d’une couche de nitrure
KR102391807B1 (ko) * 2021-09-16 2022-04-29 이지그룹 주식회사 발광시트 및 이를 이용한 도로 표지판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production
JP2004158546A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Works Ltd 半導体発光素子
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
US20100148309A1 (en) * 2008-12-17 2010-06-17 Stanley Electric Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4206629B2 (ja) 2000-10-04 2009-01-14 パナソニック株式会社 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2005142415A (ja) 2003-11-07 2005-06-02 Sony Corp ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
KR100568830B1 (ko) 2004-08-26 2006-04-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
US8435816B2 (en) * 2008-08-22 2013-05-07 Lattice Power (Jiangxi) Corporation Method for fabricating InGaAlN light emitting device on a combined substrate
KR101142082B1 (ko) 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (fr) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Film semi-conducteur en nitrure du groupe iii et son procede de production
JP2004158546A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Works Ltd 半導体発光素子
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
US20100148309A1 (en) * 2008-12-17 2010-06-17 Stanley Electric Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201488A (ja) * 2014-04-04 2015-11-12 旭化成イーマテリアルズ株式会社 積層体、及びこれを用いた発光素子の製造方法

Also Published As

Publication number Publication date
WO2011122882A2 (ko) 2011-10-06
EP2555256A2 (en) 2013-02-06
US20130020594A1 (en) 2013-01-24
JP5512877B2 (ja) 2014-06-04
EP2555256A4 (en) 2015-09-16
WO2011122882A4 (ko) 2012-03-29
US8716042B2 (en) 2014-05-06
CN103038901A (zh) 2013-04-10
WO2011122882A3 (ko) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5512877B2 (ja) 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
US7485482B2 (en) Method for manufacturing vertical group III-nitride light emitting device
CN101764185B (zh) 半导体器件以及半导体器件制造方法
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP4848638B2 (ja) 半導体素子の形成方法および半導体素子のマウント方法
CN101278411B (zh) 半导体发光器件中生长的光子晶体
TWI455345B (zh) 具有垂直結構之發光二極體及其製造方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
WO2010050410A1 (ja) 半導体発光素子の製造方法
US20130082358A1 (en) Single crystal substrate with multilayer film, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
KR20150082264A (ko) 자외선 발광 다이오드 및 그 제조 방법
JP2007214500A (ja) 半導体部材及びその製造方法
US20130228809A1 (en) Semiconductor structure for substrate separation and method for manufacturing the same
JP2013541221A (ja) 改善された抽出効率を持つ発光装置
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
JP2005317959A (ja) 光結晶発光装置
JP5306779B2 (ja) 発光素子及びその製造方法
US9972748B2 (en) Thin-film semiconductor body with electronmagnetic radiation outcoupling structures
JP4588638B2 (ja) 半導体発光素子及びその製造方法
TWI523264B (zh) 用於製造光電半導體晶片之方法及此類之半導體晶片
JP6498319B2 (ja) 窒素化合物半導体デバイスの製造方法
WO2014115830A1 (ja) 半導体発光素子の製造方法
US10535515B2 (en) Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR101134130B1 (ko) 질화물 반도체 발광 소자 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees