WO2011122882A4 - 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법 - Google Patents

반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
WO2011122882A4
WO2011122882A4 PCT/KR2011/002238 KR2011002238W WO2011122882A4 WO 2011122882 A4 WO2011122882 A4 WO 2011122882A4 KR 2011002238 W KR2011002238 W KR 2011002238W WO 2011122882 A4 WO2011122882 A4 WO 2011122882A4
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor layer
buffer layer
layer
pyramid structure
Prior art date
Application number
PCT/KR2011/002238
Other languages
English (en)
French (fr)
Other versions
WO2011122882A3 (ko
WO2011122882A2 (ko
Inventor
안형수
양민
하홍주
Original Assignee
시스솔루션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100029496A external-priority patent/KR101116904B1/ko
Priority claimed from KR1020100059632A external-priority patent/KR101134130B1/ko
Application filed by 시스솔루션 주식회사 filed Critical 시스솔루션 주식회사
Priority to JP2013502484A priority Critical patent/JP5512877B2/ja
Priority to EP11763054.1A priority patent/EP2555256A4/en
Priority to CN201180026689XA priority patent/CN103038901A/zh
Priority to US13/638,165 priority patent/US8716042B2/en
Publication of WO2011122882A2 publication Critical patent/WO2011122882A2/ko
Publication of WO2011122882A3 publication Critical patent/WO2011122882A3/ko
Publication of WO2011122882A4 publication Critical patent/WO2011122882A4/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • the present invention relates to a semiconductor template substrate, a light emitting device using the semiconductor template substrate, and a method of manufacturing the same, and more particularly to a semiconductor template substrate having reduced crystal defects and easy separation, .
  • the conventional semiconductor light emitting device is formed of a horizontal element or a vertical element by using an insulating substrate such as sapphire.
  • a conventional horizontal semiconductor light emitting device is shown in FIG. 6A and a conventional vertical semiconductor light emitting device is shown in FIG. 6B.
  • the horizontal semiconductor light emitting device comprises a buffer layer 2, an n-type nitride semiconductor layer 3, an active layer 4 and a p-type nitride semiconductor layer 5 sequentially formed on a sapphire substrate 1.
  • the p-type electrode 6 is formed on the upper surface of the p-type nitride semiconductor layer 5.
  • the n-type electrode 7 removes a part of the p-type nitride semiconductor layer and the active layer by etching or the like, Is formed on the nitride semiconductor layer (3).
  • the horizontal flat type light emitting device as shown in FIG. 6A the light emitting area is relatively small and the surface leakage current is increased to lower the light emitting performance of the device and the area through which the current passes is also relatively small, And the lifetime of the device is shortened due to heat generation.
  • the p-type nitride semiconductor layer is formed in the substrate in the same manner as the horizontal type.
  • the insulating substrate is separated from the light emitting device before the formation of the n-type electrode 7, And the n-type electrode 7 is formed on the lower surface of the layer.
  • a laser lift-off method is generally used to separate the insulating substrate.
  • the laser beam as the strong energy source is irradiated on the rear surface of the transparent sapphire substrate, laser beam absorption is strongly generated at the interface between the buffer layer and the sapphire substrate, and thus a temperature of 900 DEG C or more occurs instantaneously, And the sapphire substrate can be separated.
  • An object of the present invention is to provide a semiconductor template substrate which does not damage a semiconductor substrate by a separation process.
  • Another aspect of the present invention provides an excellent semiconductor light emitting device.
  • Another aspect of the present invention provides a method of manufacturing an excellent semiconductor light emitting device.
  • the present invention uses a separation layer in which the light emitting device is easily separated from the substrate in the step of forming the light emitting device.
  • the light emitting device according to an embodiment of the present invention includes an inverse pyramid structure by the separation layer.
  • a light emitting device includes a semiconductor layer, a light emitting layered structure, and an inverted pyramid structure.
  • the luminescent stack structure is formed on the first surface of the semiconductor layer and the inverted pyramid structure is formed on the second surface of the semiconductor layer which is the opposite surface of the first surface and extends in the vertical direction on the second surface The cross sectional area decreases.
  • One aspect of the present invention provides a method of manufacturing a light emitting device.
  • a buffer layer is formed on the substrate.
  • a plurality of pyramidal structures protruding on the buffer layer are formed.
  • a semiconductor layer spaced apart from the buffer layer is formed through crystal growth from the top of the pyramid structure.
  • the pyramid structure connects the buffer layer and the semiconductor layer.
  • a light emitting stack structure is formed on the semiconductor layer. The semiconductor layer and the buffer layer are separated by cutting the pyramid structure or separating the surface contacting the pyramid structure with the buffer layer.
  • One aspect of the present invention provides a method of manufacturing a light emitting device.
  • a buffer layer is formed on the substrate.
  • the buffer layer is divided into a plurality of individual light emitting element regions to form separated individual semiconductor layers on the individual light emitting element regions.
  • the individual semiconductor layers formed in the individual light emitting element regions and the buffer layers corresponding to the individual light emitting element regions are connected by a plurality of projections.
  • a light emitting stack structure is formed on the individual semiconductor layers.
  • the semiconductor layer and the buffer layer are separated by cutting the pyramid structure or separating the surface contacting the pyramid structure with the buffer layer.
  • One aspect of the present invention provides a method of manufacturing a light emitting device.
  • a buffer layer is formed on the substrate.
  • the buffer layer is divided into a plurality of light emitting device regions, and a plurality of pyramid structures are formed in the respective light emitting device regions.
  • a semiconductor layer having a cleaved surface for separating the light emitting device regions is formed by growing the pyramid structure from the top of the pyramid structure.
  • the semiconductor layer and the buffer layer are connected by the pyramid structure, and the semiconductor layer and the buffer layer are spaced apart from each other.
  • a light emitting layered structure is formed on the semiconductor layer to form individual preliminary light emitting devices.
  • the pyramid structure is cut to peel off the semiconductor layer and the buffer layer. And separates the individual preliminary light emitting devices about the cleaved surface.
  • One aspect of the present invention provides a method of manufacturing a light emitting device.
  • a buffer layer is formed on the substrate.
  • the buffer layer is divided into a plurality of light emitting device regions, and a plurality of pyramid structures are formed in the respective light emitting device regions.
  • the pyramid structure is grown from the top of the pyramid structure to form a semiconductor layer corresponding to each of the light emitting device regions and spaced apart from each other.
  • the semiconductor layer and the buffer layer are connected by the pyramid structure, and the semiconductor layer and the buffer layer are spaced apart from each other.
  • a light emitting stack structure is formed on each of the semiconductor layers to form individual light emitting devices.
  • the pyramid structure is cut to form each light emitting device.
  • the semiconductor substrate template includes a buffer layer formed on a substrate, a plurality of pyramid structures formed on the buffer layer, and a semiconductor layer spaced apart from the buffer layer and connected to the buffer layer by the plurality of pyramid structures to form a semiconductor layer on the buffer layer.
  • the semiconductor substrate template includes a buffer layer formed on a substrate and divided into a plurality of preliminary luminescent regions, a plurality of protrusions protruding upward from individual preliminary luminescent regions of the plurality of preliminary luminescent regions, a plurality of protrusions formed on the protrusions and spaced apart from the buffer layer And an individual semiconductor layer formed on the individual preliminary luminescent region.
  • the semiconductor substrate can be easily separated from the insulating substrate, the semiconductor substrate is not damaged, and a light emitting device having excellent performance can be manufactured.
  • the concavo-convex pattern can be formed on the bottom surface of the semiconductor substrate without a separate additional process, the manufacturing process can be simplified.
  • the semiconductor substrate may not be damaged.
  • FIG. 1A and 1B illustrate a method of manufacturing a light emitting device according to an embodiment of the present invention
  • FIGS. 2A and 2B are views for explaining a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • 3A to 3G are views for explaining a method of manufacturing a light emitting device according to another embodiment of the present invention.
  • Fig. 4 is a view schematically showing a jig for electrode formation
  • 5A to 5C are diagrams illustrating an intermediate product of a light emitting device manufactured according to an embodiment
  • 6A and 6B are views schematically showing a conventional horizontal light emitting device and a vertical light emitting device.
  • this embodiment is an embodiment of growing an n-type GaN crystal by using a sapphire substrate.
  • the materials used for the substrate and the buffer layer, the semiconductor layer, and the light-emitting laminated structure are not limited by these embodiments.
  • a buffer layer 20 is formed on an insulating substrate 10 and a mask layer 30 having a plurality of exposure patterns 39 is formed on the buffer layer 20 in step S110.
  • the exposed pattern 39 is shown in FIG. 1A as a circle, the exposed pattern 39 may be a polygon such as a square, a triangle, a hexagon, and the like, and the arrangement thereof may vary.
  • the substrate 10 may be selected from the group consisting of sapphire substrates or various materials such as silicon, GaAs, InP, and substrates including SiC.
  • the buffer layer 20 may be formed by growing a GaN crystal.
  • an n-type GaN crystal is grown by growing the crystal to a thickness of 2 to 5 ⁇ using an HVPE crystal growing apparatus.
  • the buffer layer may comprise AlxGa (1-x) N ( 0 ⁇ x ⁇ 1) layer or an Al 2 O 3, AlN or ZnO.
  • SiO 2 , Si 3 N 4 , Cr or Au, or a metal such as Ti or Ni may be used.
  • an exposure pattern 39 is formed by a photolithography process to form a part of the buffer layer 20 .
  • SiO 2 or Si 3 N 4 may be deposited to a thickness of 500 to 5000 ⁇ to form an exposure pattern, or a metal such as Cr or Au, Ti, or Ni may be deposited in an exposed pattern.
  • the mask layer 30 can be formed using a lift-off method. A photoresist is coated on the buffer layer 20, and an exposure process is performed. Then, a developing process is performed to form a photoresist pattern. As a result, the buffer layer 20 having a desired pattern shape is exposed, and the remaining portions are covered with the photoresist pattern. A preliminary mask layer (not shown) is formed on the photoresist pattern formed on the buffer layer 20. Then, the photoresist pattern and the preliminary mask layer formed on the photoresist pattern are removed. Thus, a mask layer 30 having a desired pattern can be formed on the buffer layer 20. [
  • the diameter of the exposed pattern 39 is approximately 0.5-5 ⁇ m, and the interval between adjacent exposed patterns 39 is 0.5-10 ⁇ m.
  • step S120 crystals are grown from the buffer layer 20 exposed by the exposure pattern 39.
  • the pyramidal structure 40 is formed from the inside of the exposed pattern 39 of the mask layer 30.
  • the pyramid structure 40 means a shape in which the sectional area becomes narrower toward the upper part.
  • the pyramid structure 40 may be a cone or hexagonal (polygonal) structure.
  • the basic crystal structure of GaN is a wurtzite structure, when the exposed pattern 39 is grown to have a horn shape from the exposed buffer layer 20, a hexagonal horn structure can be formed.
  • the diameter of the bottom surface of the pyramid structure 40 may be approximately the same as or slightly larger than that of the exposed pattern 39.
  • the diameter of the exposed pattern 39 is 0.5 to 5 ⁇ ⁇ , ) Of about 0.5 to 7.5 mu m, which is about 1 to 1.5 times the diameter of the substrate.
  • the bottom surface of the pyramid structure 40 is overgrowthed and becomes wider than the exposure pattern 39.
  • the pyramid structure 40 is projected onto the mask layer 30. [
  • the pyramid structure 40 may be formed in a hexagonal conical structure.
  • an example of crystal growth conditions of HVPE is as follows. Ga metal is used as a raw material of Ga, ammonia (NH 3) is used as a raw material of N, and Te or Si is synthesized into a Ga solution to form n-type GaN.
  • the substrate on which the exposed pattern 39 is formed is mounted in a reaction tube and GaN crystal is grown at 1000 to 1100 ° C to form a hexagonal cone structure of n-type GaN.
  • the composition of the pyramid structure 40 may be AlxGa (1-x) N (0 ⁇ x ⁇ 1).
  • the composition of the buffer layer 30 and the composition of the pyramid structure 40 may be the same or different by giving a change to the source used when the pyramid structure 40 is grown.
  • the composition of the buffer layer 20 and the composition of the pyramid structure 40 are controlled by changes in the source. That is, the composition of the buffer layer 20 and the composition of the pyramid structure 40 may be the same or different.
  • 5A is a SEM photograph of a pyramid structure 40 formed according to an embodiment of the present invention.
  • a semiconductor layer 50 is formed in step S130.
  • the semiconductor layer 50 may be formed using an HVPE crystal growing apparatus.
  • the growth layer grown on the side of the pyramid structure 40 may be bonded to form the semiconductor layer 50. That is, in the mask layer 30, crystals hardly grow from the buffer layer 20, and the GaN crystal starts to grow on the inclined side of the exposed pyramid structure 40, and a crystal layer grown in the adjacent semiconductor layer 50 And the semiconductor layer 50 is formed.
  • the height of the semiconductor layer 50 is preferably such that the pyramid structure 40 is thick enough to sustain the thickness of the semiconductor layer 50.
  • the height of the semiconductor layer 50 may be 1 to 100 [mu] m.
  • the composition of the pyramid structure 40 may be GaN or AlxGa (1-x) N (0 ⁇ x ⁇ 1).
  • the source for growing the pyramid structure 40 and the source for growing the semiconductor layer 50 are made different from each other in the growth method, layers having different compositions can be obtained.
  • a Ga source and ammonia are reacted to form the pyramid structure 40
  • a Ga source, an Al source, and ammonia are reacted to form the semiconductor layer 50.
  • the pyramid structure 40 is formed of GaN
  • the semiconductor layer 50 is formed of AlGaN.
  • the Al composition of the AlGaN layer can be controlled by adjusting the amount of Al.
  • the composition of the pyramid structure 40 is only one example, and it is also possible for the user to change the source used for forming the pyramid structure 40 to form the pyramid structure 40 having another composition.
  • the semiconductor layer 50 may be a planarized layer having a flat upper surface.
  • crystals begin to grow from about a half of the height of the pyramid structure 40 to the sloped side of the pyramid structure 40, so that the crystals grown in the adjacent pyramid structure 40 fit together,
  • the semiconductor layer 50 can be formed by maintaining growth until the region becomes flat.
  • the lower surface of the semiconductor layer 50 may be formed to have a height of 1/3 of the pyramid structure 40.
  • the spirit of the present invention is not limited by these heights.
  • a vacant space portion surrounded by the semiconductor layer 50, the pyramid structure 40, and the mask layer 30 is formed.
  • the separation layer 90 is formed between the lower surface of the semiconductor layer 50 and the mask layer 30.
  • 5B is a side view SEM image of the pyramid structure 40 and the semiconductor layer 50 formed in accordance with the embodiment of the present invention, and the vacant space next to the pyramid structure 40 can be identified.
  • a light emitting laminated structure 60 is formed on the semiconductor layer 50.
  • an n-type AlGaN cladding layer, an AlGaN active layer, a p-type AlGaN cladding layer, a p-type GaN cap layer, or the like may be formed to form a light emitting laminate structure.
  • the luminescent laminate structure 60 can be formed using the HVPE crystal growth method.
  • a cladding layer containing n-type AlxGa (1-x) N (0 ⁇ x ⁇ 1), an active layer containing AlxGa (1-x) N (0 ⁇ x ⁇ -x) N (0 ⁇ x ⁇ 1) and a p-type GaN cap layer can be sequentially formed.
  • the material used for each layer of the light-emitting laminated structure 60 and the stacking order can be appropriately changed depending on the desired light-emitting wavelength range, light output, or type of light-emitting element.
  • the buffer layer 20, the semiconductor layer 50, and the light-emitting laminated structure 60 can be formed in a sequential manner since the buffer layer 20, the semiconductor layer 50 and the light-emitting laminated structure 60 can all be formed by the HVPE method. have.
  • the buffer layer 20, the semiconductor layer 50, and the luminescent laminate structure 60 may be formed by an in-situ process.
  • step S150 the substrate 10, the buffer layer 20, and the mask layer 30 are separated from the luminescent laminate structure 60. Irregular irregularities may be formed on the separated surface.
  • the separation of the substrate 10 and the like can be performed by application of ultrasonic waves, physical vibration, or impact.
  • the semiconductor layer 50 and the buffer layer 20 are connected only to the pyramid structure 40 when the substrate 10 on which the light emitting laminate structure 60 is formed is placed in a solution such as acetone or methanol or distilled water and subjected to ultrasonic wave,
  • separation layer 90 the pyramid structure 40 is severed and separation occurs. Alternatively, the bottom portion of the pyramid is separated from the substrate. Alternatively, the pyramid structure 40 may be cut by applying a simple impact.
  • an inverted pyramid structure is formed on the lower surface of the semiconductor layer 50.
  • the inverted pyramid structure means a structure in which the cross sectional area increases as the distance from the bottom surface of the semiconductor layer 50 increases. That is, the inverted pyramid structure formed on the semiconductor layer 50 is a structure for facilitating the separation of the light emitting device and the substrate 10 for forming the light emitting device.
  • the laser beam is irradiated to the pyramidal structure 40 of the separation layer 90 having a relatively weak bonding force to separate the laser beam from the laser beam. That is, thermal or mechanical damage due to the laser beam is applied only to a narrow region of the lower portion of the pyramid, so that the substrate 10 can be separated without damaging the luminescent laminate structure 60 at the time of substrate separation.
  • strain may be applied to the substrate 10 and / or the buffer layer 20 to generate stress in the pyramid structure 40, thereby cutting the pyramid structure 40.
  • the separation of the light emitting element from the substrate 10 is facilitated and complicated processes are omitted owing to the presence of the separation layer 90.
  • the light emitting element is separated from the substrate 10, It is possible to manufacture a light emitting device having good quality.
  • FIG. 5C is an SEM photograph of the bottom surface of the separated light-emitting laminated structure, in which pyramid patterns formed by cutting the pyramid structure 40 can be confirmed.
  • a p-type electrode 71 is formed on the upper portion of the light-emitting laminated structure 60, and an n-type electrode 72 is formed on the lower surface 51 of the separated semiconductor layer 50, .
  • the n-type electrode 72 may be formed on the reverse pyramid structure or may be formed on the lower surface 51 of the semiconductor layer 50.
  • Each of the electrodes 71 and 72 may be completed after forming a separate intermediate layer according to the design.
  • a reverse pyramid structure may be formed on the bottom surface 51 of the semiconductor layer 50 by cutting the pyramid structure 40.
  • a protrusion pattern may be formed on the lower surface 51 of the semiconductor layer 50 without a separate pattern process.
  • the p-type electrode 71 may be formed immediately before the separation step S150 after the formation of the light-emitting laminated structure 60 (S140).
  • the substrate 10 formed up to the semiconductor layer 50 which is a structure before the step of separating the substrate 10 from the substrate 10, may be used as a semiconductor template substrate in step S140. It is also a matter of course that it is also possible to form various vertical semiconductor devices by separating the separation layer after forming various electronic device structures on the semiconductor template substrate.
  • the second embodiment is similar to the first embodiment, but relates to a method of manufacturing a light emitting device by dividing a region of a separation layer to form regions having different bonding forces. Therefore, when forming the mask layer 30, the diameter and spacing of the exposure pattern are differently formed by dividing the first region 31 having a relatively large coupling force and the region 32 having a relatively small coupling force, as shown in FIG. 2A. That is, the diameter and spacing of the exposure pattern are smaller in the first region 31 having a relatively large coupling force, as compared with the second region 32 having a small coupling force.
  • the diameter and spacing of the exposure pattern of the first region 31 may be 1 ⁇ ⁇
  • the diameter and spacing of the exposure pattern of the second region 32 may be of the order of 3 ⁇ ⁇ .
  • the pyramid structure 40 formed in the first region 31 is more inclined than the pyramid structure 40 in the second region 32, So that there is relatively little empty space.
  • the separation layer 90 formed between the mask layer 30 and the semiconductor layer 50 is divided into a first separation portion 91 having a relatively small coupling force and a second separation portion 92 having a relatively large coupling force .
  • the second separating unit having relatively low bonding force is separated by a physical force that may occur in the process after forming the semiconductor layer 50, So that the light emitting stacked structure is supported by the light emitting portion 91. Therefore, the case of the second embodiment is useful when the p-type electrode is formed first before the separation layer 90 is separated.
  • FIGS. 3A to 3D a method of manufacturing a light emitting device according to another embodiment of the present invention will be described with reference to FIGS. 3A to 3D.
  • the method of manufacturing the light emitting device described above is mainly described as a method of manufacturing one light emitting device, in the method of manufacturing the light emitting device of the present embodiment, a plurality of light emitting devices are formed on one substrate and are easily separated from the substrate And a method of manufacturing a light emitting device in which each light emitting device can be easily separated from each other. Detailed description of the manufacturing method similar to that of FIG. 1 will be omitted.
  • a buffer layer 20 is formed on a substrate 10 as described with reference to FIG. 1, and a mask layer 30 as shown in FIG. 3A is formed on the buffer layer 20.
  • the mask layer 30 has a plurality of light emitting chip areas A.
  • each light emitting chip region A is shown as a quadrangle.
  • the light emitting chip region A is not limited to a quadrangle, but may be formed according to various designs such as a circle or a hexagon.
  • Each light emitting chip area A is spaced apart by a predetermined chip distance d.
  • a plurality of exposure patterns 39 are formed in each of the light emitting chip regions of the mask layer 30.
  • cleavage surface 55 may be formed to divide the semiconductor layer 50 into individual individual light-emitting laminated structures.
  • the depth of the cleavage surface 55 can be adjusted to a desired depth by the chip spacing d, the conditions of the process, and the like.
  • the depth of the cleaved surface 55 is adjusted by adjusting the ratio between the height h and the chip distance d.
  • the chip spacing d may be adjusted to be less than 0.4 to 0.6 times the height h so that only a portion of the semiconductor chip 50 is connected as shown in Figure 3C, Structure can be formed.
  • a light emitting laminated structure 60 is formed on the semiconductor layer 50 as shown in FIG. 3C.
  • the light emitting laminate structure 60 is formed by the cleavage planes 51 of the semiconductor layer 50 so as to be divided into the respective light emitting chip regions.
  • the light emitting devices are separated in the vertical and horizontal directions.
  • the separation process may be performed in various orders.
  • the substrate and the like may be firstly separated in the vertical direction by applying ultrasonic waves, vibration, shock, etc. around the separation layer 90, and then each of the light emitting devices may be separated in the horizontal direction .
  • the separation in the horizontal direction can be performed by various methods such as physical impact, pressurization and the like.
  • the film can be pasted on the elements and then pressed with a roller to separate each light emitting element.
  • vertical separation and horizontal separation may be performed simultaneously by applying appropriate vibration or pressure.
  • a p-type electrode (not shown) is formed on the upper part of the light emitting laminated structure 60, and an n-type electrode (not shown) is formed on the lower surface of the separated semiconductor layer 50 to complete a light emitting device .
  • Each of the electrodes may be completed after forming a separate intermediate layer according to the design.
  • the p-type electrode (not shown) may be formed at an appropriate time after the horizontal separation step, before or after the vertical separation step.
  • an n-type electrode (not shown) may be formed before or after the horizontal separation step.
  • the electrode forming jig 200 as shown in Fig. 4 can be used.
  • the jig 200 is provided with a chip mounting portion 210 of a suitable size capable of accommodating a plurality of light emitting chips in a matrix form. The chips are sorted by the chip sorting device and inserted into the respective chip mounting portions 210 of the jig, and then the electrodes are formed.
  • the semiconductor layers 50 may be formed separately from each other in the respective light emitting device units.
  • the chip spacing d may be adjusted to be greater than 0.4 to 0.6 times the height h to form individually separated semiconductor layers 50 and individual light emitting device structures 60. That is, the light emitting device structure 60 may be formed on each semiconductor layer 50 as shown in FIG. 3F and separated as shown in FIG. 3G to obtain the individual light emitting device structure 60.
  • a p-type electrode (not shown) is formed on the light emitting layered structure 60, and an n-type electrode (not shown) is formed on the lower surface of the separated semiconductor layer 50 to complete the light emitting device.
  • the light emitting device of the present invention can reduce the crystal defect density and minimize the substrate dependency by forming the light emitting laminated structure after forming the semiconductor layer on the pyramid structure of the semiconductor layer.
  • the present invention is not only required to use an expensive conductive metal substrate at the time of manufacturing a vertical light emitting device, but also is useful because a substrate can be easily separated without requiring a laser lift-off process, which is essential when using an insulating substrate . Therefore, the production process of the vertical type light emitting device is simplified, and the production cost can be greatly reduced.
  • planarization nitride semiconductor layer is formed by forming the hexagonal horn structure of the light emitting chip region by adjusting the chip interval of the light emitting chip region and the height of the stacked light emitting structure, It is possible to simplify the production process.
  • a planarizing nitride semiconductor layer can be provided with a concavo-convex pattern in which a hexagonal horn structure is partially cut off, thereby maximizing light emission efficiency without further processing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

발광 소자는 반도체층, 발광 적층 구조물 및 발광 적층 구조물의 일면에 형성된 복수의 역피라미드 구조물을 포함한다. 역피라미드 구조물은 발광 적층 구조물과 수직인 방향으로 연장될수록 횡 단면적이 감소한다. 역피라미드 구조물에 의해, 발광 소자의 제조가 용이해진다.

Description

반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법
본 발명은 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법에 관한 것으로서, 더욱 구체적으로는 결정 결함을 감소시키고 분리가 용이한 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법에 관한 것이다.
종래의 반도체 발광소자는 사파이어와 같은 절연성 기판을 사용하여 수평형 소자 또는 수직형 소자로 형성된다. 예를 들어, 도 6a에 종래의 수평형 반도체 발광 소자가 도시되어 있고 도 6b에 종래의 수직형 반도체 발광 소자가 도시되어 있다.
수평형의 반도체 발광소자는 사파이어 기판(1) 위에 순차적으로 형성된 버퍼층(2), n형 질화물 반도체층(3), 활성층(4) 및 p형 질화물 반도체층(5)으로 이루어진다. p형 전극(6)은 p형 질화물 반도체층(5)의 상면에 형성되고, n형 전극(7)은 p형 질화물 반도체층과 활성층의 일부 영역을 식각 등의 공정으로 제거하여, 노출된 n형 질화물 반도체층(3) 상에 형성된다. 그러나, 도 6a와 같은 수평형 발광 소자는 발광 면적이 상대적으로 작게 되고 표면 누설 전류도 증가하여 소자의 발광 성능을 저하시킬 뿐 아니라 전류가 통과하는 면적 역시 상대적으로 작아 저항이 커지므로 소자의 동작 전압이 커지고 열 발생으로 인하여 소자의 수명을 단축시키는 문제점이 있었다.
또한, 도 6b의 수직형 질화물 반도체 발광 소자는 기판에서 p형 질화물 반도체층을 형성하는 것은 수평형과 동일하며, n형 전극(7)의 형성 전에 발광 소자로부터 절연성 기판을 분리한 후 n형 반도체 층의 하면에 n형 전극(7)을 형성하는 것이다. 이때, 절연성 기판을 분리하기 위하여 일반적으로 레이저 리프트 오프(Laser Lift-off) 방법을 사용한다. 강한 에너지원인 레이저 빔을 투명한 사파이어 기판의 후면에 조사하면, 버퍼층과 사파이어 기판과의 계면에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900℃ 이상의 온도가 순간적으로 발생하게 되어 계면의 질화물 반도체가 열화학 분해되고, 사파이어 기판을 분리시킬 수 있다. 그러나, 이러한 레이저 리프트 오프 방식은 활성층을 포함하는 발광 적층 구조의 열적/기계적 변형을 가져오게 된다. 예를 들어, 서로 다른 격자상수 및 열팽창 계수로 인하여 질화물 반도체층과 두꺼운 사파이어 기판 사이에 발생한 기계적 응력을 견디지 못하게 되고, 기계적/열적인 손상을 입게 된다.
상기한 바와 같이, 적층 발광 구조의 박막이 손상되면, 많은 누설전류(leakage current)가 발생할 뿐만이 아니라, 발광소자의 칩 수율이 크게 저하되고, 발광소자의 전체적인 성능 저하를 유발하게 된다.
본 발명의 일 목적은 상기와 같은 단점을 해결하기 위해 안출된 것으로서, 본 발명의 일 태양은 분리 공정에 의해 반도체 기판에 손상을 주지 않는 반도체 템플릿 기판 을 제공한다.
본 발명의 또 다른 태양은 우수한 반도체 발광 소자를 제공한다.
본 발명의 또 다른 태양은 우수한 반도체 발광 소자를 제조하는 방법을 제공한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 수단으로 발광 소자를 형성하는 단계에서, 상기 발광 소자가 기판으로부터 분리되기 용이한 분리층을 이용한다. 상기 분리층에 의해 본 발명에 일 실시예에 따른 발광 소자는 역피라미드 구조물을 포함한다.
본 발명의 일 태양에 따른 발광 소자는 반도체층, 발광 적층 구조물 및 역피라미드 구조물을 포함한다. 발광 적층 구조물은 상기 반도체층 제1 면 상에 형성되고, 상기 역피라미드 구조물은 상기 제1 면의 반대면인 상기 반도체층의 제2 면에 형성되고, 상기 제2 면에서 수직인 방향으로 연장될수록 횡 단면적이 감소한다.
본 발명의 일 태양은 발광 소자의 제조 방법을 제공한다. 기판 상에 버퍼층을 형성한다. 상기 버퍼층 상에 돌출된 복수의 피라미드 구조물을 형성한다. 상기 피라미드 구조물의 상부로부터 결정 성장을 통해 상기 버퍼층과 이격된 반도체층을 형성한다. 상기 피라미드 구조물은 상기 버퍼층과 상기 반도체층을 연결한다. 상기 반도체층 상에 발광 적층 구조물을 형성한다. 상기 피라미드 구조물을 절단하거나 또는 상기 피라미드 구조물과 상기 버퍼층과 접촉하는 면을 분리하여 상기 반도체층과 상기 버퍼층을 분리한다.
본 발명의 일 태양은 발광 소자의 제조 방법을 제공한다. 기판 상에 버퍼층을 형성한다. 상기 버퍼층을 복수의 개별 발광 소자 영역으로 구분하여, 상기 개별적인 발광 소자 영역 상에 분리된 개별 반도체층을 형성한다. 상기 개별 발광 소자 영역에 형성된 개별 반도체층과 상기 개별 발광 소자 영역에 대응하는 버퍼층은 복수의 돌기에 의해 연결된다. 상기 개별 반도체층 상에 발광 적층 구조물을 형성한다. 상기 피라미드 구조물을 절단하거나 또는 상기 피라미드 구조물과 상기 버퍼층과 접촉하는 면을 분리하여 상기 반도체층과 상기 버퍼층을 분리한다.
본 발명의 일 태양은 발광 소자의 제조 방법을 제공한다. 기판 상에 버퍼층을 형성한다. 상기 버퍼층을 복수의 발광 소자 영역으로 구분하여, 상기 각각의 발광 소자 영역에 복수의 피라미드 구조물을 각각 형성한다. 상기 피라미드 구조물 상부로부터, 상기 피라미드 구조물을 성장시켜 상기 각각의 발광 소자 영역을 구분하는 벽개면을 갖는 반도체층을 형성한다. 상기 반도체층과 상기 버퍼층은 상기 피라미드 구조물에 의해 연결되어, 상기 반도체층과 상기 버퍼층은 이격되어 있다. 상기 반도체층상에 발광 적층 구조물을 형성하여 개별적인 예비 발광 소자를 형성한다. 상기 피라미드 구조물을 절단하여 상기 반도체층과 상기 버퍼층을 박리한다. 상기 벽개면을 중심으로 상기 개별적인 예비 발광 소자를 분리한다.
본 발명의 일 태양은 발광 소자의 제조 방법을 제공한다. 기판 상에 버퍼층을 형성한다. 상기 버퍼층을 복수의 발광 소자 영역으로 구분하여, 상기 각각의 발광 소자 영역에 복수의 피라미드 구조물을 각각 형성한다. 상기 피라미드 구조물 상부로부터, 상기 피라미드 구조물을 성장시켜 상기 각각의 발광 소자 영역에 해당하며 각각 이격되어 있는 반도체층을 형성한다. 상기 반도체층과 상기 버퍼층은 상기 피라미드 구조물에 의해 연결되어, 상기 반도체층과 상기 버퍼층은 이격되어 있다. 상기 각각의 반도체층 상에 발광 적층 구조물을 형성하여 개별적인 발광 소자를 형성한다. 상기 피라미드 구조물을 절단하여 각각의 발광 소자를 형성한다.
본 발명의 일 태양은 반도체 기판 템플릿을 제공한다. 반도체 기판 템플릿은 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 복수의 피라미드 구조물, 상기 버퍼층과 이격되고 상기 복수의 피라미드 구조물에 의해 상기 버퍼층과 연결되어 상기 버퍼층 상에 형성된 반도체층을 포함한다.
본 발명의 일 태양은 반도체 기판 템플릿을 제공한다. 반도체 기판 템플릿은기판 상에 형성되고 복수의 예비 발광 영역으로 구분되는 버퍼층, 상기 복수의 예비 발광 영역의 개별 예비 발광 영역으로부터 상부로 돌출된 복수의 돌기, 상기 돌기 상에 형성되고 상기 버퍼층과 이격되며 상기 개별 예비 발광 영역 상에 형성된 개별 반도체층을 포함한다.
절연 기판으로부터 반도체 기판을 간단하게 분리할 수 있기 때문에, 반도체 기판에 손상을 주지 않아, 성능이 우수한 발광 소자를 제조할 수 있다. 또한, 별도의 추가 공정 없이, 반도체 기판 하면에 요철 패턴을 형성할 수 있어 제조 공정이 간단해질 수 있다. 또한, 하나의 반도체 기판으로부터 개별 발광 소자를 분리하는 공정에서도 반도체 기판에 손상을 주지 않을 수 있다.
도 1a 및 도 1b은 본 발명의 일 실시예에 따른 발광 소자 제조 방법을 도시한 도면이고,
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 도면이고,
도 3a 내지 도 3g는 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 도면이고,
도 4는 전극 형성용 지그를 개략적으로 도시한 도면이고,
도 5a 내지 도 5c는 일 실시예에 따라 제조되는 발광 소자의 중간 생성물을 도시한 도면이고,
도 6a 및 도 6b는 종래의 수평형 발광 소자 및 수직형 발광 소자를 개략적으로 도시한 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다.
먼저, 도 1a 및 도 1b을 참조하여, 본 발명의 실시예에 따른 반도체 결정 제조 방법을 설명한다. 예를 들어, 본 실시예는 사파이어 기판을 사용하여 n형 GaN 결정을 성장시키는 것에 대한 실시예이다. 그러나, 기판 및 버퍼층, 반도체층, 발광적층 구조물에 사용되는 재료는 이러한 실시예에 의해 제한되지 않는다.
단계 S110에서, 절연성의 기판(10) 위에 버퍼층(20)을 형성하고, 버퍼층(20) 위에 복수의 노출 패턴(39)을 가지는 마스크층(30)을 형성한다. 도 1a에는 노출 패턴(39)이 원형으로 도시되었으나, 노출 패턴(39)은 사각형, 삼각형, 육각형 등 다각형일 수 있으며, 그 배열도 다양할 수 있다.
기판(10)은 사파이어 기판 또는 실리콘, GaAs, InP, SiC을 포함한 기판 등 다양한 재료로 이루어진 그룹 중에서 선택될 수 있다.
본 발명의 일 실시예에 있어서, 버퍼층(20)은 GaN 결정을 성장 시켜 형성할 수 있다. 예를 들어, n형 GaN 결정을 HVPE 결정 성장 장치를 이용하여 두께 2~5μm로 성장시켜 형성한다. 이와 다르게, 버퍼층은 AlxGa(1-x)N ( 0<x<1) 층 또는 Al2O3, AlN 또는 ZnO 를 포함할 수 있다.
마스크층(30)의 재료로는 SiO2나 Si3N4, Cr 또는 Au 또는 Ti 또는 Ni 등과 같은 금속을 사용할 수 있다. 예를 들어, PECVD를 이용하여 SiO2나 Si3N4를 버퍼층(20) 상에 500~5000Å정도의 두께로 증착한 후 포토리소그라피 공정으로 노출 패턴(39)을 형성하여 버퍼층(20)의 일부가 노출되도록 한다.
이와 다르게, SiO2나 Si3N4를 500~5000Å 증착시켜 노출 패턴을 형성하거나 또는 Cr 또는 Au 또는 Ti 또는 Ni 등과 같은 metal을 노출패턴 모양으로 증착할 수 있다. 예를 들어, lift-off 방식을 이용하여 마스크층(30)을 형성할 수 있다. 버퍼층(20) 상에 포토레지스트를 도포하고, 노광 공정을 수행한다. 그 다음, 현상 공정을 수행하여 포토레지스트 패턴을 형성한다. 이에 따라, 원하는 패턴 모양의 버퍼층(20)이 노출되고, 그 이외의 부분은 포토레지스트 패턴에 의해 덮인다. 버퍼층(20) 상에 형성된 포토레지스트 패턴 상에 예비 마스크층(도시되지 않음)을 형성한다. 그리고, 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 예비 마스크층을 제거한다. 이에 따라, 버퍼층(20) 상에 원하는 패턴을 갖는 마스크층(30)이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 노출 패턴(39)이 원형인 경우, 노출 패턴(39)의 직경은 대략 0.5-5 μm이고, 인접한 노출 패턴(39)의 간격이 0.5~10 μm이다.
단계 S120에서, 노출 패턴(39)에 의해 노출된 버퍼층(20)으로부터 결정을 성장시킨다. 예를 들어, HVPE 결정 성장 장치를 이용하여 n형 GaN 결정을 선택적으로 성장시키면, 마스크층(30)의 노출 패턴(39)의 내부로부터 피라미드 구조(40)가 형성된다. 피라미드 구조(40)는 상부로 갈수록 단면적이 좁아지는 형상을 의미한다. 예를 들어, 피라미드 구조(40)는 원뿔 또는 육각뿔(다각뿔) 구조 일 수 있다. 예를 들어, GaN의 기본 결정 구조가 우르짜이트(wurtzite) 구조이기 때문에, 노출 패턴(39)의 해 노출된 버퍼층(20)으로부터 뿔 형상을 가지도록 성장시키면 육각뿔 구조가 형성될 수 있다. 이때, 피라미드 구조(40)의 밑면의 지름은 노출 패턴(39)과 대략 동일하거나 약간 클 수 있으며, 노출 패턴(39)의 직경이 0.5~5μm일때, 피라미드 구조(40)의 높이는 노출 패턴(39)의 직경의 대략 1~1.5배 정도인 0.5~7.5μm 정도로 형성될 수 있다. 피라미드 구조(40)의 밑면은 과성장(overgrowth)되어 노출 패턴(39)보다 넓어지게 된다. 피라미드 구조(40)는 마스크층(30) 위로 돌출되게 된다. 피라미드 구조(40)는 육각뿔 구조로 형성될 수 있다.
본 발명의 일 실시예에 있어서, HVPE의 결정성장 조건의 일예는 다음과 같다. Ga의 원료로는 Ga 메탈, N의 원료로는 암모니아(NH3)를 각각 이용하고, n형 GaN을 형성하기 위하여 Te 또는 Si을 Ga 용액에 합성한다. 노출 패턴(39)이 형성된 기판을 반응관 안에 장착하고 1000~1100℃에서 GaN 결정을 성장시켜 n형 GaN의 육각뿔 구조를 형성한다.
본 발명의 다른 실시예에 따르면, 피라미드 구조(40)의 조성은 AlxGa(1-x)N (0<x<1)일 수 있다. 피라미드 구조(40)를 성장시킬 때 사용하는 소스에 변화를 주어 버퍼층(30)의 조성과 피라미드 구조(40)의 조성을 동일하게 형성할 수도 있고, 상이하게 형성할 수 있다. 예를 들어, 버퍼층(20)인 AlxGa(1-x)N (0<x<1) 층을 얻기 위해서는 버퍼층(20) 형성에 사용되는 Ga 용액에 넣는 Al의 양을 Ga 1g에 대해 0g에서부터 수~수백mg을 조절하여 조성 x가 0인 GaN에서부터 조성 x 가 1인 AlN 까지 얻을 수 있다. 또한, 피라미드 구조(40) 형성에 사용되는 Ga 용액에 넣는 Al의 양을 Ga 1g에 대해 0g에서부터 수~수백mg을 조절하여 조성 x가 0인 GaN에서부터 조성 x 가 1인 AlN 까지 얻을 수 있다. 이와 같이, 버퍼층(20)의 조성과 피라미드 구조(40)의 조성은 소스의 변화에 의해 조절된다. 즉, 버퍼층(20)의 조성과 피라미드 구조(40)의 조성을 동일하게 형성할 수도 있고, 상이하게 형성할 수 있다.
도 5a는 본 발명의 실시예에 따라서 피라미드 구조(40)가 형성된 상태의 SEM 사진이다.
피라미드 구조(40)를 형성한 다음, 단계 S130에서, 반도체층(50)을 형성한다. 본 발명의 일 실시예에 있어서, 반도체층(50)은 HVPE 결정 성장 장치를 이용하여 형성될 수 있다. 예를 들어, 피라미드 구조(40)의 측면에서 성장된 성장층이 결합하여 반도체층(50)이 형성될 수 있다. 즉, 마스크층(30)에서는 버퍼층(20)으로부터 결정이 성장하기 어렵고, 노출된 피라미드 구조(40)의 경사진 측면으로 GaN 결정이 성장되기 시작하여 인접한 반도체층(50)에서 성장되는 결정층이 서로 맞붙게 되어 반도체층(50)을 형성한다.
본 발명의 일 실시예에서, 반도체층(50)의 높이는 피라미드 구조(40)가 반도체층(50)의 두께를 지탱할 수 있는 두께로 하는 것이 바람직하다. 예를 들어, 반도체층(50)의 높이는 1μm~100μm일 수 있다.
본 발명의 일 실시예에 있어서, 피라미드 구조(40)의 조성은 GaN 또는 AlxGa(1-x)N (0<x<1)일 수 있다. 성장방법에 있어 피라미드 구조(40)를 성장하는 소스와 반도체층(50)을 성장하는 소스를 서로 다르게 하면 조성이 다른 층을 얻을 수 있다. 예를 들어, 피라미드 구조(40)를 형성하기 위해 Ga소스와 암모니아를 반응시키고, 반도체층(50)을 형성하기 위해 Ga 소스와 Al 소스 그리고 암모니아를 반응시킨다. 이에 따라, 피라미드 구조(40)는 GaN, 반도체층(50)은 AlGaN이 형성된다. 이때 Al의 양을 조절하면 AlGaN층의 Al 조성을 조절할 수 있다. 이러한, 피라미드 구조(40)의 조성은 하나의 예에 불과하며, 사용자가 피라미드 구조(40)의 형성에 사용하는 소스에 변화를 주어 다른 조성을 갖는 피라미드 구조(40)를 형성하는 것도 가능하다.
본 발명의 일실시예에 있어서, 반도체층(50)은 상면이 평평한(flat) 평탄화층일 수 있다. 예를 들어, 피라미드 구조(40)의 대략 1/2 정도의 높이에서부터 피라미드 구조(40)의 경사진 측면으로 결정이 성장되기 시작하여 인접한 피라미드 구조(40)에서 성장되는 결정이 서로 맞붙게 되고 이후 전 영역이 평탄해질 때까지 성장을 유지시켜 반도체층(50)을 형성할 수 있다. 반도체층(50)의 하면은 피라미드 구조(40)의 1/3의 높이까지 내려오게 형성될 수 있다. 그러나 이러한 높이에 의해 본 발명의 사상이 한정되는 것은 아니다.
반도체층(50)과, 피라미드 구조(40) 및 마스크층(30)으로 둘러싸이는 빈 공간 부분이 형성된다. 이에 따라, 반도체층(50)의 하면과 마스크층(30) 사이에 분리층(90)이 된다.
도 5b는 본 발명의 실시예에 따라서 피라미드 구조(40)와 반도체층(50)이 형성된 상태의 측면 SEM 사진으로서, 피라미드 구조(40) 옆의 빈 공간을 확인할 수 있다.
다음으로, 단계 S140에서, 상기 반도체층(50) 위로 발광 적층 구조(60)를 형성한다. 예를 들어, n형 AlGaN 클래딩 층, AlGaN 활성층, p형 AlGaN 클래딩 층, p형 GaN 캡 층 등을 형성하여 발광 적층 구조를 형성할 수 있다. 본 발명의 일 실시예에서, HVPE 결정 성장 방법을 이용하여 발광 적층 구조(60)를 형성할 수 있다. 예를 들어, n형 AlxGa(1-x)N (0<x<1)을 포함하는 클래딩 층, AlxGa(1-x)N (0<x<1)을 포함하는 활성층, p형 AlxGa(1-x)N (0<x<1)을 포함하는 클래딩 층, p형 GaN 캡 층을 순차적으로 형성할 수 있다. 발광 적층 구조(60)의 각 층에 사용되는 재료와 적층 순서는 소망하는 발광 파장 범위나 광출력 또는 발광 소자의 종류에 따라 적절히 변경될 수 있다.
버퍼층(20), 반도체층(50) 및 발광 적층 구조(60)가 모두 HVPE 방식으로 형성될 수 있으므로, 버퍼층(20), 반도체층(50) 및 발광 적층 구조(60)는 순차적으로 형성할 수 있다. 예를 들어, 버퍼층(20), 반도체층(50) 및 발광 적층 구조(60)는 인시추(in-situ)공정으로 형성될 수 있다.
단계 S150에서, 기판(10), 버퍼층(20) 및 마스크층(30)을 발광 적층 구조(60)와 분리시킨다. 분리된 표면에는 불규칙한 요철이 형성될 수 있다. 기판(10) 등의 분리는 초음파 또는 물리적 진동, 충격의 인가에 의하여 실행될 수 있다. 예를 들어, 발광 적층 구조(60)가 형성된 기판(10)을 아세톤과 또는 메탄올 또는 증류수와 같은 용액에 넣고 초음파를 가하면, 반도체층(50)과 버퍼층(20)이 피라미드 구조(40)로만 연결되어 있는 분리층(90)에서, 피라미드 구조(40)가 절단되면서 분리가 일어난다. 또는, 피라미드의 맨 아래 부분이 기판으로부터 떨어져 분리가 일어난다. 이와 다르게, 간단한 충격을 인가하는 것에 의해서 피라미드 구조(40)를 절단할 수도 있다. 이에 따라, 반도체층(50)의 하면에 역피라미드 구조물이 형성된다. 역피라미드 구조물이란, 반도체층(50) 하면에서 멀어질수록 횡단면적이 증가하는 구조물을 의미한다. 즉, 반도체층(50)에 형성되는 역피라미드 구조물은 발광 소자와 상기 발광 소자 형성을 위한 기판(10)과의 분리를 용이하게 하는 구조물이다.
이와 다르게, 레이저 빔을 조사하여 분리를 수행하더라도, 이러한 경우, 종래의 레이저 리프트 오프 방법에 비하여, 상대적으로 결합력이 약한 분리층(90)의 피라미드 구조(40)에 레이저 빔을 조사하여 분리하게 되는 것이므로 즉, 레이저빔에 의한 열적, 기계적 손상이 피라미드 하부 부분의 좁은 영역에만 가해지므로 기판 분리시의 발광 적층 구조(60)에 손상을 주는 것 없이 기판(10)의 분리가 가능하다.
또, 이와 다르게, 기판(10) 및/또는 버퍼층(20)에 스트레인을 가하여 피라미드 구조(40)에 스트레스를 발생시켜, 피라미드 구조(40)를 절단할 수 있다.
분리층(90)의 존재로 인하여, 발광 소자가 기판(10)으로부터 분리가 용이하여, 복잡한 공정이 생략되고, 기판(10)으로부터 발광 소자를 분리하는 경우 발광 소자의 반도체층(50)에 손상을 발생시키지 않아서, 품질이 좋은 발광 소자를 제조할 수 있다.
도 5c는 분리된 발광 적층 구조의 하면의 SEM 사진으로서, 피라미드 구조(40)가 절단되면서 형성된 요철 패턴을 확인할 수 있다.
다음으로, 단계 S160에서, 발광 적층 구조(60)의 상부에 p형 전극(71)을 형성하고, 분리된 반도체층(50)의 하면(51)에 n형 전극(72)을 형성하여 발광 소자를 형성한다. n형 전극(72)은 상기 역피라미드 구조물 상에 형성될 수도 있고, 반도체층(50)의 하면(51)에 형성될 수도 있다. 또한, 각각의 전극(71, 72)은 설계에 따라서 별도의 중간층을 형성한 후에 완성할 수도 있다. 이때, 반도체층(50)의 하면(51)은 피라미드 구조(40)의 절단에 의하여 역피라미드 구조물이 형성될 수 있다. 또한 피라미드의 밑이 기판으로부터 떨어져 있으므로, 별도의 패턴 공정이 없이도 반도체층(50)의 하면(51)에 돌기 패턴이 형성되는 효과가 있을 수 있다.
설계에 따라서, p형 전극(71)은 발광 적층 구조물(60)의 형성(S140) 후 분리 단계 S150 이전에 바로 형성하여도 무방하다.
또한, S140 단계에 따라 기판(10)과의 분리 공정 이전의 구조인 반도체층(50)까지 형성된 기판(10)을 반도체 템플릿 기판으로 사용할 수 있다. 상기 반도체 템플릿 기판 상에 다양한 전자 소자 구조 등을 형성한 후 분리층을 분리하여 다양한 수직형의 반도체 소자를 제작하는 것도 본 발명의 하나가 될 수 있음도 당연하다.
다음으로, 도 2a 및 2b를 참조하여, 본 발명의 다른 실시예에 따른 발광 소자 제조 방법을 설명한다. 제2 실시예는 제1 실시예와 유사하나, 분리층의 영역을 나누어 결합력이 다른 영역을 형성하여 발광소자를 제조하는 방법에 관한 것이다. 따라서, 마스크층(30)을 형성할 때, 도 2a와 같이 상대적으로 결합력이 큰 제1 영역(31)과 상대적으로 결합력이 작은 영역(32)으로 나누어 노출 패턴의 직경과 간격을 다르게 형성한다. 즉, 상대적으로 결합력이 큰 제1 영역(31)은 결합력이 작은 제2 영역(32)에 비하여, 노출 패턴의 직경과 간격이 더 작게 되어 있다. 예를 들어, 제1 영역(31)의 노출 패턴의 직경과 간격을 1μm로 하고, 제2 영역(32)의 노출 패턴의 직경과 간격을 3μm 정도로 할 수 있다.
이러한 경우, 도 2b와 같이 피라미드 구조(40)를 형성할 때, 제1 영역(31)에서 형성되는 피라미드 구조(40)는 제2 영역(32)의 피라미드 구조(40)보다 경사도가 심하고 육각뿔끼리 더 붙게 있게 되어 상대적으로 빈 공간이 적어지게 된다. 따라서, 마스크층(30)과 반도체층(50) 사이에 형성되는 분리층(90)은 상대적으로 결합력이 작은 제1 분리부(91)와 상대적으로 결합력이 큰 제2 분리부(92)로 나뉘어지게 된다.
기판에 다수개의 발광 소자를 형성하는 경우에, 반도체층(50) 형성 이후의 공정 등에서 발생할 수 있는 물리적인 힘에 의하여 상대적으로 결합력이 작은 제2 분리부가 분리되더라도, 상대적으로 결합력이 큰 제1 분리부(91)에 의하여 발광 적층 구조물이 지지되도록 한다. 따라서, 제2 실시예의 경우는 분리층(90)의 분리 전에 p형 전극을 먼저 형성하는 경우에 유용하다.
다음으로, 도 3a 내지 도 3d를 참조하여, 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명한다. 상기에서 설명한 발광 소자 제조 방법은 하나의 발광 소자를 제조하는 방법을 위주로 설명한 것이었으나, 본 실시예의 발광 소자 제조 방법은 하나의 기판 위에 다수 개의 발광 소자를 형성하고 이를 기판으로부터 용이하게 분리할 뿐 아니라 각각의 발광 소자들도 서로 용이하게 분리할 수 있는 발광 소자 제조 방법에 대한 것이다. 도 1과 유사한 제조 방법에 대해서는 그 자세한 설명을 생략한다.
먼저, 도 1 을 참조하여 설명한 것과 같이 기판(10) 위에 버퍼층(20)을 형성하고, 버퍼층(20) 위에 도 3a에 도시된 바와 같은 마스크층(30)을 형성한다. 마스크층(30)은 다수 개의 발광 칩 영역(A)을 가지고 있다. 도 3a에서는 설명의 편의를 위하여 각각의 발광 칩 영역(A)을 사각형으로 도시하였으나, 발광 칩 영역(A)은 사각형에 한정되는 것이 아니라 원형 또는 육각형 등 다양한 설계에 따라 형성할 수 있다. 각각의 발광 칩 영역(A)은 소정의 칩 간격(d)만큼 이격되어 있다.
마스크층(30)의 각각의 발광 칩 영역 내에는 복수의 노출 패턴(39)이 형성되어 있다.
예를 들어, 본 발명의 일 실시예에서, 마스크층(30)을 형성한 후, 도 3b와 같이 HVPE 방식을 이용하여 버퍼층(20)으로부터 결정을 선택적으로 성장시켜 복수의 피라미드 구조(40)를 형성하고, 이어서 반도체층(50)을 형성한다. 이때, 반도체층(50)을 각각의 개별 발광 적층 구조로 구분하는 벽개면(55)이 형성될 수 있다. 벽개면(55)의 깊이는 칩 간격(d), 공정의 조건 등을 통하여 사용자가 원하는 깊이로 조절될 수 있다.
또한, 본 발명의 일 실시예에 있어서, 형성되는 발광 적층 구조(60)의 높이를 h라고 할 때, 높이 h와 칩 간격(d)와의 비율을 조절하는 것에 의해 벽개면(55)의 깊이가 조절될 수도 있다. 예를 들어, 칩간격(d)이 높이 h의 0.4~0.6배 보다 작도록 조절하여 도 3c에 도시된 것과 같이 반도체칩(50)의 일부만이 연결되고, 발광 적층 구조(60)는 각각 분리된 구조를 형성할 수 있다.
반도체층(50)의 형성이 완료되면, 도 3c와 같이 반도체층(50) 위에 발광 적층 구조(60)를 형성한다. 이때 발광 적층 구조(60)는 반도체층(50)의 벽개면(51)에 의해 각각의 발광 칩 영역으로 구분되어 형성된다.
도 3c와 같이 발광 적층 구조까지 형성된 후에는 각각의 발광 소자를 수직 및 수평 방향으로 분리한다. 상기 분리 공정은 다양한 순서로 수행될 수 있다. 예를 들어, 도 3d와 같이 분리층(90)을 중심으로 초음파, 진동, 충격 등을 인가하여 수직 방향으로 기판 등을 먼저 분리하고, 다음으로, 각각의 발광 소자를 수평 방향으로 분리할 수 있다. 수평 방향의 분리는 물리적 충격, 가압 등의 다양한 방법으로 수행될 수 있으며, 예를 들어 소자들 위로 필름을 붙인 후 롤러로 압착하여 각각의 발광 소자를 분리할 수 있다. 이와 다르게, 적절한 진동 또는 압력을 가하여 수직 방향의 분리과 수평 방향의 분리를 동시에 수행할 수도 있다.
다음으로, 발광 적층 구조(60)의 상부에 p형 전극(도시되지 않음)을 형성하고, 분리된 반도체층(50)의 하면에 n형 전극(도시되지 않음)을 형성하여 발광 소자를 완성한다. 각각의 전극은 설계에 따라서 별도의 중간층을 형성한 후에 완성하여도 된다. 경우에 따라서, p형 전극(도시되지 않음)은 수직 분리 단계 전 또는 후, 수평 분리 단계 후중 적절한 시기에 형성할 수 있다. 또한, n형 전극(도시되지 않음)은 수평 분리단계 전 또는 후에 형성할 수 있다.
p형 전극(도시되지 않음)과 n형 전극(도시되지 않음)을 각각의 발광 칩으로 분리한 후에 형성하는 경우는 도 4와 같은 전극 형성용 지그(200)를 사용할 수 있다. 지그(200)는 다수의 발광 칩을 각각 수용할 수 있는 적절한 크기의 칩 장착부(210)를 매트릭스 형태로 구비한다. 칩 선별기에 의해 칩을 선별하여 지그의 각각의 칩 장착부(210)에 넣은 후 전극을 형성하는 것이다.
도 3e 내지 도 3g를 참조하면, 본 발명의 다른 실시예에 있어서, 마스크층(30)을 형성한 후, 버퍼층(20)으로부터 결정을 선택적으로 성장시켜 복수의 피라미드 구조(40)를 형성하고, 이어서 반도체층(50)을 형성한다. 이때, 도 3e에 도시된 것과 같이, 반도체층(50)은 개별적인 발광 소자 단위로 서로 분리되어 형성될 수 있다. 예를 들어, 칩간격(d)가 높이(h)의 0.4~0.6배 보다 크도록 조절하여 개별적으로 분리된 반도체층(50) 및 개별 발광 소자 구조(60)를 형성할 수 있다. 즉, 도 3f에 도시된 것과 같이 각각의 반도체층(50) 상에 발광 소자 구조(60)를 형성하고 도 3g에 도시된 것과 같이 분리하여 개별 발광 소자 구조(60)를 획득할 수 있다. 이후, 발광 적층 구조(60)의 상부에 p형 전극(도시되지 않음)을 형성하고, 분리된 반도체층(50)의 하면에 n형 전극(도시되지 않음)을 형성하여 발광 소자를 완성한다.
본 발명의 발광 소자는 반도체층의 피라미드 구조 위에 반도체층을 형성한 후에 발광 적층 구조를 형성함으로써, 결정 결함밀도가 감소되어 기판 의존성을 최소로 할 수 있다.
또한, 본 발명은 수직형 발광 소자를 제조 시에 고가의 전도성 금속 기판을 사용할 필요가 없을 뿐 아니라, 절연성 기판을 사용할 때 필수적인 레이저 리프트 오프 공정이 필요 없이 간단하게 기판을 분리할 수 있기 때문에 유용하다. 따라서, 수직형 발광 소자의 생산 공정이 간단해지고 생산 단가도 크게 낮출 수 있다.
더욱이, 본 발명에 따른 실시예에서는 발광 칩 영역의 칩 간격과 적층 발광 구조의 높이를 조절하여 발광 칩 영역 육각뿔 구조를 형성하여 평탄화 질화물 반도체층을 형성하므로, 수직 분리뿐 아니라 발광 칩 사이의 수평 분리도 용이하게 할 수 있도록 하여 생산 공정을 단순화시킬 수 있다.
본 발명의 발광 소자 제조 방법에 따르면, 평탄화 질화물 반도체층 하면이 육각뿔 구조가 일부 잘려나간 형태의 요철 패턴이 형성됨으로써 추가의 공정 없이 광 방출 효율이 극대화될 수 있는 발광 소자를 제공할 수 있다.
이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.

Claims (36)

  1. 반도체층
    상기 반도체층 제1 면 상에 형성된 발광 적층 구조물 및
    상기 제1 면의 반대면인 상기 반도체층의 제2 면에 형성되고, 상기 제2 면에서 수직인 방향으로 연장될수록 단면적이 감소하는 복수의 역피라미드 구조물을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 역피라미드 구조물의 단면은 원형 또는 다각형을 포함하는 발광 소자.
  3. 제 2 항에 있어서,
    상기 역피라미드 구조물의 직경은 0.5-5 μm이고, 역피라미드 구조물의 간격은 0.5~10 μm인 발광 소자.
  4. 제 3 항에 있어서,
    상기 반도체층은 질화물을 포함하고, 상기 역피라미드 구조물의 횡단면은 상기 제2 면에 평행한 발광소자.
  5. 제 3 항에 있어서,
    상기 역피라미드 구조물과 상기 반도체층은 질화물을 포함하는 발광 소자
  6. 제 5 항에 있어서,
    상기 반도체층은 기판으로부터 분리된 반도체층이고, 상기 역피라미드 구조물은 상기 기판과 상기 반도체층의 분리를 용이하도록 하는 발광 소자.
  7. 제 1 항에 있어서,
    상기 역피라미드 구조물은 제1 경사를 갖는 제1 역피라미드 구조물 및 상기 제1 경사와 상이한 경사를 갖는 제2 역피라미드 구조물을 포함하는 발광 소자.
  8. 제 2 항에 있어서,
    상기 제1 역피라미드 구조물의 단면적은 상기 제2 역피라미드 구조물의 단면적보다 큰 발광 소자.
  9. 반도체층,
    상기 반도체층 제1 면 상에 형성된 발광 적층 구조물 및
    상기 제1 면의 반대면인 상기 반도체층의 제2 면에 형성된 높이가 상이한 복수의 요철을 포함하는 발광 소자.
  10. 제 1 항 내지 제 9 항의 발광 소자를 포함하는 조명.
  11. 기판 상에 버퍼층을 형성하는 단계,
    상기 버퍼층 상에 돌출된 복수의 피라미드 구조물을 형성하는 단계;
    상기 피라미드 구조물의 상부로부터 결정 성장을 통해 상기 버퍼층과 이격된 반도체층을 형성하되, 상기 피라미드 구조물은 상기 버퍼층과 상기 반도체층을 연결하고 있는, 단계;
    상기 반도체층 상에 발광 적층 구조물을 형성하는 단계 및
    상기 피라미드 구조물을 절단하거나 또는 상기 피라미드 구조물과 상기 버퍼층과 접촉하는 면을 분리하여 상기 반도체층과 상기 버퍼층을 분리하는 단계를 포함하는 발광 소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 버퍼층 상에 돌출된 복수의 피라미드 구조물을 형성하는 단계는
    상기 버퍼층의 일부를 결정 성장시켜 복수의 피라미드 구조물을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 버퍼층의 일부를 결정 성장시키는 단계는
    상기 버퍼층 상에 노출 패턴을 갖는 마스크층을 형성시키는 단계;
    상기 노출 패턴에 의해 노출되는 상기 버퍼층의 일부를 결정 성장시키는 단계를 포함하는 발광 소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 반도체층 및 상기 발광 적층 구조물은 질화물을 포함하는 물질을 이용하여 형성되고, 상기 반도체층을 형성하는 단계 및 상기 발광 적층 구조물을 형성하는 단계는 순차적으로 수행되는 발광 소자의 제조 방법.
  15. 제 12 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계는
    상기 피라미드 구조물의 일부를 상기 반도체층에 잔류시키는 단계를 포함하는 발광 소자의 제조 방법.
  16. 제 15 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계 이후에,
    상기 발광 적층 구조물의 제 1면에 제 1전극을 형성하고, 상기 피라미드 구조물의 일부가 잔류하는 상기 반도체층의 제2 면에 제 2전극을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  17. 제 14 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계 이전에,
    상기 발광 적층 구조물의 제 1면에 제 1전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  18. 제 15 항에 있어서,
    상기 피라미드 구조물을 절단하여 상기 반도체층과 상기 버퍼층을 분리하는 단계는 물리적 충격을 이용하는 발광 소자의 제조 방법.
  19. 제 15 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계는 상기 기판에 스트레인을 가하는 단계를 포함하는 발광 소자의 제조 방법.
  20. 기판 상에 버퍼층을 형성하는 단계,
    상기 버퍼층을 복수의 개별 발광 소자 영역으로 구분하여, 상기 개별적인 발광 소자 영역 상에 분리된 개별 반도체층을 형성하되, 상기 개별 발광 소자 영역에 형성된 개별 반도체층과 상기 개별 발광 소자 영역에 대응하는 버퍼층은 복수의 돌기에 의해 연결되어 있는 단계,
    상기 개별 반도체층 상에 발광 적층 구조물을 형성하는 단계 및
    상기 피라미드 구조물을 절단하거나 또는 상기 피라미드 구조물과 상기 버퍼층과 접촉하는 면을 분리하여 상기 반도체층과 상기 버퍼층을 분리하는 단계를 포함하는 발광 소자의 제조 방법.
  21. 제 20 항에 있어서,
    상기 버퍼층을 복수의 개별 발광 소자 영역으로 구분하여, 상기 개별적인 발광 소자 영역 상에 분리된 개별 반도체층을 형성하는 단계는,
    상기 복수의 개별 발광 소자 영역에 해당하는 상기 버퍼층을 결정 성장시켜 상기 복수의 돌기를 형성하는 단계;
    상기 복수의 돌기 상부를 결정 성장시켜 상기 개별 반도체층을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  22. 제 21 항에 있어서,
    상기 돌기는 상기 버퍼층으로부터 상기 반도체층으로 갈수록 단면적이 좁아지는 피라미드 구조물이고,
    상기 돌기를 절단하여 상기 개별 반도체층을 상기 버퍼층으로부터 분리하는 단계는 물리적인 충격을 가하는 단계를 포함하는 발광 소자의 제조 방법.
  23. 제 20 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계는
    상기 절단된 돌기의 일부를 상기 반도체층에 잔류시키는 단계를 포함하는 발광 소자의 제조 방법.
  24. 제 23 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계 이후에,
    상기 발광 적층 구조물의 제 1면에 제 1전극을 형성하고, 상기 돌기의 일부가 잔류하는 상기 반도체층의 제2 면에 제 2전극을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  25. 제 23 항에 있어서,
    상기 반도체층과 상기 버퍼층을 분리하는 단계 이전에,
    상기 발광 적층 구조물의 제 1면에 제 1전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  26. 기판 상에 버퍼층을 형성하는 단계,
    상기 버퍼층을 복수의 발광 소자 영역으로 구분하여, 상기 각각의 발광 소자 영역에 복수의 피라미드 구조물을 각각 형성하는 단계,
    상기 피라미드 구조물 상부로부터, 상기 피라미드 구조물을 성장시켜 상기 각각의 발광 소자 영역을 구분하는 벽개면을 갖는 반도체층을 형성하되, 상기 반도체층과 상기 버퍼층은 상기 피라미드 구조물에 의해 연결되어, 상기 반도체층과 상기 버퍼층은 이격되어 있는 단계
    상기 반도체층상에 발광 적층 구조물을 형성하여 개별적인 예비 발광 소자를 형성하는 단계
    상기 피라미드 구조물을 절단하여 상기 반도체층과 상기 버퍼층을 박리하는 단계;
    상기 벽개면을 중심으로 상기 개별적인 예비 발광 소자를 분리하는 단계를 포함하는 발광 소자의 제조 방법.
  27. 제 26 항에 있어서,
    상기 피라미드 구조물을 절단하여 상기 반도체층 및 상기 버퍼층을 박리하는 단계는 상기 피라미드 구조물을 절단하여, 상기 반도체층의 일면에 상기 피라미드 구조물의 일부를 잔류시키는 단계를 포함하는 발광 소자의 제조 방법.
  28. 제 26 항에 있어서,
    상기 피라미드 구조물을 절단하여 상기 반도체층과 상기 버퍼층을 박리하는 단계와 상기 벽개면을 중심으로 상기 개별적인 예비 발광 소자를 분리하는 단계는 동시에 수행되는 발광 소자의 제조 방법.
  29. 제 26 항에 있어서,
    상기 피라미드 구조물의 간격을 조절하여 상기 벽개면의 깊이를 조절하는 단계를 포함하는 발광 소자의 제조 방법.
  30. 제 26 항에 있어서,
    상기 복수의 발광 소자 영역 사이의 간격은 상기 발광 적층 구조물의 높이의 0.4배~0.6 배보다 작은 발광 소자의 제조 방법.
  31. 기판 상에 버퍼층을 형성하는 단계,
    상기 버퍼층을 복수의 발광 소자 영역으로 구분하여, 상기 각각의 발광 소자 영역에 복수의 피라미드 구조물을 각각 형성하는 단계,
    상기 피라미드 구조물 상부로부터, 상기 피라미드 구조물을 성장시켜 상기 각각의 발광 소자 영역에 해당하며 서로 이격되어 있는 반도체층을 형성하되, 상기 반도체층과 상기 버퍼층은 상기 피라미드 구조물에 의해 연결되어, 상기 반도체층과 상기 버퍼층은 이격되어 있는 단계,
    상기 각각의 반도체층 상에 발광 적층 구조물을 형성하여 개별적인 발광 소자를 형성하는 단계,
    상기 피라미드 구조물을 절단하여 각각의 발광 소자를 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  32. 제 31 항에 있어서,
    상기 복수의 발광 소자 영역 사이의 간격은 상기 발광 적층 구조물의 높이의 0.4배~0.6 배보다 큰 발광 소자의 제조 방법.
  33. 기판 상에 형성된 버퍼층,
    상기 버퍼층 상에 형성된 복수의 피라미드 구조물,
    상기 버퍼층과 이격되고 상기 복수의 피라미드 구조물에 의해 상기 버퍼층과 연결되어 상기 버퍼층 상에 형성된 반도체층을 포함하는 반도체 기판 템플릿.
  34. 기판 상에 형성되고 복수의 예비 발광 영역으로 구분되는 버퍼층,
    상기 복수의 예비 발광 영역의 개별 예비 발광 영역으로부터 상부로 돌출된 복수의 돌기,
    상기 돌기 상에 형성되고 상기 버퍼층과 이격되며 상기 개별 예비 발광 영역 상에 형성된 개별 반도체층을 포함하는 반도체 기판 템플릿.
  35. 제 34 항에 있어서,
    상기 돌기는 상기 버퍼층으로부터 상부로 갈수록 단면적이 감소하는 피라미드 구조물을 포함하는 반도체 기판 템플릿.
  36. 기판 상에 버퍼층을 형성하는 단계,
    상기 버퍼층을 복수의 발광 소자 영역으로 구분하여, 상기 각각의 발광 소자 영역에 복수의 피라미드 구조물을 각각 형성하는 단계,
    상기 피라미드 구조물 상부로부터, 상기 피라미드 구조물을 성장시켜 상기 각각의 발광 소자 영역에 해당하는 각각의 반도체층을 형성하되, 상기 반도체층과 상기 버퍼층은 상기 피라미드 구조물에 의해 연결되어, 상기 반도체층과 상기 버퍼층은 이격되어 있는 단계,
    상기 각각의 반도체층 상에 발광 적층 구조물을 형성하되, 상기 각각의 발광 소자 영역 사이의 간격에 대한 상기 발광 적층 구조물의 높이의 비를 조절하여 개별적인 발광 소자를 형성하는 단계,
    상기 피라미드 구조물을 절단하여 각각의 발광 소자를 형성하는 단계를 포함하는 발광 소자의 제조 방법.
PCT/KR2011/002238 2010-03-31 2011-03-31 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법 WO2011122882A2 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013502484A JP5512877B2 (ja) 2010-03-31 2011-03-31 半導体テンプレート基板、半導体テンプレート基板を用いる発光素子及びその製造方法
EP11763054.1A EP2555256A4 (en) 2010-03-31 2011-03-31 SUBSTRATE FOR SEMICONDUCTOR MODEL, LIGHT EMITTING ELEMENT USING SUBSTRATE FOR SEMICONDUCTOR MODEL, AND PROCESS FOR PRODUCING SAME
CN201180026689XA CN103038901A (zh) 2010-03-31 2011-03-31 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
US13/638,165 US8716042B2 (en) 2010-03-31 2011-03-31 Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0029496 2010-03-31
KR1020100029496A KR101116904B1 (ko) 2010-03-31 2010-03-31 질화물 반도체 결정 제조 방법 및 발광 소자 제조 방법
KR1020100059632A KR101134130B1 (ko) 2010-06-23 2010-06-23 질화물 반도체 발광 소자 제조 방법
KR10-2010-0059632 2010-06-23

Publications (3)

Publication Number Publication Date
WO2011122882A2 WO2011122882A2 (ko) 2011-10-06
WO2011122882A3 WO2011122882A3 (ko) 2012-01-26
WO2011122882A4 true WO2011122882A4 (ko) 2012-03-29

Family

ID=44720424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/002238 WO2011122882A2 (ko) 2010-03-31 2011-03-31 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US8716042B2 (ko)
EP (1) EP2555256A4 (ko)
JP (1) JP5512877B2 (ko)
CN (1) CN103038901A (ko)
WO (1) WO2011122882A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP2015201488A (ja) * 2014-04-04 2015-11-12 旭化成イーマテリアルズ株式会社 積層体、及びこれを用いた発光素子の製造方法
JP6670683B2 (ja) * 2016-06-07 2020-03-25 株式会社Ｓｃｒｅｅｎラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
US10484428B2 (en) * 2016-06-09 2019-11-19 LGS Innovations LLC Methods and systems for securing VPN cloud servers
CN106098875B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
CN106169524B (zh) * 2016-08-16 2019-02-05 西安交通大学 一种微纳金字塔氮化镓基发光二极管阵列及其制备方法
CN106206875B (zh) * 2016-08-16 2018-08-10 西安交通大学 一种柔性金字塔阵列GaN基半导体发光二级管及其制作方法
CN108470804A (zh) * 2018-03-27 2018-08-31 华灿光电（浙江）有限公司 一种发光二极管芯片的制作方法、衬底及发光二极管芯片
CN108878598B (zh) * 2018-05-31 2020-03-27 华灿光电（浙江）有限公司 一种垂直结构发光二极管芯片的制作方法
CN109148653A (zh) * 2018-08-30 2019-01-04 湘能华磊光电股份有限公司 6英寸图形化蓝宝石衬底及制备方法和led外延片
CN109994562A (zh) * 2019-04-17 2019-07-09 华南理工大学 超多晶面六角锥图形化GaAs衬底上纳米柱及制备方法
CN110957407B (zh) * 2019-12-13 2021-04-09 深圳第三代半导体研究院 衬底、led及其制造方法
FR3118305B1 (fr) * 2020-12-22 2023-06-09 Commissariat Energie Atomique Procédé de réalisation d’une couche de nitrure
KR102391807B1 (ko) * 2021-09-16 2022-04-29 이지그룹 주식회사 발광시트 및 이를 이용한 도로 표지판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60030279T2 (de) * 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4206629B2 (ja) 2000-10-04 2009-01-14 パナソニック株式会社 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
JP2004158546A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Works Ltd 半導体発光素子
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP2005142415A (ja) * 2003-11-07 2005-06-02 Sony Corp ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
KR100568830B1 (ko) * 2004-08-26 2006-04-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
WO2010020077A1 (en) * 2008-08-22 2010-02-25 Lattice Power (Jiangxi) Corporation Method for fabricating ingaain light-emitting device on a combined substrate
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
KR101142082B1 (ko) 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자

Also Published As

Publication number Publication date
JP5512877B2 (ja) 2014-06-04
CN103038901A (zh) 2013-04-10
US8716042B2 (en) 2014-05-06
US20130020594A1 (en) 2013-01-24
JP2013524502A (ja) 2013-06-17
WO2011122882A3 (ko) 2012-01-26
EP2555256A4 (en) 2015-09-16
EP2555256A2 (en) 2013-02-06
WO2011122882A2 (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
WO2011122882A4 (ko) 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법
CN102157644B (zh) 具有垂直结构的发光二极管及其制造方法
WO2012093758A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
US7564064B2 (en) Semiconductor light emitting device, an integrated semiconductor light emitting apparatus, an image display apparatus, and an illuminating apparatus having a semiconductor layer with conical crystal portion
CN101621099B (zh) 电路结构
JP4848638B2 (ja) 半導体素子の形成方法および半導体素子のマウント方法
KR101692410B1 (ko) 발광소자 및 그 제조방법
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
US8815618B2 (en) Light-emitting diode on a conductive substrate
KR100632004B1 (ko) 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
WO2011129548A2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
JP2007053381A (ja) 垂直構造の窒化ガリウム系ｌｅｄ素子の製造方法
US20100244065A1 (en) Semiconductor light emitting device grown on an etchable substrate
CN102097542A (zh) 具有排热结构的垂直结构发光二极管的形成方法
WO2021081308A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
KR100705225B1 (ko) 수직형 발광소자의 제조방법
WO2010036002A2 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
KR20190119880A (ko) 반도체 발광소자 패널을 제조하는 방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
CN101438422A (zh) 具有改善的光提取的激光剥离发光二极管
KR20120079670A (ko) 질화물 반도체 발광소자 제조방법
US20090274883A1 (en) Nitride semiconductor substrate and method for forming the same
CN115210883A (zh) 包括金属网格的激光剥离加工系统
KR20120044633A (ko) 반도체 소자 제조 방법
KR101134130B1 (ko) 질화물 반도체 발광 소자 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180026689.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11763054

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13638165

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013502484

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2011763054

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011763054

Country of ref document: EP