CN113632200A - 平坦化外延横向生长层上的表面的方法 - Google Patents

平坦化外延横向生长层上的表面的方法 Download PDF

Info

Publication number
CN113632200A
CN113632200A CN202080024824.6A CN202080024824A CN113632200A CN 113632200 A CN113632200 A CN 113632200A CN 202080024824 A CN202080024824 A CN 202080024824A CN 113632200 A CN113632200 A CN 113632200A
Authority
CN
China
Prior art keywords
layer
growth
group iii
iii nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080024824.6A
Other languages
English (en)
Inventor
神川刚
S.甘德罗图拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN113632200A publication Critical patent/CN113632200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/3203—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth on non-planar substrates to create thickness or compositional variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

一种平坦化外延横向过度生长(ELO)层上的表面的方法，导致获得具有岛状III族氮化物半导体层的平滑表面。岛状III族氮化物半导体层是通过在ELO层彼此聚结之前停止它们的生长而形成的。然后，在生长至少一些III族氮化物器件层之前移除生长限制掩模。移除掩模减少了对岛状III族氮化物半导体层的侧分面的过量气体供应，这有助于在岛状III族氮化物半导体层上获得平滑的表面。该方法还避免了由来自掩模的分解的n型掺杂剂(诸如硅和氧原子)对p型层的补偿。

Description

平坦化外延横向生长层上的表面的方法
相关申请的交叉引用
根据35U.S.C第119(e)节，本申请要求以下共同待决且共同转让的申请的权益：
由Takeshi Kamikawa和Srinivas Gandrothula于2019年3月1日提交的、题为“平坦化外延横向生长层上的表面的方法(METHOD FOR FLATTENING A SURFACE ON ANEPITAXIAL LATERAL GROWTH LAYER)”、代理案卷号为G&C 30794.0720USP1(UC 2019-409-1)的美国临时申请序列号62/812,453；
该申请通过引用并入本文。
本申请与以下共同待决且共同转让的申请有关：
由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2019年10月24日提交的、题为“移除基板的方法(METHOD OF REMOVING A SUBSTRATE)”、代理案卷号为30794.0653USWO(UC 2017-621-1)的美国发明专利申请号16/608,071，该申请根据35U.S.C第365(c)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2018年5月7日提交的、题为“移除基板的方法(METHOD OF REMOVING ASUBSTRATE)”、代理案卷号为30794.0653WOU1(UC 2017-621-2)的共同待决和共同转让的PCT国际专利申请号PCT/US18/31393的权益，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2017年5月5日提交的、题为“移除基板的方法(METHOD OF REMOVING A SUBSTRATE)”、代理案卷号为30794.0653USP1(UC 2017-621-1)的共同待决和共同转让的美国临时专利申请号62/502,205的权益；
由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2018年9月17日提交的、题为“使用裂开技术移除基板的方法(METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE)”、代理案卷号为30794.0659WOU1(UC 2018-086-2)的PCT国际专利申请号PCT/US18/51375，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Hongjian Li于2017年9月15日提交的、题为“使用裂开技术移除基板的方法(METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE)”、代理案卷号为30794.0659USP1(UC 2018-086-1)的共同待决和共同转让的美国临时专利申请号62/559,378的权益；
由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2019年4月1日提交的、题为“使用外延横向过度生长制造非极性和半极性器件的方法()METHOD OFFABRICATING NONPOLAR AND SEMIPOLAR DEVICES USING EPITAXIAL LATERALOVERGROWTH)”、代理案卷号为30794.0680WOU1(UC 2018-427-2)的PCT国际专利申请号PCT/US19/25187，该申请根据35U.S.C第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Hongjian Li于2018年3月30日提交的、题为“使用外延横向过度生长制造非极性和半极性器件的方法(METHOD OF FABRICATING NONPOLAR AND SEMIPOLAR DEVICESUSING EPITAXIAL LATERAL OVERGROWTH)”、代理案卷号为G&C 30794.0680USP1(UC 2018-427-1)的共同待决和共同转让的美国临时专利申请序列号62/650,487的权益；
由Takeshi Kamikawa和Srinivas Gandrothula于2019年5月17日提交的、题为“划分一个或多个器件的条的方法(METHOD FOR DIVIDING A BAR OF ONE OR MOREDEVICES)”、代理案卷号为30794.0681WOU1(UC 2018-605-2)的PCT国际专利申请号PCT/US19/32936，该申请根据35U.S.C.第119(e)节要求由Takeshi Kamikawa和SrinivasGandrothula于2018年5月17日提交的、题为“划分一个或多个器件的条的方法(METHOD FORDIVIDING A BAR OF ONE OR MORE DEVICES)”、代理案卷号为G&C 30794.0681USP1(UC2018-605-1)的共同待决且共同转让的美国临时申请序列号62/672,913的权益；
由Srinivas Gandrothula和Takeshi Kamikawa于2019年5月30日提交的、题为“从半导体基板移除半导体层的方法(METHOD OF REMOVING SEMICONDUCTING LAYERS FROM ASEMICONDUCTING SUBSTRATE)”、代理案卷号为30794.0682WOU1(UC 2018-614-2)的PCT国际专利申请号PCT/US19/34686，该申请根据35U.S.C.第119(e)节要求由SrinivasGandrothula和Takeshi Kamikawa于2018年5月30日提交的、题为“从半导体基板移除半导体层的方法(METHOD OF REMOVING SEMICONDUCTING LAYERS FROM A SEMICONDUCTINGSUBSTRATE)”、代理案卷号为G&C 30794.0682USP1(UC 2018-614-1)的共同待决且共同转让的美国临时申请序列号62/677,833的权益；
由Takeshi Kamikawa和Srinivas Gandrothula于2019年10月31日提交的、题为“使用外延横向过度生长获得平滑表面的方法(METHOD OF OBTAINING A SMOOTH SURFACEWITH EPITAXIAL LATERAL OVERGROWTH)”、代理案卷号为30794.0693WOU1(UC 2019-166-2)的PCT国际专利申请号PCT/US19/59086，该申请根据35U.S.C.第119(e)节要求由TakeshiKamikawa和Srinivas Gandrothula于2018年10月31日提交的、题为“使用外延横向过度生长获得平滑表面的方法(METHOD OF OBTAINING A SMOOTH SURFACE WITH EPITAXIALLATERAL OVERGROWTH)”、代理案卷号为G&C 30794.0693USP1(UC 2019-166-1)的共同待决且共同转让的美国临时申请序列号62/753,225的权益；以及
由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2020年1月16日提交的、题为“使用沟槽移除器件的方法(METHOD FOR REMOVAL OF DEVICES USING ATRENCH)”、代理案卷号为30794.0713WOU1(UC 2019-398-2)的PCT国际专利申请号PCT/US20/13934，该申请根据35U.S.C.第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Masahiro Araki于2019年1月16日提交的、题为“使用沟槽移除器件的方法(METHOD FOR REMOVAL OF DEVICES USING A TRENCH)”、代理案卷号为G&C30794.0713USP1(UC 2019-398-1)的共同待决且共同转让的美国临时申请序列号62/793,253的权益；
所有这些申请都通过引用并入本文。
发明背景
技术领域
本发明涉及一种平坦化外延横向生长层上的表面的方法。
背景技术
目前，一些器件制造商使用基于III族氮化物的基板，诸如GaN或AlN基板来生产用于照明、光存储等的激光二极管(LD)和发光二极管(LED)。然而，众所周知，基于III族氮化物的基板非常昂贵。
先前已经尝试从基于III族氮化物的基板移除基于III族氮化物的半导体层来回收基板。在一个示例中，首先使用外延横向过度生长(ELO)和生长限制掩模在基板上生长III族氮化物层。III族氮化物层的生长在III族氮化物层彼此聚结之前停止。这使得在执行在岛状III族氮化物半导体层上形成脊结构的器件工艺之后，容易移除所得岛状III族氮化物半导体层。
使用这种方法允许使用金属有机化学气相沉积(MOCVD)在分立的ELO III族氮化物层上生长III族氮化物器件层。在使用MOCVD的常规外延生长中，可以在平坦基板或具有模板层的平坦基板上执行生长。然而，III族氮化物器件层生长在分立的外延层上，并且这种生长不能在具有分立的ELO III族氮化物层的基板上获得平坦的表面外延层。
恶化的表面粗糙度意味着每层具有一厚度的平面内分布。为了改进器件的特性，每层的该厚度的平面内分布需要减少。例如，如果该厚度的平面内分布在p层中，则每个器件的光学限制因子是不同的。改进表面粗糙度会减少该厚度的平面内分布。
在另一方面，生长限制掩模典型地是SiO2、SiN等。在这些情况下，Si和O是GaN层的n型掺杂剂。如果生长限制掩模暴露或未被一些东西覆盖，则可以在生长p型层时补偿n型层。
本发明的目的是在III族氮化物器件层生长后获得平滑的表面。
发明内容
为了克服上述现有技术中的限制，并为了克服在阅读和理解本说明书后将变得显而易见的其它限制，本发明公开了一种获得具有分立的ELO III族氮化物层的平滑表面的方法。此外，本发明成功地改进了分立的ELO III族氮化物层上的III族氮化物器件层的表面粗糙度。
在另一方面，这对于将器件顶面朝下安装以抑制器件的条的边缘处的边缘生长是至关重要的。来自材料气体的原子供应不均匀会导致这种现象。本发明已经成功地抑制了边缘生长。
具体地，本发明执行以下步骤：经由MOCVD或其他方法使用生长限制掩模在基板上生长ELO III族氮化物层；ELO III族氮化物层彼此保持分离和分立；从MOCVD反应器中移除基板以移除生长限制掩模；通过湿法或干法蚀刻移除生长限制掩模；移除生长限制掩模后，在ELO III族氮化物层和基板上生长III族氮化物器件层，从而得到岛状III族氮化物半导体层；使用岛状III族氮化物半导体层制造器件；从基板中移除器件的条；并且使用裂开方法将器件的条划分成芯片或单独的器件。
在生长III族氮化物器件层后，很难平坦化它们的表面。这对于包含三元和四元化合物III族氮化物半导体层的III族氮化物半导体层尤其适用。
研究已经公开，生长不均匀是由气体供应不均匀引起的，这会影响表面的平坦并导致有源层的发射图案不均匀。此外，生长的不均匀发生在岛状III族氮化物半导体层的边缘附近的部分，这是由每个部分的供应原子的数量的差异引起的。
在本发明中，分离ELO III族氮化物层加剧了生长的不均匀的这个问题，这增加了边缘的数量。此外，由于与使用普通晶片的常规生长相比，平坦表面区域的宽度窄，因此更容易出现生长的不均匀。此外，在生长ELO III族氮化物层之后和生长III族氮化物器件层(诸如p型层)之前移除生长限制掩模使得生长的不均匀更可能发生。
另一方面，III族氮化物层可以在高于700℃的温度下生长；在一些情况下，生长温度超过1000℃以改进晶体质量。这种高生长温度使得SiO2生长限制掩模分解为Si原子和O原子，Si原子和O原子被释放到生长气氛中。在这种情况下，在p型层生长期间分解的Si原子和O原子导致p型层被作为n型掺杂剂的Si和O补偿。不幸地，这种补偿会导致p型层的串联电阻增加。本发明通过在p型层生长之前移除生长限制掩模来避免p型层的这种补偿。
通常，在发射器件中，III族氮化物器件层按以下顺序生长：n型层、有源层、电子阻挡层(EBL)和p型层。优选地，在生长p型层之前移除生长限制掩模。更优选地，在生长ELOIII族氮化物层之后移除生长限制掩模。通过这样做，可以在生长III族氮化物器件层之后为岛状III族氮化物半导体层获得平滑的表面。
因此，在器件工艺之前移除生长限制掩模有两个优点。一个优点是获得平滑的表面。另一个优点是避免了由于生长限制掩模的分解而导致的p型层的补偿。采用本发明可以解决这两个问题。
附图说明
现在参考附图，其中相同的附图标记始终代表相应的部分：
图1(a)和1(b)是根据本发明的实施例的基板、生长限制掩模和外延层的示意图。
图2(a)、2(b)、2(c)、2(d)、2(e)、2(f)、2(g)、2(h)和2(i)是根据本发明的实施例的比较在有和没有生长限制掩模的情况下获得的结果的示意图和扫描电子显微镜(SEM)图像。
图3(a)、3(b)、3(c)、3(d)、3(e)和3(f)是根据本发明的一个实施例的岛状基于III族氮化物的半导体层的扫描电子显微镜(SEM)图像。
图4是根据本发明的一个实施例的由岛状基于III族氮化物的半导体层形成的激光二极管器件的截面图。
图5(a)、5(b)、5(c)和5(d)图示了根据本发明的一个实施例的如何沿着器件的条以周期性长度形成划分支撑区域。
图6(a)和6(b)还图示了根据本发明的一个实施例的如何沿着器件的条以周期性长度形成划分支撑区域。
图7(a)和7(b)分别显示了对于仅(1-100)、(20-21)和(20-2-1)平面，器件的条被移除后的器件的条的背侧和移除器件的条后的基板的表面的SEM图像。
图8(a)、8(b)、8(c)、8(d)、8(e)、8(f)和8(g)图示了根据本发明的一个实施例的用于移除器件的条的过程。
图9(a)和9(b)是来自不同基板平面的器件的条的SEM图像。
图10(a)、10(b)、10(c)、10(d)和10(e)是来自c平面(0001)基板平面的器件的条的SEM图像。
图11(a)和11(b)图示了根据本发明的一个实施例的用于多个器件的多个条的生长限制掩模。
图12(a)和12(b)是在移除器件的条之后没有错切取向的(1-100)平面的非常平滑表面的SEM图像。
图13(a)和13(b)是具有朝向m平面的错切取向为0.7度的(0001)平面的器件的条被移除之后基板的表面的SEM图像。
图14示出了在移除器件的条后(20-21)独立式GaN基板的表面的SEM图像和材料性质。
图15(a)、15(b)、15(c)、15(d)、15(e)和15(f)图示了根据本发明的一个实施例的在已使用聚合物胶带从基板移除条之后划分器件的条的过程。
图16图示了根据本发明的一个实施例的用于器件的分面的涂覆工艺。
图17(a)、17(b)和17(c)图示了根据本发明的一个实施例的如何将引线键合附接到器件，以及如何在沟槽处划分散热板。
图18(a)和18(b)图示了根据本发明的一个实施例的散热板如何被划分为分离的器件。
图19(a)和19(b)图示了根据本发明的一个实施例的用于器件的测试设备。
图20示图示了根据本发明的一个实施例的用于激光二极管器件的TO-can封装体。
图21图示了根据本发明的一个实施例的用于包括散热板的器件的封装体。
图22(a)和22(b)图示了根据本发明的一个实施例的层弯曲区域中的层的蚀刻。
图23(a)和23(b)图示了根据本发明的一个实施例的聚合物膜的结构。
图24(a)、24(b)和24(c)是图示根据本发明的实施例的在有和没有生长限制掩模的情况下的生长的示意图。
图25(a)、25(b)、25(c)和25(d)是图示根据本发明的实施例的在有和没有生长限制掩模的情况下的生长的示意图。
图26(a)和26(b)是图示根据本发明的实施例的在有和没有生长限制掩模的情况下的生长的示意图。
图27(a)和27(b)是图示了根据本发明的实施例的在有和没有生长限制掩模的情况下在生长ELO III族氮化物层和III族氮化物器件层之后剩余空间的形状的SEM图像和示意图。
图28图示了根据本发明的一个实施例的将其顶面朝下安装到散热板的器件。
图29(a)和29(b)是图示了根据本发明实施例的III族氮化物器件层的表面的SEM图像。
图30(a)和30(b)是图示了根据本发明的实施例的在移除生长限制掩模之后III族氮化物器件层的连接的SEM图像。
图31是图示了用于划分一个或多个器件的条的方法的流程图。
具体实施方式
在以下优选实施例的描述中，参考了可以实践本发明的具体实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以进行结构化改变。
器件结构
图1(a)和1(b)是图示了根据本发明的一个实施例制造的器件结构的截面图。
在图1(a)的实施例中，提供基于III族氮化物的基板101(诸如体GaN基板101)，并且在基板101上或上方形成生长限制掩模102。在生长限制掩模102中限定条带状开口区域103。
当使从生长限制掩模102中的相邻开口区域103生长的ELO III族氮化物层105不聚结在生长限制掩模102的顶部上时，产生非生长区域104。优选地，优化生长条件，使得ELOIII族氮化物层105在其翼区域上的横向宽度为20μm。
附加的III族氮化物器件层106沉积在ELO III族氮化物层105上或上方，并且可以包括有源区域106a、电子阻挡层(EBL)106b和包覆层106c以及其他层。
ELO III族氮化物层105的厚度很重要，因为它决定了一个或多个平坦表面区域107的宽度以及在其与非生长区域104相邻的边缘处的层弯曲区域108。平坦表面区域107的宽度优选为至少5μm，并且更优选为10μm或更大，并且最优选为20μm或更大。
ELO III族氮化物层105和附加III族氮化物器件层106被称为岛状III族氮化物半导体层109，其中相邻岛状III族氮化物半导体层109被非生长区域104分离。
非生长区域104的宽度可以控制生长限制掩模102的分解量。非生长区域104的宽度越窄，生长限制掩模102的分解量越少。减少分解量可以减轻由生长限制掩模102的分解引起的对III族氮化物器件层106的p型层的补偿。
彼此相邻的岛状III族氮化物半导体层109之间的距离为非生长区域104的宽度，该距离通常为20μm或更小，并且优选地为5μm或更小，但不限于这些值。每个岛状III族氮化物半导体层109可以被处理成分离的器件110。在平坦表面区域107和/或开口区域103上处理器件110，该器件110可以是LED、LD、肖特基势垒二极管、或金属氧化物半导体场效应晶体管。此外，器件110的形状通常包括条。
在本发明中，基板101和ELO III族氮化物层105之间的接合强度被生长限制掩模102削弱。在这种情况下，基板101和ELO III族氮化物层105之间的接合面积为开口区域103。开口区域103的宽度比岛状III族氮化物半导体层109的宽度更窄。生长限制掩模102与岛状III族氮化物半导体层109之间的接合强度弱。此外，岛状III族氮化物半导体层109通常仅在开口区域103处键合到基板101。因此，生长限制掩模102减少了接合区域，使得该方法对于移除岛状III族氮化物半导体层109是优选的。
最后，可以存在底层111，底层111可以形成在岛状III族氮化物半导体层109之间的非生长区域104中。如果岛状III族氮化物半导体层109连接到底层111，则可能难以从基板101移除岛状半导体层109。
器件制造
下面描述用于使用本发明制造器件110的步骤。
步骤1：在基板101上直接或间接形成具有多个开口区域103的生长限制掩模102，其中基板101为III族氮化物基板或异质基板。
步骤2：使用生长限制掩模102在基板101上生长ELO III族氮化物层105，使得生长在平行于生长限制掩模102的条带状开口区域103的方向上延伸，其中ELO III族氮化物层105不聚结。
步骤3：从MOCVD反应器中移除带有ELO III族氮化物层105的基板101。通过湿法蚀刻方法用蚀刻剂(诸如氢氟化物(HF)或缓冲HF(BHF))从基板101移除生长限制掩模102。
步骤4：移除生长限制掩模102后，生长III族氮化物器件层106。由于生长限制掩模102的移除，III族氮化物器件层106生长在ELO III族氮化物层105上或上方以及在ELO III族氮化物层105之间的基板101表面上或上方。
步骤5：使用常规方法在平坦表面区域107处制作器件110，其中脊结构、p电极、垫电极等设置在岛状III族氮化物半导体层109上的预先确定的位置处。
步骤6：形成用于在器件110的条的侧分面和平坦表面区域107处裂开的支撑结构。
步骤7：从基板101中移除器件110的条。
步骤7.1：将聚合物薄膜附接到器件110的条上。
步骤7.2：对聚合物薄膜和基板101施加压力。
步骤7.3：在施加压力的同时降低薄膜和基板101的温度。
步骤7.4：利用聚合物薄膜与基板101的材料之间的热系数差异来移除器件110的条。
步骤8：在器件110的分离区域处制造n电极。
步骤9：将条断裂成分离器件110或芯片。
步骤10：将器件110安装在散热板上。
步骤11：涂覆激光二极管器件110的分面。
步骤12：将散热板划分成分离的器件110。
步骤13：筛选器件110。
步骤14：将器件110安装在封装体上或封装体中。
下面将更详细地解释这些步骤。
步骤1：形成生长限制掩模
由图案化的SiO2组成的生长限制掩模102沉积在基板101(诸如m平面GaN基板101)上。在一个实施例中，生长限制掩模102包括由开口区域103分离的条带，其中条带具有50μm的宽度，50μm的间隔，并沿<0001>轴线取向。开口区域103的宽度设计为约2μm-180μm，并且更优选地为4μm-50μm。
图1(b)图示了替代实施例，其中这些技术与异质基板101一起使用，并且模板层112(诸如2-10μm的GaN中间层或下层)生长在异质基板101上。然而，不需要在异质基板101上生长模板层112；替代地，可以在异质基板101上形成生长限制掩模102的SiO2，然后可以在异质基板101上形成的生长限制掩模102上直接生长ELO III族氮化物层105。
步骤2：在基板上生长ELO III族氮化物层
如图1(a)和1(b)中所示，ELO III族氮化物层105生长在生长限制掩模102上。优选地，ELO III族氮化物层105不在生长限制掩模102的顶部聚结。
在一个实施例中，MOCVD用于ELO III族氮化物层105的外延生长。ELO III族氮化物层105优选为GaN或AlGaN层以获得平滑的表面。三甲基镓(TMGa)和/或三乙基铝(TMAl)用作III族元素源；氨(NH3)用作原料气体来供应氮气；并且氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包括氢气以获得外延层的平滑表面。ELO III族氮化物层105的厚度约为3μm-100μm。
步骤3：从MOCVD反应器中移除带有ELO III族氮化物层的基板
在生长ELO III族氮化物层105之后，从MOCVD反应器中移除基板101以移除生长限制掩模102。通过用HF或BHF等湿法蚀刻来移除生长限制掩模102。通过这样做，被生长限制掩模102覆盖的区域可用于生长III族氮化物器件层106。与移除生长限制掩模102之前相比，这增加了在基板101上的生长区域。
步骤4：生长多个III族氮化物器件层
在移除生长限制掩模102之后，将基板101装载回MOCVD反应器中，用于III族氮化物器件层106的外延生长。
三甲基镓(TMGa)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源；氨(NH3)用作原料气来供应氮气；并且氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包括氢气以获得外延层的平滑表面。
盐和双(环戊二烯基)镁(Cp2Mg)用作n型和p型掺杂剂。压力典型地设置为50至760Torr。III族氮化物器件层106通常在700℃至1250℃的温度范围内生长。
例如，生长参数包括如下：TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm，并且V/III比率约为7700。这些生长条件是一个示例；可以为每一层改变和优化条件。
比较在有和没有生长限制掩模的情况下的结果
在图2(a)、2(b)、2(c)、2(d)、2(e)、2(f)、2(g)、2(h)和2(i)中图示了在有和没有生长限制掩模102的情况下获得的III族氮化物器件层106。具体地，这些附图图示了通过移除生长限制掩模102的至少部分获得的结果。
如图2(a)中所示，如果在生长III族氮化物器件层106时生长限制掩模102保留在原位，则在生长限制掩模102的暴露区域201处不消耗供应气体，诸如TMGa、TEGa、TMIn、TMAl、NH3等。替代地，在ELO III族氮化物层105的边缘附近发现了大量的供应气体202。这导致供应气体202的不均匀。
如图2(b)中所示，在移除生长限制掩模102之后，在移除生长限制掩模102的区域203中消耗供应气体202。生长限制掩模102的移除减少了ELO III族氮化物层105的边缘附近的供应气体202的量。这导致供应气体202更加均匀。
为了确认上述机理，制备了两个样品。同时制备两个样品的ELO III族氮化物层105。两个样品都具有平滑表面。第一个样品在生长III族氮化物器件层106之前没有移除生长限制掩模102，而第二个样品在生长III族氮化物器件层106之前移除生长限制掩模102。两个样品被共同加载到MOCVD腔室中。
在未移除生长限制掩模102的情况下，ELO III族氮化物层105边缘处的过量供应气体202导致ELO III族氮化物层105表面处的生长不均匀。如图2(c)的图像(1)中所示，ELOIII族氮化物层105上的边缘区域有时变得比该层的中心更厚。这导致粗糙的表面形态。
在移除生长限制掩模102的情况下，通过消除生长限制掩模102来减少ELO III族氮化物层105的边缘处的过量供应气体202。在生长限制掩模102的移除之后的区域203中的供应气体202的消耗可以减轻在ELO III族氮化物层105的边缘处的过量供应气体202。这导致获得如图2(c)的图像(2)中所示的平滑表面。
此外，还对两个样品进行了光致发光(PL)测量。如图2(d)中所示，表面形态影响的PL图像。如图2(d)的图像(1)中所示的具有生长限制掩模102的样品在PL图像中具有强烈的波动。另一方面，如图2(d)的图像(2)中所示的不具有生长限制掩模102的样品剧烈地减小了PL图像中的波动。这表明该技术可以使得器件110的特性得到改进。
如上所述，III族氮化物器件层106可以包括各种类型的层。一种类型是低温生长层或含In层(诸如有源层)。另一种类型是含Al层(诸如AlGaN包覆层和/或EBL层)。又一种类型是p型层(诸如p-GaN层、p-InGaN接触层等)。这些层容易受到供应气体不均匀的影响。当生长这些层时，本发明非常有效。
有限区域外延(LAE)
根据美国专利申请公开号US2017/0092810A1，在生长外延层后，在m平面膜的表面上观察到许多锥形小丘。此外，生长表面上出现波状表面和凹陷部分，该波状表面和凹陷部分使表面粗糙度变差。这当在表面上制造LD结构时是一个非常严重的问题。为此，更好的是在非极性和半极性基板上生长外延层，这是众所周知的困难。
例如，根据一些论文，可以通过控制基板的生长表面的斜角(off-angle)(>1度)以及通过使用N2载气条件来获得平滑表面。然而，由于高生产成本，这些对于大规模生产来说是非常有限的条件。此外，GaN基板根据其制造方法斜角到原点的波动很大。例如，如果基板具有大的平面内斜角分布，则它在晶片中的这些点处具有不同的表面形态。在这种情况下，大的平面内斜角分布降低了良率。因此，该技术必须不取决于斜角平面内分布。
本发明解决了如下阐述的这些问题。
1.生长区域受到基板边缘的生长限制掩模区域的限制。
2.图案化的基板为非极性或半极性基板，其斜角取向从m平面朝向c平面的范围为从-16度到+30度。此外，带有基于III族氮化物的半导体层的异质基板的斜角取向从m平面朝向c平面的范围为从+16度到-30度。
3.岛状III族氮化物半导体层109具有与基于III族氮化物的半导体晶体的a轴线垂直的长边。
4.在MOCVD生长期间，可以使用氢气气氛。
5.岛状III族氮化物半导体层109彼此不聚结。
至少使用上面的#1、#2和#3，获得具有平滑表面的条。更优选地进行#1、#2、#3、#4和#5中的每一个。
如图3(a)、3(b)、3(c)、3(d)、3(e)和3(f)中所示，本发明可以获得岛状III族氮化物半导体层109，该岛状III族氮化物半导体层109的平滑顶表面不具有锥形小丘和凹陷部分、具有各种平面和各种斜角。结果解释如下。
图3(a)示出了在具有朝向c轴线错切-1.0度的m平面(1-100)上的岛状III族氮化物半导体层109的图像。
图3(b)示出了具有m平面(1-100)的不同错切取向的岛状III族氮化物半导体层109的图像，不同错切取向包括(1)0度、(2)-0.45度、(3)-0.6度，和(4)-1.0度。
图3(c)示出了具有从m平面(1-100)朝向+c平面的不同斜角的岛状III族氮化物半导体层109的图像，不同斜角包括(1)0度处的(10-10)平面、(2)+10度处的(30-31)平面、以及(3)+15度处的(20-21)平面。
图3(d)示出了具有从m平面(1-100)朝向-c平面(0001)的不同斜角的岛状III族氮化物半导体层109的图像，不同斜角包括(1)0度处的(10-10)平面、(2)-15度处的(20-2-1)平面、以及(3)-28度处的(10-1-1)平面。
图3(e)示出了具有从c平面(0001)朝向m平面(1-100)的不同错切取向的岛状III族氮化物半导体层109的图像，不同错切取向包括(1)0.2度错切、以及(2)0.8度错切。
图3(f)示出了在包括(1-100)、(20-21)、(20-2-1)、(1-100)、(20-21)和(20-2-1)的各个平面上具有AlGaN层的岛状III族氮化物半导体层109的图像，其中AlGaN层的Al组分为3％-5％。如图3(f)中所示，使用AlGaN层，可以获得岛状III族氮化物半导体层109的平滑表面。
这些结果已通过以下生长条件获得。
在一个实施例中，生长压力范围为60至760Torr，但生长压力优选地范围为100至300Torr以获得岛状III族氮化物半导体层109的较宽宽度；生长温度范围为900℃至1200℃；V/III比率范围为1000-30,000，并且更优选地为3000-10000；TMG为2-20sccm；NH3范围为3到10slm；并且载气仅为氢气、或氢气和氮气两者。为了获得平滑表面，需要通过常规方法优化每个平面的生长条件。
在生长约2-8小时后，ELO III族氮化物层105具有约8-50μm的厚度和约20-150μm的条宽度，其中条宽度包括岛状III族氮化物半导体层109的宽度。
这种方法可以使用各种半极性和非极性平面基板101以及极性c平面基板101来获得ELO III族氮化物层105的平滑表面。因此，本发明可以采用不取决于基板101的斜角的各种平面。
III族氮化物器件层
图4是沿垂直于光学谐振器的方向制造的III族氮化物半导体激光二极管器件110的截面侧视图
通过常规方法在平坦表面区域107处制造器件110，其中脊结构、p电极、n电极、垫等设置在岛状III族氮化物半导体层109的预先确定的位置处。(该附图未描述弯曲区域108。)
激光二极管器件110包括在生长限制掩模102上沉积的基于ELO GaN的层105上生长的、按提及的顺序彼此叠置的以下III族氮化物器件层106：n-Al0.06GaN包覆层401、n-GaN波导层402、InGaN/GaN多量子阱(MQW)有源层403、AlGaN EBL层404、p-GaN波导层405、ITO包覆层406、SiO2限流层407和p电极408。
MOCVD用于III族氮化物器件层106的外延生长。三甲基镓(TMGa)、三乙基镓(TEG)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源；氨(NH3)用作原料气来供应氮气；并且氢气(H2)和氮气(N2)用作III族元素源的载气。盐和双(环戊二烯基)镁(Cp2Mg)分别用作n型和p型掺杂剂。压力典型地设置为50至760Torr。III族氮化物器件层106通常在700至1250℃的范围内的温度下生长。其他生长参数包括以下：TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm，并且V/III比率约为7700。这些生长条件仅是一个示例，并且可以改变和优化上述每个层的条件。
光学谐振器包括脊条带结构，其中脊条带结构包括ITO包覆层406、SiO2限流层407和p电极408。光学谐振器在水平方向上提供光学限制。脊条带结构的宽度为1.0至30μm的量级，并且典型地为10μm。
可以使用常规方法(诸如光刻和干法蚀刻)来制造脊条带结构。脊深度(从表面到脊底部)是在p-GaN引导层405中。在执行干法蚀刻之前，基于模拟或先前的实验数据来预先确定脊深度。
在一个实施例中，p电极408可由以下材料中的一种或多种组成：Pd、Ni、Ti、Pt、Mo、W、Ag、Au等。例如，p电极408可包括Pd-Ni-Au(厚度为3-30-300nm)。可以通过电子束蒸发、溅射、热蒸发等沉积这些材料。此外，p电极408典型地沉积在ITO包覆层406上。
生长限制掩模和III族氮化物器件层
在III族氮化物器件层106的生长之前移除生长限制掩模102的情况存在问题。当岛状III族氮化物半导体层109与底层111连接时会出现该问题。如果两层109、111彼此连接，则难以移除岛状III族氮化物半导体层109。然而，图2(f)和2(g)图示了两层109、111不彼此连接的情况，其中图2(f)示出了通过底部区域204与底层111分离的岛状III族氮化物半导体层109，并且图2(g)示出了通过底部区域204a和204b与底层111分离的岛状III族氮化物半导体层109。在这两种情况下，底层111都不会在生长限制掩模102的边缘处生长，或者生长速度非常慢。该结果发生是因为生长限制掩模102的边缘从岛状III族氮化物半导体层109的生长中使用的供应气体202中遮蔽底部区域204。
步骤5：器件工艺
在步骤4之后，岛状III族氮化物半导体层109彼此分离。本发明可以使用III族氮化物基板101或异质基板101(诸如蓝宝石、SiC、LiAlO2、Si等)，只要III族氮化物基板101或异质基板101通过生长限制掩模102能够使得ELO III族氮化物层105生长。在使用III族氮化物基板101的情况下，本发明可以获得高质量的ELO III族氮化物层105，并且避免在外延生长期间由于同质外延生长而造成的基板101的弓弯或弯曲。结果，本发明还可以容易地获得具有降低的缺陷密度的器件110，诸如位错和堆叠层错。
步骤6：形成用于在平坦表面区域和侧分面处裂开的结构
如图5(a)、5(b)、5(c)和5(d)中所示，该步骤的目的是在将器件110的条501从基板101移除之前准备划分器件110的条501。划分支撑区域502以周期性长度形成，其中每个周期由器件110长度确定。例如，在激光二极管器件110的情况下，一个周期被设置为300-1200μm。
划分支撑区域502是由金刚石尖端划刻器或激光划刻器划刻的线，如图5(a)中所示；或者是通过诸如RIE(反应离子蚀刻)或ICP(电感耦合等离子体)的干法蚀刻形成的沟槽，如图5(b)中所示；但不限于这些方法。划分支撑区域502可以形成在条501的两侧或条501的一侧。划分支撑区域502的深度优选为1μm或更多。
这两种情况都可以在划分支撑区域502处将条501划分成分离器件110，因为划分支撑区域502比任何其他部分都更弱。划分支撑区域502避免在非有意的位置处使条501断裂，使得其可以精确地确定器件110的长度。
划分支撑区域502以避开处于脊结构中的电流注入区域503和p电极408方式在平坦表面区域107和层弯曲区域108处来创建，但是它可以涵盖SiO2限流层407中的至少部分。
如图5(a)和5(b)中所示，划分支撑区域502形成在第一分面504处以及可选地形成在第二分面505处，这是由于它们是平坦的区域而易于处理。可以避开第三分面506。
如图5(c)中所示，划分支撑区域502可以优选地只形成在第二分面505处，在这种情况下，它必须使用岛状III族氮化物半导体层109的小宽度。在这种情况下，它可以精确地划分器件110的条501。
此外，如图5(d)中所示，p电极408、电介质层407和用于引线键合的p垫等可以避开划分支撑区域502。通过这样做，像图6(b)一样改变图6(a)。
如图7(a)的SEM图像中所示，条501的背侧在被移除后具有两个不同的部分：一个是在两条白色虚线之间的分离区域；另一个是位于分离区域外侧的翼区域。两个不同的部分具有不同的表面形态，这可能是阻止裂开线直线行进的机会。此外，由于掩模与岛状III族氮化物半导体层109的背侧表面之间的相互作用，翼区域内存在一些波动。图7(b)示出了在条501已被移除之后基板101的表面的SEM图像。
因此，如图5(a)、5(b)、5(c)和5(d)中所示，优选地，划分支撑区域502形成在第一分面504和/或第二分面505上。通过这样做，均匀地形成划分支撑区域502的形状。更优选的是，用于断裂条501的刀片接触条501的背侧。通过这样做，裂开从条501的顶表面处的划分支撑区域502处开始。
步骤7：从基板中移除器件的条
使用图8(a)、8(b)、8(c)、8(d)、8(e)、8(f)和8(g)来解释移除条501的这个步骤。
步骤7.1包括将聚合物膜801附接到器件110的条501，如图8(a)中所示。在该实施例中，聚合物膜801由基膜802、粘合剂803和背膜804组成。
步骤7.2包括使用板806向聚合物膜801和基板101施加压力805，如图8(b)中所示。施加压力805的目的是将聚合物膜801放置于器件110的条501之间。聚合物膜801比器件110的条501更软，使得聚合物层801可以容易地围绕器件110的条501。优选地，聚合物膜801被加热以使其软化，这使得聚合物膜801容易覆盖器件110的条501。
步骤7.3包括降低聚合物膜801和基板101的温度，同时保持所施加的压力805。在温度变化期间不必施加压力805。
步骤7.4包括利用聚合物膜801与基板101之间的热系数差异来移除器件110的条501。
如图8(c)中所示，聚合物膜801随着温度降低而收缩。因此，聚合物膜801的底部低于器件110的条501的顶部，如图8(d)中所示。
如图8(c)中所示，聚合物膜801可在器件110的条501的侧分面处在水平方向上施加压力805，暴露裂开点807并使器件110的条501向下倾斜808。从侧分面施加的这个压力805允许器件110的条501有效地从基板101移除。在低温期间，聚合物膜801维持从聚合物膜801的顶部施加到器件110的条501的压力805。
可以使用各种方法来降低温度。例如，可以在施加压力805的同时将基板101和聚合物膜801同时放置到液态N2中(例如，在77°K时)。基板101和聚合物膜801的温度也可以使用压电换能器控制。此外，在与聚合物膜801接触之前和/或接触期间，可以将向聚合物膜801施加压力805的板806冷却到低温。通过这样做，聚合物膜801被冷却并且由于大的热膨胀系数而可以向器件110的条501施加压力805。
当降低温度时，基板101和聚合物膜801可能被大气湿度润湿。在这种情况下，可以在干燥的空气气氛或干燥的N2气氛中进行降温，避免基板101和聚合物膜801被弄湿。
此后，例如温度升高到室温，并且不再对聚合物膜801施加压力805。此时，器件110的条501已经从基板101移除，并且聚合物膜801然后从基板101分离。如图8(e)中所示，当使用聚合物膜801，尤其是具有粘合剂803的聚合物膜801时，可以使用聚合物膜801以简单快速的方式来移除器件110的条501。
如图8(f)中所示，取决于生长条件，可能存在器件110的条501之间具有不同高度t的情况。在这种情况下，使用聚合物膜801的移除方法擅长移除器件110的不同高度的条501，因为这些膜801是柔性且柔软的，如图8(g)中所示。
移除条的方法
利用聚合物膜801和器件110的半导体材料之间的不同的热膨胀系数，将水平方向上的压力均匀地施加到整个基板101。器件110的条501可以从基板101上移除而不会使器件110的条501断裂。这已经由在移除条501中实现的高良率证明。
如图9(a)、9(b)、10(a)、10(b)、10(c)、10(d)和10(e)的SEM图像中所示，这种方法可以从许多不同的基板101平面(诸如仅(1-100)、(20-21)、(20-2-1)和(0001))中移除器件110的条501。在这些示例中，条501的长度约为1.2mm。此外，即使(20-21)和(20-2-1)平面不是体GaN基板101的裂开分面，该方法也可以以容易的方式移除条501而不使条501断裂。换句话说，这种方法的优点是可以用相同的方法从不同的基板101平面移除条501，因为这种方法不取决于基板101平面。更优选地，当移除条501时，可以利用GaN晶体上m平面的解理(cleavage)。在基板101不是m平面基板101(诸如(20-21)、(20-2-1)或(0001))的情况下，移除后的分离区域的表面包含作为其表面的部分的m平面，并且可以通过较小的压力来移除条501。
如图11(a)和11(b)中所示，器件110的条501是具有长边和短边的矩形形状。如图8(c)中所示，从垂直方向和在相对条501的长边的水平方向上对具有这样的形状的器件110的条501施加压力。通过这样做，可以对裂开点807给出有效的影响，该裂开点从基板101移除器件110的条501。在将聚合物膜801附接到器件110的条501之前，优选地通过湿法蚀刻等从基板101消除生长限制掩模102。消除生长限制掩模102为在器件110的条501下方的裂开点807处施加压力而留出空间，其如图8(c)中所示可以使器件110的条501向下倾斜808。
这种使用聚合物膜801的方法可以大面积且以适当的量向器件110的条501均匀地施加压力805。选择聚合物膜801的种类和/或温度、以及温度的上升和/或下降速率，可以控制施加到器件110的条501的压力805的量。此外，本发明不受温度的上升和/或下降速率的限制，并且当升高温度时可以使用热固性树脂膜来移除器件110的条501。再次，这导致移除条501的高良率。
在大规模生产中，有时难以移除基板101上的器件110的每一个条501，尤其是具有大面积的基板101。有时，在移除元件110的一个或多个条501之后，会存在器件110的一些条501保留在基板101上的情况。在上述现有技术方法中，由于晶片和支撑金属之间的金属接合工艺，所以很难重复移除工艺。
另一方面，使用聚合物膜801和带有ELO III族氮化物层105的基板101的这种移除方法可以重复多次。当器件110的一些条501保留在基板101上时，重复该方法允许器件110的剩余条501从基板101完全移除。
由于这种移除方法不包括灾难性工艺(诸如金属接合)，因此它可以是一个可重复的工艺。通过重复这种移除方法，可以从基板101上移除器件110的几乎所有条501，该基板101包括诸如2英寸、4英寸或其他晶片尺寸的基板101。
在m平面的分离区域处裂开
此处说明了利用m平面分面的裂开方法。图7(a)和7(b)示出了分别对于仅(1-100)、(20-21)和(20-2-1)平面，器件110的条在被移除后的背侧和在移除器件110的条501后的基板101的表面的SEM图像。可以看出，如图7(a)中所示的对于仅(1-100)的平面的条501的背侧是与其他平面相比相对平滑的表面，在如图7(b)中所示的移除对于(1-100)平面的条501后的基板101的表面也是如此。
如图12(a)的图像及其在图12(b)中的放大图中所示，在移除器件110的条501之后，有可能获得对于(1-100)平面的非常平滑的表面，而不会出现错切取向，其中表面足够平滑以用作VCSEL的分面。如图13(a)的图像及其在图13(b)中的放大图中所示，在移除器件110的条501之后的基板101的表面对于具有朝向m平面的错切取向为0.7度的(0001)平面布有凹坑。
如图7(b)中所示，半极性(20-21)和(20-2-1)平面的器件110的条501的背侧具有周期性的凸状和凹状。在这些结果中，裂开点处的界面是m平面分面。使用激光扫描共聚焦显微镜(LSCM)测量裂开界面。
包括LSCM测量的图14的图像示出了在移除器件110的条501之后的(20-21)独立式GaN基板101的表面。凹陷区域的表面从(20-21)基板101的表面倾斜15度，其中(20-21)基板101的表面从m平面倾斜15度。因此，凹陷区域的表面是m平面。体GaN的m平面是众所周知的具有高解理的分面，并且利用m平面的解理用来移除条501是非常重要和有用的。即使半极性(20-21)基板101不具有作为主表面的m平面，移除条501的方法也可以有效地利用m平面的解理。
如图14中所示，优选地，包括半极性基于III族氮化物的半导体层的条501在从基板101被移除之后具有周期性的凸状形状和凹状形状。条501通过以这种方式被分离可以避免压力过量和不均匀。因此，条501可以从基板101划分而不会断裂成短尺寸。更优选地，由半极性的基于III族氮化物的半导体层组成的条501的背侧至少具有m平面作为背表面的部分。对于不同的半极性平面同样可以采用该方法，这具有重要的工业意义。
在c平面的分离区域处裂开
本发明也在c平面GaN基板101上尝试了这种移除方法，如图10(a)中所示。
如图10(b)和10(c)中所示，生长限制掩模102和开口区域103如没有分离区域的图11中所示来设计。开口区域103的长边的长度设定为15mm。
在图10(e)中放大的图10(d)的图像示出了移除器件110的条501之后基板101的表面。c平面是体GaN中的解理平面中的一个，因此，条501的背侧上的分离区域非常平滑。这表明这种移除方法也可以用于c平面GaN基板101。
避免底层与岛状半导体层的连接
在本发明中，在生长III族氮化物器件层106之前移除生长限制掩模102。ELO III族氮化物层105的厚度至少超过4μm。ELO III族氮化物层105的高度防止底层111生长。此外，ELO III族氮化物层105的侧分面在底部区域204处的岛状III族氮化物半导体层109和底层111之间形成间隙，如图2(e)的图像(1)、(2)和(3)中所示。由于供应气体的减少，该区域204的生长率非常低。图2(f)、2(g)和2(h)图示了底部区域204a、204b的宽度取决于ELOIII族氮化物层105的侧分面的形状。ELO III族氮化物层105的侧分面的各种形状如图2(i)中所示。
然而，如图2(g)和2(h)中所示，III族氮化物器件层106对于由204a和204b图示的侧分面通常具有两种类型的形状。
在一个示例中，如204a所示，侧分面的边缘位于III族氮化物器件层106的底部边缘之外。底部边缘和侧分面的边缘之间的距离是底部区域204a。
在另一示例中，如204b所示，侧分面的边缘位于III族氮化物器件层106的底部边缘。底部边缘和侧分面的边缘之间的距离是底部区域204b。
第一示例可以是优选的，因为附加距离使得更可能避免底层111与岛状III族氮化物半导体层109之间的连接。
步骤8：在器件的分离区域处制造n电极
步骤8、9、10和11由图15(a)、15(b)、15(c)、15(d)、15(e)、15(f)和图16图示。
在从基板101移除条501之后，条501保留附接到聚合物膜801，如图15(a)中所示，条501以上下颠倒的方式定位在膜801上。
图15(b)以示意图和SEM图像二者示出了条501的背侧，其在划分支撑区域502之间具有分离区域1501。分离区域1501直接接触基板101或下卧层，但不在生长限制掩模102上。在划分支撑区域502处使用裂开刀片1502。
然后，如图15(c)中所示，可以使用金属掩模1503以在器件110的背侧上设置n电极1504。
在从基板101移除条501之后形成条501的背侧的n电极1504的情况下，优选在分离区域1501上形成n电极1504。该分离区域1501保持在良好表面条件下，以使n电极1504获得低接触电阻率。本发明保持该区域1501清洁直到移除岛状III族氮化物半导体层109。
n电极1504也可以设置在条501的顶表面上，该顶表面是为p电极408制成的相同表面。
典型地，n电极1504包括以下材料：Ti、Hf、Cr、Al、Mo、W、Au。例如，n电极可以包括Ti-Al-Pt-Au(厚度为30-100-30-500nm)，但不限于这些材料。这些材料的沉积可以通过电子束蒸发、溅射、热蒸发等来执行。
步骤9：将条断裂成分离的器件
如图15(d)中所示，在步骤8中设置n电极1504之后，每个条501被划分成多个器件110。如图15(b)中所示，划分支撑区域502有助于将条501划分成器件110。可以使用断裂方法以及其他常规方法，但不限于这些方法。优选地，在划分支撑区域502的位置处，裂开刀片1502接触未被划分支撑区域502形成的条501的一侧。
如图15(d)中所示，横向设置的多个条501可以在划分支撑区域502处被裂开并断裂成分离的器件110。此外，横向和纵向设置的多个条501可以在划分支撑区域502处被裂开。进一步地，划分支撑区域502可以设置在条501的两侧或一侧上。
步骤10：将器件安装在散热板上
在步骤9之后，划分的条501仍在聚合物膜801上。在一个实施例中，聚合物膜801是暴露于UV光的紫外(UV)感光划片胶带，这可以降低膜801的粘合强度，如图15(e)中所示。这易于从膜801移除器件110。
在该步骤中，准备包括AlN的散热板1505。将Au-Sn焊料1506设置在散热板1505上，将散热板1505加热到超过焊料1506的熔化温度，并且使用Au-Sn焊料1506将聚合物膜801上的器件110接合到散热板1505上。可以通过以下两种方式将器件110安装在散热板1505上：(1)n电极1504侧向下或(2)p电极408侧向下。图15(f)示出了通过n电极1504侧朝下使用焊料1506安装到散热板1505的器件110。散热板1505中的沟槽1507将器件110分离，其中沟槽1507用于划分散热板1505，如下面更详细地描述。
步骤11：涂覆器件的分面
步骤11包括涂覆器件110的分面504。当激光二极管器件110正在发激光时，穿过器件110的分面504穿透到器件110外侧的器件110中的光在分面504处被非辐射复合中心吸收，使得分面温度持续升高。因此，温度升高可能导致分面504发生灾难性光学损坏(COD)。
分面504涂覆可以减少非辐射复合中心。为了防止COD，有必要使用电介质层(诸如AlN、AlON、Al2O3、SiN、SiON、SiO2、ZrO2、TiO2、Ta2O5等)来涂覆分面。总体上，涂覆膜是包括上述材料的多层结构。层的结构和厚度由预先确定的反射率来确定。
在本发明中，已经可以在步骤9中划分器件110的条501以获得用于多个器件110的裂开分面504。因此，需要以简单的方式同时在多个器件110上执行涂覆分面504的方法。在一个实施例中，器件110以水平偏移的方式安装在散热板1505上，例如朝向散热板1505的一侧，如图15(f)中所示。然后，如图16中所示，将器件110和散热板1505放置在间隔板1601上，并且将多个间隔板1601存储在涂覆保持件1602中。
注意到，并不总是需要使用间隔板1601，并且散热板1505可以单独使用。替代地，可以将散热板1505安装在另一个条或板上，然后将其放置在间隔板1601上。
通过这样做，可以同时涂覆多个器件110的分面504。在一个实施例中，至少进行两次分面504涂覆——一次用于器件110的前分面504以及一次用于器件110的后分面504。散热板1505的长度可以被维度化为约激光二极管器件110的腔体长度，这使得快速且容易地执行分面504涂覆两次。
一旦间隔板1601被设定在涂覆保持件1602中，就可以涂覆器件110的两个分面504而不用将间隔板1601再次设定在涂覆保持件1602中。在一个实施例中，在发射激光的前分面504上执行第一涂覆，并且在反射激光的后分面504上执行第二涂覆。在沉积涂覆膜的设施中进行第二涂覆之前，将涂覆保持件1602翻转。这实质上减少了该工艺的前置时间。
第12步：划分散热板
在该步骤中，如图17(a)中所示，将引线键合体1701和1702附接到器件110，然后在沟槽1507处(例如，在一个或多个器件110之间)划分散热板1505。图17(b)是图17(a)的顶视图，其示出了器件110、沟槽1507和键合体1701、1702的相对放置和位置。图17(c)示出了分离探针1703和引线键合体1704与器件110的使用。
图18(a)和18(b)还示出了如何划分散热板1505以分离器件110，这可能发生在附接引线键合体1701、1702之前或之后。通过这样做，易于在涂覆工艺已经完成后分离器件110。
步骤13：筛选器件
该步骤区分有缺陷的器件110和无缺陷的器件110。首先，在给定条件下检验器件110的各种特性；诸如输出功率、电压、电流、电阻率、FFP(远场模式)、斜率效率等。此时，器件110已经安装在散热板1505上，因此很容易检验这些特性。
在图19(a)和19(b)中示出测试设备1901，其中由探针1902、1903接触p电极408和与n电极1504具有电连续性的焊料1506。然后，可以通过老化测试(寿命测试)来选择和筛选无缺陷的器件110。
在一个实施例中，优选的是，测试装置1901包括盒子或其他容器，使得可以在密封于干燥气体或氮气气氛中的器件110中进行老化测试。此外，加热阶段1904可以用于在筛选测试期间维持器件110的温度，例如60度、80度等。光电检测器1905可以用于测量光输出功率1906，光输出功率1906标识具有恒定输出功率的无缺陷的器件110，或者标识有缺陷的器件110。
特别地，在基于III族氮化物的半导体激光二极管器件110的情况下，已知的是，当激光二极管在含湿度的气氛中振荡时，它会劣化。该劣化是由气体中的湿度和硅氧烷引起的，因此在老化测试期间需要将基于III族氮化物的半导体激光二极管器件110密封在干燥的气体中。
因此，如图20中所示，当从制造商运输基于III族氮化物的激光二极管2000时，芯片2001本身被安装在管座2002上，并且使用TO-CAN封装体2003在干燥气体气氛中密封，其中封装体2003包括用于光发射的窗口2004。
一般而言，在运输之前进行筛选或老化测试，以便筛选出有缺陷的器件110。例如，根据激光二极管器件110的规范(诸如高温和高功率)来进行筛选条件。
此外，可以在将器件110安装在封装体2000上/到封装体2000中的情况下进行老化测试，其中在筛选之前将封装体2000密封在干燥空气和/或干燥氮气中。这个事实使得激光器件的封装和安装的灵活性受到限制。
在现有技术中，如果发生有缺陷的生产，则有缺陷的产品以整个TO-CAN封装体2000而被丢弃，这对于生产来说是巨大的损失。这使得难以降低激光二极管器件110的生产成本。需要在更早的步骤中检测有缺陷的器件110。
在本发明中，使用散热板1505涂覆器件110的分面504，在散热板1505上可以以低水平位置安装多个器件110)，然后在涂覆工艺之后使用沟槽1507来划分散热板1505和器件110，允许在干燥空气或氮气气氛中的筛选测试中要检验带有散热板1505的子安装件的器件110。
当进行筛选测试时，器件110已经具有两个接触体，即散热板1505上的p电极408和焊料1506，或者在倒装芯片接合的情况下的散热板1505上的n电极1504和焊料1506。此外，当器件110仅包括芯片和子安装件时，本发明可以使用筛选测试来选择有缺陷的产品。因此，在丢弃有缺陷的产品的情况下，本发明可以比现有技术更多地减少损失，这具有很大价值。
在筛选高功率激光二极管器件110的情况下，可以优选的是，散热板1505具有无电连续性设置的焊料1506的两部分。焊料1506的一部分通过引线(未示出)连接到p电极408，并且焊料1506的另一部分通过引线(未示出)连接到n电极1504。此外，可以优选的是，将p电极408和n电极1504通过两个或更多个引线连接到焊料部分1506，例如，如图17(c)中所示，其示出了通过两个或更多个引线1704与焊料1506连接的p电极408。以此方式，用于将电流施加到器件110的探针1703可以避免直接接触p电极808(或n电极1504)，这在筛选高功率激光二极管的情况下是至关重要的。具体而言，特别是在施加高电流密度的情况下，探针1703可能会断裂接触的部分。
步骤14：将器件安装在封装体上/到封装体中
在这个步骤中，如图21中所示，可以使用焊料或其他金属将器件110(包括散热板1505)安装在封装体2101中，以在封装体2101的底部处接合器件110。封装体2101的引脚2102通过引线2103连接至器件110。通过这样做，可以将来自外部电源的电流施加到器件110。
这比使用诸如Au-Au、Au-In等金属在封装体2101与散热板1505之间进行接合更优选。该方法需要在封装体2101的表面处和散热板1505的背侧处平坦。然而，在没有焊料的情况下，该配置实现了高导热率和低温接合，这对于器件工艺是很大的优势。
此后，盖2104可以围住封装体2101。此外，荧光体2105可以设定在封装体2101的外部和/或内部，其中窗口2106允许光发射离开封装体2101。通过这样做，封装体2101可以用作汽车的灯泡或前灯。
如本文所阐述的，这些工艺提供了用于获得激光二极管器件110的改进方法。另外，一旦将器件110从基板101移除，则基板101可以被多次回收。这实现了环保生产和低成本模块的目标。这些器件110可以用作诸如灯泡的照明器件、数据存储装备、诸如Li-Fi的光通信装备等。
难以将多种不同类型的激光器件110封装在一个封装体2101中。然而，由于无需封装即可执行老化测试，因此该方法可以克服此问题。因此，容易将不同类型的器件110安装在一个封装体2101中。
制造LED器件
在制造LED器件的情况下，可以使用相同工艺直到步骤5。本讨论简要解释了如何制造两种类型的LED。1型LED在芯片的一侧有两个电极(p电极和n电极)，而2型LED在芯片的相对侧有一个电极。
首先，在1型LED的情况下，p电极和n电极在步骤5中形成在器件的顶表面上。然后，从步骤6-10是相同的工艺，步骤11-13被省略。在步骤14中，将移除的芯片安装在封装体和散热板上。使用银粘剂将芯片的背侧表面、封装体和散热板接合起来。
其次，在2型LED的情况下，使用几乎相同的工艺直到步骤5，在p-GaN接触层上形成ITO电极。在这种情况下，划分条的方法是相同的。此外，优选的是，层弯曲区域被消除。
术语定义
基于III族氮化物的基板
基于III族氮化物的基板101可以包括任何类型的基于III族氮化物的基板，只要基于III族氮化物的基板101能够通过生长限制掩模102来生长基于III族氮化物的半导体层105、106、109，都可以使用在{0001}、{11-22}、{1-100}、{20-21}、{20-2-1}、{10-11}、{10-1-1}平面等或其他平面上切片的来自体GaN和AlN晶体的任何GaN基板101。
异质基板
此外，本发明也可以使用异质基板101。例如，在生长限制掩模102之前，可以在异质基板101(诸如蓝宝石、Si、GaAs、SiC等)上生长GaN模板112或其他基于III族氮化物的半导体层112。GaN模板112或其他基于III族氮化物的半导体层112在异质基板101上典型地生长到约2-6μm的厚度，然后将生长限制掩模102设置在GaN模板112或其他基于III族氮化物的半导体层112上。
生长限制掩模
生长限制掩模102包括电介质层(诸如SiO2、SiN、SiON、Al2O3、AlN、AlON、MgF、ZrO2等)，或难熔金属或贵金属(诸如W、Mo、Ta、Nb、Rh、Ir、Ru、Os、Pt等)。生长限制掩模可以是选自上述材料的层叠结构。也可以是选自上述材料的多个堆叠的层结构。
在一个实施例中，生长限制掩模的厚度约为0.05-3μm。掩模的宽度优选地大于20μm，并且更优选地，宽度大于40μm。通过溅射、电子束蒸发、等离子体增强化学气相沉积(PECVD)、离子束沉积(IBD)等来沉积生长限制掩模，但不限于这些方法。
在m平面独立式GaN基板101上，图11(a)和11(b)中所示的生长限制掩模102包括多个开口区域103，该多个开口区域103在平行于基板101的11-20方向的第一方向和平行于基板101的0001方向的第二方向上分别周期性地以间隔p1和间隔p2来布置，该多个开口区域103在第二方向上延伸。开口区域103的长度a例如为200至35000μm。宽度b例如为2至180μm。开口区域102的间隔p1例如为20至180μm，并且间隔p2例如为200至35000μm。开口区域103的宽度b典型地在第二方向上是恒定的，但可以根据需要在第二方向上改变。
在c平面独立式GaN基板101上，开口区域103在与基板101的11-20方向平行的第一方向和与基板101的1-100方向平行的第二方向上布置。
在半极性(20-21)或(20-2-1)GaN基板101上，开口区域103分别在平行于[-1014]和[10-14]的方向上布置。
或者，可以使用异质基板101。在c平面蓝宝石基板101上生长c平面GaN模板112时，开口区域103与c平面独立式GaN基板的方向相同；当m平面蓝宝石基板101上生长m平面GaN模板112时，开口区域103与m平面独立式GaN基板101的方向相同。通过这样做，m平面裂开平面可以用于使用c平面GaN模板112划分器件110的条501，并且c平面裂开平面可用于使用m平面GaN模板112划分器件110的条501，这是更优选的。
基于III族氮化物的半导体层
ELO III族氮化物层105、III族氮化物器件层106和岛状III族氮化物半导体层109可以包括In、Al和/或B以及其他杂质，诸如Mg、Si、Zn、O、C、H等。
III族氮化物器件层106通常包括多于两层，该多于两层包括n型层、未掺杂层和p型层中的至少一层。III族氮化物器件层106具体包括GaN层、AlGaN层、AlGaInN层、InGaN层等。在器件具有多个基于III族氮化物的半导体层的情况下，彼此相邻的岛状的III族氮化物的半导体层109之间的距离通常为30μm或更小，并且优选地为10μm或更小，但不限于这些数字。在半导体器件中，将根据半导体器件的类型的多个电极设置在预先确定的位置处。
外延横向过度生长的优点
在生长限制掩模102上从生长限制掩模102的条带状开口区域103，使用外延横向过度生长(ELO)生长的岛状III族氮化物半导体层109的结晶度非常高。
此外，使用基于III族氮化物的基板101可以获得两个优点。一个优点是，与使用蓝宝石基板101相比，可以获得高质量的岛状III族氮化物半导体层109，诸如具有非常低的缺陷密度。
对外延层105、106、109和基板101两者使用相似或相同的材料的另一个优点是它可以减少外延层105、106、109中的应变。而且，由于相似或相同的热膨胀，该方法可以减少在外延生长期间基板101的弯曲量。如上所述，效果是生产良率可以很高以便改进温度的均匀性。
异质基板101(诸如蓝宝石(m平面、c平面)、LiAlO2、SiC、Si等)用于外延层105、106、109的生长的使用在于这些基板101是低成本基板。这是大规模生产的重要优势。
当谈到器件110的质量时，由于上述原因，更优选地使用独立式的基于III族氮化物的基板101。另一方面，由于在裂开点807处的较弱的接合强度，使用异质基板101使得移除基于III族氮化物的半导体层105、106、109变得容易。
而且，当生长多个岛状III族氮化物半导体层109时，这些层彼此分离(即，隔离地形成)，因此在每个岛状III族氮化物半导体层109中生成的拉伸应力或压缩应力被限制在层109内，并且拉伸应力或压缩应力的效果对于其他基于III族氮化物的半导体层不会降低。
而且，由于生长限制掩模102和ELO III族氮化物层105没有化学接合，因此可以通过在生长限制掩模102与ELO III族氮化物层105之间的界面处引起的滑动来缓和ELO III族氮化物层105中的应力。
而且，如非生长区域104所示，每个岛状III族氮化物半导体层109之间间隙的存在，导致基板101具有多个岛状III族氮化物半导体层109的行，其提供柔性，当施加外力时基板101很容易变形并且可以被弯曲。
因此，即使在基板101中发生轻微的翘曲、弯曲或形变，这也可以容易通过小的外力来校正，从而避免出现裂缝。因此，可以通过真空卡盘来处理基板101，这使得半导体器件110的制造工艺更容易实行。
如上所述，可以通过抑制基板101的弯曲来生长由高质量半导体晶体制成的岛状III族氮化物半导体层109，此外，即使当基于III族氮化物的半导体层105、106、109非常厚时，也可以抑制出现裂缝等，从而可以容易地实现大面积的半导体器件110。
平坦表面区域
平坦表面区域107在层弯曲区域108之间。此外，平坦表面区域107在生长限制掩模102上。
主要在平坦表面区域107上执行半导体器件110的制造。平坦表面区域107的宽度优选为至少5μm，并且更优选为10μm或更多。平坦表面区域107具有对于平坦表面区域107中的每个半导体层的厚度的高均匀性。
如果在层弯曲区域108上部分地形成半导体器件的制造，则没有问题。更优选地，通过蚀刻来移除弯曲层区域108处的层。例如，最好使用蚀刻工艺(诸如干法蚀刻或湿法蚀刻)来移除层弯曲区域108中的有源层的至少部分。
在半导体器件包括岛状III族氮化物半导体层109的情况下，彼此相邻的岛状III族氮化物半导体层109之间的距离通常为20μm或更小，并且优选为5μm或更小，但不限于这些值。岛状III族氮化物半导体层109之间的距离是非生长区域104的宽度。
层弯曲区域
图22(a)和22(b)图示了弯曲的有源区域2201如何可以保留在器件110中。层弯曲区域108的定义是弯曲的有源区域2201外侧的包括弯曲的有源区域2201的区域。
如果使用非极性或半极性基板，岛状III族氮化物半导体层109在岛状III族氮化物半导体层109的一侧处具有两个或三个分面。第一分面是用于形成脊结构的主要区域，而第二和第三分面包括层弯曲区域108。
如果包括有源层的层弯曲区域108保留在LED芯片中，则从有源层发射的光的部分被重新吸收。因此，优选的是，通过蚀刻来移除层弯曲区域108中的有源层的至少部分。
如果包括有源层的层弯曲区域108保留在LD芯片中，则由于低折射率(例如，InGaN层)，激光模式可能受到层弯曲区域108的影响。因此，优选的是，通过蚀刻来移除层弯曲区域108中的有源层的至少部分。可以执行两次蚀刻，其中第一蚀刻在从基板101移除外延层之前移除第二分面区域中的有源层，并且第二蚀刻在从基板101移除外延层之后移除第三分面区域中的有源层。
发射区域是电流注入区域。在激光二极管的情况下，发射区域是脊结构。在LED的情况下，发射区域是用于形成p接触电极的区域。
对于LD和LED两者，发光区域的边缘距离层弯曲区域的边缘至少应为1μm或更多，并且更优选地为5μm。
从另一个角度来看，除了开口区域103以外的平坦区域107的外延层具有比开口区域103的外延层更小的缺陷密度。因此，更优选的是，脊条带结构应形成在包括翼区域的平坦区域107中。
半导体器件
半导体器件110例如是发光二极管、激光二极管、肖特基二极管、光电二极管、晶体管等，但不限于这些器件。本发明特别适用于微型LED和激光二极管，诸如边缘发射激光器和垂直腔体表面发射激光器(VCSEL)。本发明特别适用于具有裂开的分面的半导体激光器。
聚合物膜
使用聚合物膜801以从基于III族氮化物的基板101或与异质基板101一起使用的GaN模板112中移除岛状III族氮化物半导体层109。在本发明中，包括市售的UV敏感划片胶带的划片胶带可以被用作聚合物膜801。例如，聚合物膜801的结构可以包括三层802、803、804或双层803、804，如图23(a)和23(b)中所示，但不限于这些示例。基膜802材料(例如，厚度约为80μm)可以由聚氯乙烯(PVC)制成。背膜804材料(例如，厚度约为38μm)可以由聚对苯二甲酸乙二醇酯(P.E.T.)制成。粘合剂层803(例如，厚度约为15μm)可以由丙烯酸类UV敏感的粘合剂制成。
当聚合物膜801是UV敏感划片胶带并且暴露于UV光时，膜801的粘性剧烈地降低。在从基板101移除岛状III族氮化物半导体层109之后，聚合物膜801被暴露于UV光，这使其易于移除。
散热板
如上所述，移除的条501可以转移到散热板1505，散热板1505可以是AlN、SiC、Si、Cu、CuW等。如图15(e)中所示，在散热板1505上设置用于接合的焊料1506，该焊料1506可以是Au-Sn、Su-Ag-Cu、Ag粘剂等。然后，将n电极1504或p电极408接合到焊料1506。器件110也可以倒装接合到散热板1505。
在将LED器件110接合到散热板1505的情况下，散热板1505的尺寸不重要，并且可以根据需要进行设计。
在将激光二极管器件110接合到散热板1505的情况下，优选的是，散热板1505的长度等于或短于用于分面504涂覆工艺的激光二极管器件110的长度，其中激光二极管器件110的长度几乎与激光腔体的长度相同。通过这样做，很容易涂覆激光腔体的两个分面504。如果散热板1505的长度比激光腔体更长，则散热板1505会阻止激光分面504的均匀涂覆。
长宽度散热板
散热板1505的长宽度使得制造激光器件110的工艺更有效率。如图16中所示，将散热板1505放置在间隔板1601上，然后将两者与其他散热板1505和间隔板1601堆叠在用于同时涂覆多个器件110的涂覆保持件1602中。因此，单个涂覆工艺可以涂覆大量器件110。
具有沟槽的散热板
优选的是，散热板1505具有用于划分如图15(e)和15(f)中所示的器件110的沟槽1507。这种结构在分面504涂覆工艺之后是有用的，其中散热板1505被划分成一个或多个器件110，例如单个器件110或器件110的阵列。在划分散热板1505之后，器件110可以制成封装体或模块，诸如照明模块。散热板1505中的沟槽1507引导形成器件110的划分。可以在将器件110安装在散热板1505上之前通过湿法蚀刻方法形成沟槽1507并机械地处理沟槽1507。例如，如果散热板1505由硅制成，则可以使用湿法蚀刻来形成沟槽1507。以这种方式使用沟槽1507，减少了工艺的前置时间。
带焊料的散热板
如图15(f)所示，优选的是，焊料1506的长度比散热板1505上的器件110的长度更短。这防止了焊料1506对分面504的任何环绕，这可能导致器件110特性的劣化。特别是，对于倒装安装应避免环绕。
如图17(b)中所示，在涂覆工艺之后，散热板1505具有环绕区域，环绕区域是由虚线包围的区域。环绕区域的宽度W约为10–20μm。涂覆膜将涂覆这些区域。也难以避免用涂覆膜涂覆焊料1506。通常，涂覆膜选自一种或多种电介质材料，这就是该区域不具有导电性的原因。当将引线1702键合到焊料1506时，这对于导电性和粘合性两者都是问题。因此，优选的是，将引线1702放置为避免环绕区域。至少，引线键合体1702的位置应该距散热板1505的边缘约为25μm远。
替代实施例
第一实施例
图24(a)、24(b)和24(c)中图示了根据第一实施例的基于III族氮化物的半导体器件及其制造方法。
在第一实施例中，首先提供基底基板101，并在基板101上形成具有多个条带状开口区域103的生长限制掩模102。在本实施例中，基底基板101为由基于III族氮化物的半导体制成的m平面基板，m平面基板朝向c轴线的错切取向为-1.0度。
在基板101和生长限制掩模102上或上方生长ELO III族氮化物层105。如图3(a)和图3(b)的图像(4)中所示，ELO III族氮化物层105在很大程度上是均匀的，具有非常平滑的表面。
在ELO III族氮化物层105生长之后，从MOCVD反应器中移除具有层105的基板101以便移除生长限制掩模102。如图24(b)中所示，通过使用诸如HF、BHF等的蚀刻剂的湿法蚀刻来移除生长限制掩模102。
然后，如图24(c)中所示，在基板101上生长III族氮化物器件层106。此时，III族氮化物器件层106生长在ELO III族氮化物层105和生长限制掩模102已经被移除的基板101的暴露部分上，从而产生底层111。
在III族氮化物器件层106生长之后，有时表面形貌会劣化，如图2(c)的图像(1)中所示。一般认为，与优化的生长条件的偏离会导致表面粗糙度劣化。III族氮化物器件层106包括许多层，许多层是有源层或波导层，使得难以控制生长条件。值得注意的是，到岛状III族氮化物半导体层109的侧分面的过量供应气体使得与优化的条件的这种偏离更严重。由于来自侧分面的气体，难以优化生长条件以避免表面粗糙度的劣化。
因此，在本发明中，为了减少ELO III族氮化物层105的侧分面处的气体的影响，在生长III族氮化物器件层106之前，至少在有源层之前移除生长限制掩模102。通过这样做，在到达ELO III族氮化物层105的侧分面之前基板101中生长限制掩模102已经被移除的暴露区域处消耗ELO III族氮化物层105的侧分面处的气体，这避免了向侧分面供应过量气体。
通过这样做，改进了关于p型层厚度的平面内分布，这可以增加批量生产的良率。例如，p型层的波动影响所得的激光二极管的特性。一般地，当形成激光二极管的脊结构时，通过干法蚀刻方法蚀刻p型层的部分直到有源层上方。如果p型层的厚度有波动，那么干法蚀刻后剩余的p型层的厚度也会有波动。这会影响激光二极管的特性。减少p型层厚度的波动对于改进批量生产的良率是非常重要的。
此外，移除生长限制掩模102直到完成p型层的生长至少也是优选的，因为它避免了来自生长限制掩模102的分解原子(诸如硅和氧)的并入，这补偿了p型层的掺杂剂。
此后，岛状III族氮化物半导体层109可以通过如上面阐述的步骤1-14中的剩余步骤进行处理，以便获得激光二极管器件。
第二实施例
除了生长限制掩模102的蚀刻以外，第二实施例几乎与第一实施例相同。在第一实施例中，生长限制掩模102被完全移除，如图24(a)和24(b)中所示。然而，也可至少部分地移除生长限制掩模102，如图25(a)、25(b)、25(c)和25(d)以及图26(a)和26(b)中所示。在这两种情况下，岛状III族氮化物半导体层109的表面实质上是平坦的。
如图25(a)、25(b)和25(c)中所示，通过湿法蚀刻来移除生长限制掩模102的至少部分。优选地，移除生长限制掩模102的未被岛状III族氮化物半导体层109覆盖的部分，而保留生长限制掩模102的被岛状III族氮化物半导体层109覆盖的部分。如在第一实施例中，生长限制掩模102的移除减少了供应到岛状III族氮化物半导体层109的侧分面的过量气体。此外，当从基板101移除岛状III族氮化物半导体层109时，生长限制掩模102的保留在ELO III族氮化物层105下方的部分是有用的。如图25(d)中所示，在生长III族氮化物器件层106之后，可以通过湿法蚀刻来移除生长限制掩模102的剩余部分。
图26(a)和26(b)示出了其中通过湿法蚀刻来移除生长限制掩模102的至少部分的替代实施例。然而，在这些示例中，在蚀刻之后，保留生长限制掩模102的未被岛状III族氮化物半导体层109覆盖的附加部分。与图25(a)、25(b)、25(c)和25(d)一样，生长限制掩模102的移除减少了供应到岛状III族氮化物半导体层109的侧分面的过量气体。此外，当从基板101移除岛状III族氮化物半导体层109时，保留在ELO III族氮化物层105下方的生长限制掩模102的部分是有用的。
在移除生长限制掩模102之前，生长限制掩模102的边缘处的形状是尖锐的。因此，移除掩模102之后的剩余空间是相同的形状。当生长III族氮化物器件层106时，由于在MOCVD中生长时的高温条件，剩余空间的形状从尖锐的转变为圆形的，如图27(a)和27(b)中所示。即使发生转变，也可移除岛状III族氮化物半导体层109。更优选地，剩余空间的形状是尖锐的以精确确定断裂点并且易于移除。
如果保留生长限制掩模102，则生长限制掩模102防止边缘处的形状转变。如图25(c)中所示，当生长III族氮化物器件层106时，生长限制掩模102的部分仍保留在基板101上。然而，由于掩模101仅保留在ELO III族氮化物层105下方，掩模102的分解极度减少，这降低了补偿p型层的可能性。在移除岛状III族氮化物半导体层109之前，移除位于ELO III族氮化物层105下方的剩余掩模102。
第三实施例
在第三实施例中，在各种斜角基板101上生长GaN层作为ELO III族氮化物层105。图3(c)和3(d)各自包括具有与岛状III族氮化物半导体层109一起使用的各种斜角基板101的三个SEM图像。从m平面朝向c平面，图3(c)中的斜角取向的范围为0到+15度，并且图3(d)中的斜角取向范围为0到-28度。如图9(a)和9(b)中所示，本发明可以在不断裂条的情况下从各种斜角基板101移除条。
当使用半极性基板101时，可以获得与第一实施例相同的效果。
第四实施例
在第四实施例中，在具有两个不同错切取向的c平面基板101上生长GaN层作为ELOIII族氮化物层105。图3(e)示出了具有岛状III族氮化物半导体层109的两个不同错切取向基板101的SEM图像。已经使用图8(a)-8(e)中所示的方法来移除岛状III族氮化物半导体层109。
如图5(a)-5(d)中所示，当使用半极性基板101时，可以获得与第一实施例相同的效果。
第五实施例
在第五实施例中，蓝宝石基板被用作异质基板101。图1(b)示出了基板101上的岛状III族氮化物半导体层109的结构。除了使用蓝宝石基板101和缓冲层112以外，该结构几乎与第一实施例结构相同。缓冲层112通常与在蓝宝石基板101上生长的基于III族氮化物的半导体层一起使用。在本实施例中，缓冲层112包括成核层和n-GaN层或未掺杂的GaN层。缓冲层112在约500-700℃度的低温下生长。n-GaN层或未掺杂的GaN层在约900-1200℃度的较高温度下生长。总厚度约为1–3μm。然后，在n-GaN层或未掺杂的GaN层上设置生长限制掩模102。完成该器件的其余工艺与第一实施例相同。
另一方面，不需要使用缓冲层112。例如，生长限制掩模102可以直接设置在异质基板101上。之后，可以生长ELO III族氮化物层105和/或III族氮化物器件层106。在这种情况下，异质基板101表面和ELO III族氮化物层105的底表面之间的界面由于异质界面而容易划分，异质界面包括很多缺陷。
第六实施例
如图28中所示，该实施例将器件的顶面朝下安装到散热板1505。该实施例可以获得没有边缘生长的条501，诸如图2(h)的条中所示。
图2(d)的图像(1)示出了带有具有高度的边缘生长的条。优选地，高度为0.3μm或更小。在本发明中，边缘生长定义如下，它位于条的边缘处并且具有超过0.3μm的高度h。高度被定义为条501的中央与条501的边缘之间的高度的差异。通过这样做，条501的顶部可以变平坦。如图28中所示，在向下连接的安装情况下，与具有边缘生长的条501相比，可以有更宽的与散热板1505的接触面积。
这可以改进热导率。此外，更优选的是，抑制边缘生长可以使p型层厚度均匀。
第七实施例
在本实施例中，改变了掩模102区域的宽度。在图29(a)中所示的图像中，开口区域103的宽度为50μm，并且掩模102区域的宽度为100μm。另一方面，在图29(b)中所示的图像中，开口区域103的宽度为50μm，并且掩模102区域的宽度为50μm。
在图29(a)的图像中，这种对比几乎消失。可以看出，与条的表面的对比是条带，该条带是边缘生长。
掩模102区域的较宽宽度将增加到条的侧分面的气体供应，这增强了边缘生长。图29(b)的图像是这种边缘生长的证据。
因此，可以通过设计掩模102区域的宽度来控制边缘生长。更优选的是，掩模102区域的宽度为100μm或更小。使用本发明，可以降低边缘生长的高度。
第八实施例
本实施例的目的是在移除生长限制掩模102后，避免在条501的边缘处岛状III族氮化物半导体层109与基板101之间的连接。当III族氮化物器件层106的总厚度较厚或生长限制层102的厚度较薄时，在基板101上可以连接III族氮化物器件层106的部分，如图29(a)和29(b)中所示。掺杂有作为p型掺杂剂的Mg的p层倾向于在条上生长侧分面。
两部分是否连接取决于移除生长限制掩模102后的III族氮化物器件层106的厚度。因此，在连接两部分之前可以停止III族氮化物器件层106的生长，如图30(a)的图像和图30(b)中的放大图中所示。更优选的是，以这种方式移除条501。p型层的厚度优选为小于1μm。
工艺步骤
图31是流程图，该流程图图示了一种平坦化ELO III族氮化物层105上的表面，从而获得具有岛状III族氮化物半导体层109的平滑表面的方法。在ELO III族氮化物层105彼此聚结之前通过停止ELO III族氮化物层105的生长来形成岛状III族氮化物半导体层109，然后在ELO III族氮化物层106上或上方生长一个或多个III族氮化物器件层106。在生长III族氮化物器件层106中的至少一些之前移除生长限制掩模102，以便减少供应到岛状III族氮化物半导体层109的侧分面的过量气体。该方法还包括防止通过来自生长限制掩模102的分解的n型掺杂剂来补偿III族氮化物器件层106的p型层。下面更详细地描述该方法的步骤。
框3101代表提供基底基板101的步骤。在一个实施例中，基底基板101是基于III族氮化物的基板101(诸如基于GaN基板101)，或异质基板101(诸如蓝宝石基板101)。该步骤还可以包括在基板101上或上方沉积模板层112的可选步骤，其中模板层11可以包括缓冲层或中间层，诸如GaN下层。
框3102代表在基板101上或上方(即在基板101本身上或在模板层112上)形成生长限制掩模102的步骤。生长限制掩模102被图案化以包括多个条带状开口区域103。
框3103代表使用外延横向过度生长(ELO)在生长限制掩模102上或上方生长一个或多个基于III族氮化物的层105的步骤。该步骤包括在相邻的ELO III族氮化物层105彼此聚结之前停止ELO III族氮化物层105的生长。
框3104代表在ELO III族氮化物层105上或上方生长一个或多个附加III族氮化物器件层106的步骤，从而形成条501。这些附加III族氮化物器件层106连同ELO III族氮化物层105一起创建岛状III族氮化物半导体层109中的一个或多个。优选地，III族氮化物器件层106不具有边缘生长。
该步骤可以包括在生长ELO III族氮化物层105之后和生长III族氮化物器件层106中的至少一些之前移除生长限制掩模102的至少部分，以便获得III族氮化物器件层106的平滑表面。
III族氮化物器件层106可以包括低温生长层、含铟层、含铝层和/或p型层，并且可以在生长低温生长层、含铟层、含铝层和/或p型层之前移除生长限制掩模102。可以在生长p型层之前移除生长限制掩模102，以避免由于生长限制掩模102的分解而对p型层的补偿。也可以在生长III族氮化物器件层106的至少有源层之前移除生长限制掩模102。
在生长III族氮化物器件层106之前可以移除生长限制掩模102，以通过减少ELOIII族氮化物层105的边缘附近的供应气体量来避免ELO III族氮化物层105的边缘附近的供应气体的不均匀。
可以在生长III族氮化物器件层106之前移除生长限制掩模102并且III族氮化物器件层106的生长导致底层111的生长，其中移除了生长限制掩模102。优选地，底层111不连接到岛状III族氮化物半导体层109。底层111在生长限制掩模102的边缘处的区域不生长或生长速率缓慢，因为生长限制掩模102的边缘遮蔽了来自供应气体的区域。此外，ELO III族氮化物层105的高度可以防止底层111生长或减慢底层111的生长。
ELO III族氮化物层105的侧分面可以在底部区域处形成空间，该空间减少了到底层111的供应气体，其中底部区域的宽度取决于侧分面的形状。侧分面的边缘位于底部边缘线外侧，使得侧分面的边缘减少了供应气体，这使得底部区域的宽度更长。或者，侧分面不具有位于底部边缘线外侧的边缘，这使得底部区域的宽度更短。在到达岛状III族氮化物半导体层109的侧分面之前在生长区域处消耗侧分面处的供给气体，这避免了向侧分面供应过量气体。
框3105代表沿着条501形成一个或多个划分支撑区域502的步骤。划分支撑区域502可以形成在条501的第一分面505和/或第二分面506上。另外，划分支撑区域502可以形成在条501的一侧或两侧上。划分支撑区域502以周期性长度形成，其中每个周期由器件的长度确定，并且每个划分支撑区域502包括划刻的线。此外，以避开电流注入区域503的方式在平坦表面区域107处创建划分支撑区域502。
框3106代表从基板101移除器件110的步骤。该步骤可以包括在基板101的表面上使用裂开技术将聚合物膜801施加到条501以从基板101移除条501，该步骤包括从基板101机械地分离或剥离岛状III族氮化物半导体层109。通过使用板806向膜801和基板101施加压力，将聚合物膜801施加到条501。该方法还可以包括在施加压力的同时，改变膜801和基板101的温度，从而利用膜801和基板101之间的热系数的差异来从基板101移除条501。该步骤可以包括通过在沿条501形成的划分支撑区域502处劈开，将条501划分成一个或多个器件110。该步骤还可以包括在每个激光二极管器件110上创建一个或多个分面504。
框3107代表将每个器件110安装在散热板1505上以用于涂覆通过裂开创建的器件110的一个或多个分面504的步骤。该步骤还包括通过在散热板1505中的沟槽1507处划分散热板1505来分离器件110。可以在引线键合体1701、1702被附接到器件110之前或之后划分散热板1505。
框3108代表该方法的所得产物，即根据该方法制造的一个或多个基于III族氮化物的半导体器件110，以及已经从器件110移除并且可用于回收和再利用的基板101。
器件110可以包括在基板101上的生长限制掩模102上或上方生长的一个或多个ELO III族氮化物层105，其中在相邻的ELO III族氮化物层105彼此聚结之前停止ELO III族氮化物层105的生长。器件110还可以包括在ELO III族氮化物层105和基板101上或上方生长的一个或多个III族氮化物器件层106，其中在生长ELO III族氮化物层105之后以及在生长III族氮化物器件层106的至少一些之前移除生长限制掩模102的至少部分，以便获得III族氮化物器件层106的平滑表面。
修改和替代
在不脱离本发明的范围的情况下，可以进行多种修改和替代。
例如，本发明可以用于各种取向的III族氮化物基板，该各种取向包括c平面(0001)、基础非极性m平面{1 0-1 0}族；和具有至少两个非零的h、i或k米勒指数和非零的1米勒指数的半极性平面族，诸如{2 0-2-1}平面。(20-2-1)的半极性基板特别有用，因为平坦的ELO生长的区域很宽。
在另一个示例中，本发明被描述为用于制造不同的光电器件结构，诸如发光二极管(LED)、激光二极管(LD)、肖特基势垒二极管(SBD)、或金属氧化物半导体场效应晶体管(MOSFET)。本发明还可以用于制造其他光电器件，诸如微型LED、垂直腔体表面发射激光器(VCSEL)、边缘发射激光二极管(EELD)和太阳能电池。
结论
这得出本发明的优选实施例的描述。已经出于说明和描述的目的呈现本发明的一个或多个实施例的前述详细。其不旨在穷举或将本发明限制为所公开的精确形式。鉴于以上教导，可以进行诸多修改和变化。本发明的范围旨在不受该详细描述限制而是由所附权利要求来限制。

Claims (14)

1.一种方法，包括：
在基板上的生长限制掩模上或上方生长一个或多个外延横向过度生长(ELO)III族氮化物层；
在相邻的ELO III族氮化物层彼此聚结之前停止所述ELO III族氮化物层的生长；
移除所述生长限制掩模中的至少部分；以及
在所述ELOIII族氮化物层和所述基板上或上方生长一个或多个III族氮化物器件层；
其中在生长所述ELOIII族氮化物层之后和在生长所述III族氮化物器件层中的至少一些之前移除所述生长限制掩模。
2.根据权利要求1所述的方法，其中，所述III族氮化物器件层包括p型层。
3.根据权利要求1所述的方法，其中，所述生长限制掩模中被移除的至少部分生长限制掩模包括所述生长限制掩模中未被所述ELO III族氮化物层覆盖的至少部分生长限制掩模。
4.根据权利要求1所述的方法，其中，所述III族氮化物器件层包括低温生长层、含铟层、含铝层和/或p型层，并且在生长所述低温生长层、含铟层、含铝层和/或p型层之前移除所述生长限制掩模。
5.根据权利要求4所述的方法，其中，在生长所述p型层之前移除所述生长限制掩模以避免由于所述生长限制掩模的分解而对所述p型层进行补偿。
6.根据权利要求1所述的方法，其中，在生长所述III族氮化物器件层的至少一个有源层之前移除所述生长限制掩模。
7.根据权利要求1所述的方法，其中，在生长所述III族氮化物器件层之前移除所述生长限制掩模，并且所述III族氮化物器件层的生长导致移除所述生长限制掩模的底层的生长。
8.根据权利要求7所述的方法，其中，所述ELO III族氮化物层和所述III族氮化物器件层一起包括岛状III族氮化物半导体层，并且所述底层不连接到所述岛状III族氮化物半导体层。
9.根据权利要求7所述的方法，其中，所述ELO III族氮化物层的高度防止所述底层生长或减慢所述底层的生长。
10.根据权利要求7所述的方法，其中，所述底层的宽度取决于所述ELO III族氮化物层和所述III族氮化物器件层的侧分面的形状。
11.根据权利要求10所述的方法，其中，所述侧分面的边缘位于底部边缘线外侧，使得所述侧分面的边缘在生长期间减少气体的供应，这使得所述底层的宽度更长。
12.一种通过权利要求1的方法制造的器件。
13.一种器件，包括：
生长在一个或多个外延横向过度生长(ELO)III族氮化物层上的一个或多个III族氮化物器件层，其中所述一个或多个ELO III族氮化物层包括所述器件的底部区域，并且所述一个或多个III族氮化物器件层不具有边缘生长。
14.根据权利要求13所述的器件，其中，所述器件的侧分面不具有位于底部边缘线外侧的边缘，这使得所述底部区域的宽度更短。
CN202080024824.6A 2019-03-01 2020-03-02 平坦化外延横向生长层上的表面的方法 Pending CN113632200A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962812453P 2019-03-01 2019-03-01
US62/812,453 2019-03-01
PCT/US2020/020647 WO2020180785A1 (en) 2019-03-01 2020-03-02 Method for flattening a surface on an epitaxial lateral growth layer

Publications (1)

Publication Number Publication Date
CN113632200A true CN113632200A (zh) 2021-11-09

Family

ID=72338397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080024824.6A Pending CN113632200A (zh) 2019-03-01 2020-03-02 平坦化外延横向生长层上的表面的方法

Country Status (5)

Country Link
US (1) US20220108883A1 (zh)
EP (1) EP3931861A4 (zh)
JP (1) JP7483269B2 (zh)
CN (1) CN113632200A (zh)
WO (1) WO2020180785A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230275173A1 (en) * 2020-09-23 2023-08-31 Antora Energy, Inc. Structures and methods for producing an optoelectronic device
WO2023190336A1 (ja) * 2022-03-28 2023-10-05 京セラ株式会社 発光素子並びにその製造方法および製造装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277437A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
CN1518138A (zh) * 2003-01-20 2004-08-04 松下电器产业株式会社 制造第三族氮化物衬底的方法
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US20060266281A1 (en) * 2004-05-18 2006-11-30 Bernard Beaumont Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US20090258453A1 (en) * 2005-06-21 2009-10-15 Samsung Electro-Mechanics Co., Ltd. METHOD FABRICATING NITRIDE-BASED COMPOUND LAYER, GaN SUBSTRATE AND VERTICAL STRUCTURE NITRIDE-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
CN103608923A (zh) * 2011-06-20 2014-02-26 加利福尼亚大学董事会 电流孔径垂直电子晶体管
CN104733365A (zh) * 2013-12-19 2015-06-24 首尔伟傲世有限公司 半导体生长用模板、基板分离方法及发光元件制造方法
CN113439322A (zh) * 2019-01-16 2021-09-24 加利福尼亚大学董事会 使用沟槽移除器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4915009B2 (ja) 2006-01-10 2012-04-11 国立大学法人山口大学 半導体部材の製造方法
WO2013089459A1 (en) 2011-12-14 2013-06-20 Seoul Opto Device Co., Ltd. Semiconductor device and method of fabricating the same
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US11508620B2 (en) * 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
US20210090885A1 (en) * 2018-05-17 2021-03-25 The Regents Of The University Of California Method for dividing a bar of one or more devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277437A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
CN1518138A (zh) * 2003-01-20 2004-08-04 松下电器产业株式会社 制造第三族氮化物衬底的方法
US20060266281A1 (en) * 2004-05-18 2006-11-30 Bernard Beaumont Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP2006316307A (ja) * 2005-05-11 2006-11-24 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US20090258453A1 (en) * 2005-06-21 2009-10-15 Samsung Electro-Mechanics Co., Ltd. METHOD FABRICATING NITRIDE-BASED COMPOUND LAYER, GaN SUBSTRATE AND VERTICAL STRUCTURE NITRIDE-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
CN103608923A (zh) * 2011-06-20 2014-02-26 加利福尼亚大学董事会 电流孔径垂直电子晶体管
CN104733365A (zh) * 2013-12-19 2015-06-24 首尔伟傲世有限公司 半导体生长用模板、基板分离方法及发光元件制造方法
CN113439322A (zh) * 2019-01-16 2021-09-24 加利福尼亚大学董事会 使用沟槽移除器件的方法

Also Published As

Publication number Publication date
US20220108883A1 (en) 2022-04-07
EP3931861A1 (en) 2022-01-05
JP7483269B2 (ja) 2024-05-15
WO2020180785A1 (en) 2020-09-10
JP2022522750A (ja) 2022-04-20
EP3931861A4 (en) 2022-05-04

Similar Documents

Publication Publication Date Title
US20230005793A1 (en) Method of removing a substrate with a cleaving technique
US20210090885A1 (en) Method for dividing a bar of one or more devices
US20220165570A1 (en) Substrate for removal of devices using void portions
US20220181210A1 (en) Method for removing a bar of one or more devices using supporting plates
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
US6888867B2 (en) Semiconductor laser device and fabrication method thereof
JP7351546B2 (ja) エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
JP2024016247A (ja) 溝を使用した素子の除去のための方法
JP2022509539A6 (ja) エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
JP7483269B2 (ja) エピタキシャル側方成長層上の表面を平らにする方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
US20210013365A1 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP3303645B2 (ja) 窒化物半導体発光素子の製造方法
EP2765662A1 (en) Method for producing group-iii nitride semiconductor laser element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination