CN112382662B - 氮化镓增强型器件及其制造方法 - Google Patents

氮化镓增强型器件及其制造方法 Download PDF

Info

Publication number
CN112382662B
CN112382662B CN202011272874.4A CN202011272874A CN112382662B CN 112382662 B CN112382662 B CN 112382662B CN 202011272874 A CN202011272874 A CN 202011272874A CN 112382662 B CN112382662 B CN 112382662B
Authority
CN
China
Prior art keywords
layer
gallium nitride
algan
silicon
regrowth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011272874.4A
Other languages
English (en)
Other versions
CN112382662A (zh
Inventor
王祥骏
彭立仪
邱昭玮
邱显钦
敖金平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Rhenium Micro Semiconductor Co ltd
Original Assignee
Ningbo Rhenium Micro Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Rhenium Micro Semiconductor Co ltd filed Critical Ningbo Rhenium Micro Semiconductor Co ltd
Priority to CN202011272874.4A priority Critical patent/CN112382662B/zh
Publication of CN112382662A publication Critical patent/CN112382662A/zh
Application granted granted Critical
Publication of CN112382662B publication Critical patent/CN112382662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请涉及一种氮化镓增强型器件及其制造方法包括衬底、成核缓冲层、氮化镓沟道层、超薄铝镓氮势垒层、氮化镓帽层、再次生长层、氮化硅绝缘层、漏极、源极和栅极;通过刻蚀工艺去掉氮化镓帽层的第一部分、并使用金属有机化学气相沉积生长铝镓氮再次生长层;在氮化镓帽层的第二部分和铝镓氮再次生长层通过低压化学气相沉积含高比例硅基的氮化硅绝缘层。通过低压化学气相沉积系统生长的高比例硅基的氮化硅绝缘层,以吸收天然铝镓氮势垒层表面上的氧原子,从而减少氮化硅/铝镓氮界面之间的氧污染区域,并通过铝镓氮再次生长层来降低导通电阻。

Description

氮化镓增强型器件及其制造方法
技术领域
本申请涉及半导体技术领域,更具体地说,涉及一种氮化镓增强型器件及其制造方法。
背景技术
基于氮化镓高电子迁移率晶体管(GaN HEMT),由于其带隙宽、高电子速度和大电流密度而被实现用于开关功率电子器件,广泛应用快充、电源供应器、节能芯片关键器件。由于氮化镓器件为天生空乏型操作不利于使用,为了实现GaN HEMT结构的增强型操作,常见的几个方式包括:(1)闸极刻蚀;(2)P型氮化镓外延结构;(3)离子植入。其中,闸极刻蚀不需额外光罩,且制程简单,但是存在电浆伤害,电流太小,蚀刻深度难控制;P型氮化镓外延结构临界电压稳定,但是蚀刻准确度难控制,需要额外活化,闸极漏电流太大;离子植入临界电压不稳定,制程控制不易,且可靠性存在问题。上述方式都存在闸极不稳定性以及工艺的复杂度的问题,容易引起严重的导通电压变化和可靠性问题。
因此,如何解决现有的氮化镓器件的增强型操作存在闸极不稳定性以及工艺的复杂度的问题,容易引起严重的导通电压变化和可靠性问题,是本领域技术人员所要解决的关键技术问题。
发明内容
为至少在一定程度上克服相关技术中存在的问题,本申请的目的在于提供一种氮化镓增强型器件及其制造方法,其能够解决现有的氮化镓器件的增强型操作存在闸极不稳定性以及工艺的复杂度的问题,容易引起严重的导通电压变化和可靠性问题。本申请提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。
本申请提供了一种氮化镓增强型器件及其制造方法,包括:
在衬底的表面生长成核缓冲层;
在所述成核缓冲层远离所述衬底的一侧生长氮化镓沟道层;
在所述氮化镓沟道层上生长超薄铝镓氮势垒层;
在所述超薄铝镓氮势垒层上生长氮化镓帽层;
通过刻蚀工艺去掉所述氮化镓帽层的第一部分、并在暴露的所述超薄铝镓氮势垒层上使用金属有机化学气相沉积选择性地生长铝镓氮再次生长层;
在未去除的所述氮化镓帽层的第二部分和所述铝镓氮再次生长层上通过低压化学气相沉积含高比例硅基的氮化硅绝缘层;
在所述氮化镓帽层的第一部分区域移除部分所述氮化硅绝缘层,并通过电子束蒸发和快速热退火工艺分别制备漏极和源极;
在所述氮化镓帽层的第二部分区域的所述氮化硅绝缘层上通过电子束蒸发制备栅极。
优选地,还包括:
通过等离子体增强化学气相沉积在所述氮化镓帽层上沉积氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义;
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除所述氮化镓帽层的第一部分,在暴露的所述超薄铝镓氮势垒层上使用金属有机化学气相沉积选择性地生长所述铝镓氮再次生长层;
在完成选择性地生长的所述铝镓氮再次生长层使用HF移除掉所述掩模层。
优选地,在沉积所述氮化硅绝缘层时,SiH2Cl2的流量为150-200sccm,混合气体中SiH2Cl2与NH3流量比4-6,温度为800℃,压强为180m托。
优选地,所述超薄铝镓氮势垒层和所述铝镓氮再次生长层的结构式为AlxGa1-xN,其中0<x<1,所述超薄铝镓氮势垒层的厚度为1-10nm,所述铝镓氮再次生长层的厚度为10-30nm。
优选地,所述衬底的材料包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓和金刚石中的一者或多者,且所述衬底的尺寸范围为2-8inch。
优选地,所述成核缓冲层采用金属有机气相外延沉积使用碳参杂以及铁掺杂生长形成的半绝缘高质量的氮化镓薄膜层,薄膜厚度范围为100nm-10um,其中,所述成核缓冲层包括有先生成的AlN成核层和再生成的GaN缓冲层。
优选地,所述氮化镓沟道层采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓沟道薄膜层,薄膜厚度范围为50-500nm。
优选地,所述漏极和所述源极采用钛/铝/镍/金,在氮气环境下,经过15-600s的200℃-1000℃的升温退火工艺,并与所述铝镓氮再次生长层形成欧姆接触。
优选地,所述栅极为肖特基结构或者金属-绝缘层-半导体结构。
本申请还提供一种氮化镓增强型器件,基于如上任意一项所述的氮化镓增强型器件的制造方法,包括有衬底、位于所述衬底表面的成核缓冲层、位于所述成核缓冲层远离所述衬底一侧的氮化镓沟道层、位于所述沟道远离所述成核缓冲层一侧的超薄铝镓氮势垒层、位于所述超薄铝镓氮势垒层远离所述氮化镓沟道层一侧的铝镓氮再次生长层、沉积在所述超薄铝镓氮势垒层和所述铝镓氮再次生长层上的氮化硅绝缘层、位于所述氮化硅绝缘层和所述超薄铝镓氮势垒层之间的氮化镓帽层、与所述铝镓氮再次生长层欧姆接触的源极和漏极、以及位于所述氮化硅绝缘层远离所述氮化镓帽层一侧的栅极。
本申请提供的技术方案可以包括以下有益效果:
与现有技术相比,使用超薄铝镓氮势垒层外延结构制作本氮化镓增强型氮化镓器件,解决了现今刻蚀技术造成导通电压以及可靠度不稳定性的问题,通过使用高温低压化学气相沉积系统生长含高比例硅基的氮化硅绝缘体,减轻了氮化镓表面的天然氧污染,改善了界面缺陷密度,实现了大的正阈值电压,同时漏电流小。而且,选择性再次生长层改善了存取区的二维电子气密度,从而降低了器件导通电阻,为实现高性能常关型氮化镓功率电子器件提供了广阔的前景。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一些示例性实施例示出的本氮化镓增强型器件的结构图。
图中:1、衬底;2、成核缓冲层;3、氮化镓沟道层;4、超薄铝镓氮势垒层;5、铝镓氮再次生长层;6、漏极;7、源极;8、氮化硅绝缘层;9、栅极。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与本申请的一些方面相一致的装置或方法的例子。
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明的技术方案进行详细的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本发明所保护的范围。
以下,参照附图对实施例进行说明。此外,下面所示的实施例不对权利要求所记载的发明内容起任何限定作用。另外,下面实施例所表示的构成的全部内容不限于作为权利要求所记载的发明的解决方案所必需的。
参考图1,本具体实施方式提供了一种氮化镓增强型器件的制造方法,包括有:
S1、在衬底1的表面生长成核缓冲层2;
出于高击穿电压的考虑,在衬底1的表面先生长成核缓冲层2,起到缓冲的作用,其中,成核缓冲层2采用金属有机气相外延沉积使用碳参杂以及铁掺杂生长形成的半绝缘高质量的氮化镓薄膜层,薄膜厚度范围为100nm-10um。具体地,成核缓冲层2包括有先生成的AlN成核层和再生成的GaN缓冲层。
S2、在成核缓冲层2远离衬底1的一侧生长氮化镓沟道层3;
其中,氮化镓沟道层3采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓沟道薄膜层,薄膜厚度范围为50-500nm。
S3、在氮化镓沟道层3上生长超薄铝镓氮势垒层4;
这里,超薄铝镓氮势垒层4的厚度仅有1-10nm,通过减薄厚度,以达到提升欧姆金属与氮化镓之间的隧穿效应,从而达到降低合金所需温度的目的,可一定程度上减少欧姆金属在合金过程中的堆积及外扩,以改善欧姆接触表面形貌。
需要说明的是,欧姆接触是指Ti/Al/Ni/Au合金与铝镓氮/氮化镓的接触,其接触面的电阻值远小于半导体本身的电阻,不会产生明显的附加阻抗,也不会使铝镓氮/氮化镓异质结内的平衡载流子浓度发生显着的变化。在高频和大功率器件中,欧姆接触是设计和制造的关键问题之一。
S4、在超薄铝镓氮势垒层4上生长氮化镓帽层;
S5、通过刻蚀工艺去掉氮化镓帽层的第一部分、并在暴露的超薄铝镓氮势垒层4上使用金属有机化学气相沉积选择性地生长铝镓氮再次生长层5;
要再次生长氮化镓的外延层,需要先生长一层氮化镓帽层,以起到保护的作用;再通过光刻胶选择出需要生长铝镓氮再次生长层5的部分,这里统称为氮化镓帽层的第一部分,通过刻蚀工艺去掉氮化镓帽层的第一部分,以使得超薄铝镓氮势垒层4在氮化镓帽层的第一部分区域暴露出来,再在暴露的超薄铝镓氮势垒层4上使用金属有机化学气相沉积选择性地生长铝镓氮再次生长层5。
其中,超薄铝镓氮势垒层4和铝镓氮再次生长层5的结构式为AlxGa1-xN,其中0<x<1,超薄铝镓氮势垒层4的厚度为1-10nm,选择相同的Al成分,以实现高质量的再生界面和良好的接触电阻,相对应地,铝镓氮再次生长层5的厚度为10-30nm。
S6、在未去除的氮化镓帽层的第二部分和铝镓氮再次生长层5上通过低压化学气相沉积含高比例硅基的氮化硅绝缘层8;
氮化镓帽层的第一部分被刻蚀去掉,而氮化镓帽层的第二部分未被刻蚀去掉,在氮化镓帽层的第二部分和铝镓氮再次生长层5上通过低压化学气相沉积系统生长的含高比例硅基的氮化硅绝缘层8,由于晶圆在外延完成后会因为空气中所含有的水气造成晶圆表面氧化,产生表面缺陷,进而产生漏电流路,高比例硅基的氮化硅绝缘层8减轻了氮化镓表面的天然氧污染,因此改善了界面缺陷密度,实现了大的正导通电压。
S7、在氮化镓帽层的第一部分区域移除部分氮化硅绝缘层8,并通过电子束蒸发和快速热退火工艺分别制备漏极6和源极7;
需要先在氮化镓帽层的第一部分区域移除用于欧姆接触电击区域氮化硅绝缘层8,以暴露出部分铝镓氮再次生长层5,以便于铝镓氮再次生长层5和漏极6/源极7实现欧姆接触,再通过电子束蒸发多层Ti/Al/Ni/Au(30nm/125nm/50nm/200nm)序列,然后通过快速热退火工艺,制备出用于漏极/源极金属的欧姆接触,以保证漏极6和源极7的稳定。
S8、在氮化镓帽层的第二部分区域的氮化硅绝缘层8上通过电子束蒸发制备栅极9。
在氮化镓帽层的第二部分区域的氮化硅绝缘层8上制备栅极9,以使得未被刻蚀的部分氮化镓帽层和栅极9分别位于氮化硅绝缘层8的相对两侧。
如此设置,使用超薄铝镓氮势垒层4外延结构制作本氮化镓增强型氮化镓器件,解决了现今刻蚀技术造成导通电压以及可靠度不稳定性的问题,通过使用高温低压化学气相沉积系统生长含高比例硅基的氮化硅绝缘体,减轻了氮化镓表面的天然氧污染,改善了界面缺陷密度,实现了大的正阈值电压,同时漏电流小。而且,选择性再次生长层5改善了存取区的二维电子气密度,从而降低了器件导通电阻,为实现高性能常关型氮化镓功率电子器件提供了广阔的前景。
本实施例中,铝镓氮再次生长层5的制造方法包括:
通过等离子体增强化学气相沉积在氮化镓帽层上沉积氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义;
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除氮化镓帽层的第一部分,在暴露的超薄铝镓氮势垒层4上使用金属有机化学气相沉积选择性地生长铝镓氮再次生长层5;
在完成选择性地生长的铝镓氮再次生长层5使用HF移除掉掩模层。
具体地,在沉积氮化硅绝缘层8时,SiH2Cl2的流量为150-200sccm,混合气体中SiH2Cl2与NH3流量比4-6,温度为800℃,压强为180m托,以使得氮化硅绝缘层8可以含有高比例的硅基,且沉积速率为2.2nm/分钟,效率较佳。
需要说明的是,torr一般指托,torr压强单位,参照国际单位制(简称SI)制订的中华人民共和国法定计量单位规定压强单位为Pa(帕),两种单位之间换算关系为1托=133.3223684帕。
一些实施例中,超薄铝镓氮势垒层4和铝镓氮再次生长层5的结构式为AlxGa1-xN,其中0<x<1,超薄铝镓氮势垒层4的厚度为1-10nm,铝镓氮再次生长层5的厚度为10-30nm。
由于氮化物场效晶体管结构的电子是因极化电荷的感应所产生,而极化电荷主要有两个同方向的成份,第一个成份为氮化镓与氮化铝镓间之自发性极化差异所造成,第二个成份的来源是由于氮化铝镓成长于氮化镓之张应力所造成的压电极化。调整铝镓氮中铝成份的比例以及厚度,以使得超薄铝镓氮势垒层4的结构式为AlxGa1-xN,其中x=0.13-0.23,厚度3-10nm,载子浓度>5×1019cm-3,载子迁移率>1500cm2/Vs。
优选的,超薄铝镓氮势垒层4使得极化效应较小,二维电子气浓度会比较低,利用金属有机化学气相沉积系统选择性地生长铝镓氮再次生长层5的技术增加二维电子气浓度,但氮化镓只要曝入到空气就会吸附碳、氧和硅的污染杂质,这些污染杂质会在生长界口处引入电荷,而导致器件二维电子气浓度下降,表面缺陷提高,且氮化镓表面有大量悬摆键,会去抓空气中的正负离子会有形成复杂的结构,故使用热分解方式在生长界面将杂质移除。
一些优选方案中,衬底1的材料可以为用来外延氮化镓薄膜的所有材料,包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓和金刚石中的一者或多者,且衬底1的尺寸范围为2-8inch。
具体地,漏极6和源极7采用钛/铝/镍/金,在氮气环境下,经过15-600s的200℃-1000℃的升温退火工艺,并与铝镓氮再次生长层5形成欧姆接触。由于再生长技术形成欧姆接触可以不需要高温,一般来说需要850度,现在降到550度也可以解决可靠度问题。
栅极9为肖特基结构或者金属-绝缘层-半导体结构。
需要说明的是,本文中的金属有机化学气相沉积法(MOCVD)、电子束沉积、低压化学气相沉积(LPCVD)、剥离法等操作方法均为现有技术,此处不再赘述。
下面结合上述实施例对本氮化镓增强型器件的制造方法作具体说明。
实施例一
通过在低电阻率的6英寸硅基(111)p型衬底1上进行金属有机化学气相沉积(MOCVD)来生长。出于高击穿电压的考虑,首先在衬底1上生长4μm厚的AlN成核层和碳掺杂的GaN缓冲层。然后生长300nm未掺杂的氮化镓沟道层3,紧接将3nm的未掺杂的Al0.25GaN的超薄铝镓氮势垒层4,再生长1nm氮化镓帽层,以使得超薄铝镓氮势垒层4夹在1nm氮化镓帽层和氮化镓沟道层3中。使用氮化镓帽层防止超薄铝镓氮势垒层4的氧化。
通过等离子体增强化学气相沉积(PECVD)在氮化镓帽层上沉积100nm厚的氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义。
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除1nm氮化镓帽层,在暴露的3nm的Al0.25GaN超薄铝镓氮势垒层4表面,使用金属有机化学气相沉积选择性地生长了另外的20nm的Al0.25GaN,以形成铝镓氮再次生长层5。选择相同的Al成分,以实现高质量的再生界面和良好的接触电阻,在完成选择性地生长铝镓氮再次生长层5使用HF移除掉氧化硅掩模层。
使用低压化学气相沉积将30nm含高比例硅基的氮化硅绝缘层8沉积在未被刻蚀的1nm的氮化镓帽层上。其中SiH2Cl2(二氯硅烷)流量为150sccm,混合气体流量比(SiH2Cl2:NH3)为5:1,可在800℃,180m torr的环境中达到含高比例硅基的氮化硅绝缘层8,沉积速率约为2.2nm/分钟。
移除用于欧姆接触电击区域的氮化硅绝缘层8,通过电子束蒸发多层Ti/Al/Ni/Au(30nm/125nm/50nm/200nm)序列,然后在550℃下快速热退火20分钟,制备出用于漏极/源极金属的欧姆接触。最后,使用电子束蒸发的Ni/Au沉积为栅极金属。
实施例二
通过在低电阻率的6英寸硅基(111)p型衬底1上进行金属有机化学气相沉积(MOCVD)来生长。出于高击穿电压的考虑,首先在衬底1上生长5μm厚的AlN成核层和碳掺杂的GaN缓冲层。然后生长300nm未掺杂的氮化镓沟道层3,紧接将3nm的未掺杂的Al0.22GaN的超薄铝镓氮势垒层4,再生长1nm氮化镓帽层,以使得超薄铝镓氮势垒层4夹在1nm氮化镓帽层和氮化镓沟道层3中。使用氮化镓帽层防止超薄铝镓氮势垒层4的氧化。
通过等离子体增强化学气相沉积(PECVD)在氮化镓帽层上沉积120nm厚的氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义。
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除1nm氮化镓帽层,在暴露的3nm的Al0.22GaN超薄铝镓氮势垒层4表面,使用金属有机化学气相沉积选择性地生长了另外的20nm的Al0.22GaN,以形成铝镓氮再次生长层5。选择相同的Al成分,以实现高质量的再生界面和良好的接触电阻,在完成选择性地生长铝镓氮再次生长层5使用HF移除掉氧化硅掩模层。
使用低压化学气相沉积将30nm含高比例硅基的氮化硅绝缘层8沉积在未被刻蚀的1nm的氮化镓帽层上。其中SiH2Cl2(二氯硅烷)流量为180sccm,混合气体流量比(SiH2Cl2:NH3)为6:1,可在800℃,180m torr的环境中达到含高比例硅基的氮化硅绝缘层8,沉积速率约为2.2nm/分钟。
移除用于欧姆接触电击区域的氮化硅绝缘层8,通过电子束蒸发多层Ti/Al/Ni/Au(30nm/125nm/50nm/200nm)序列,然后在750℃下快速热退火20分钟,制备出用于漏极/源极金属的欧姆接触。最后,使用电子束蒸发的Ni/Au沉积为栅极金属。
实施例三
通过在低电阻率的6英寸硅基(111)p型衬底1上进行金属有机化学气相沉积(MOCVD)来生长。出于高击穿电压的考虑,首先在衬底1上生长4μm厚的AlN成核层和碳掺杂的GaN缓冲层。然后生长300nm未掺杂的氮化镓沟道层3,紧接将5nm的未掺杂的Al0.22GaN的超薄铝镓氮势垒层4,再生长1nm氮化镓帽层,以使得超薄铝镓氮势垒层4夹在1nm氮化镓帽层和氮化镓沟道层3中。使用氮化镓帽层防止超薄铝镓氮势垒层4的氧化。
通过等离子体增强化学气相沉积(PECVD)在氮化镓帽层上沉积100nm厚的氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义。
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除1nm氮化镓帽层,在暴露的5nm的Al0.22GaN超薄铝镓氮势垒层4表面,使用金属有机化学气相沉积选择性地生长了另外的30nm的Al0.22GaN,以形成铝镓氮再次生长层5。选择相同的Al成分,以实现高质量的再生界面和良好的接触电阻,在完成选择性地生长铝镓氮再次生长层5使用HF移除掉氧化硅掩模层。
使用低压化学气相沉积将30nm含高比例硅基的氮化硅绝缘层8沉积在未被刻蚀的1nm的氮化镓帽层上。其中SiH2Cl2(二氯硅烷)流量为200sccm,混合气体流量比(SiH2Cl2:NH3)为4:1,可在800℃,180m torr的环境中达到含高比例硅基的氮化硅绝缘层8,沉积速率约为2.2nm/分钟。
移除用于欧姆接触电击区域的氮化硅绝缘层8,通过电子束蒸发多层Ti/Al/Ni/Au(30nm/125nm/50nm/200nm)序列,然后在750℃下快速热退火10分钟,制备出用于漏极/源极金属的欧姆接触。最后,使用电子束蒸发的Ni/Au沉积为栅极金属。
本申请还提供一种氮化镓增强型器件,基于如上氮化镓增强型器件的制造方法,包括有衬底1、成核缓冲层2、氮化镓沟道层3、超薄铝镓氮势垒层4、铝镓氮再次生长层5、氮化硅绝缘层8、氮化镓帽层、源极7、漏极6和栅极9,其中,成核缓冲层2位于衬底1表面,氮化镓沟道层3位于成核缓冲层2远离衬底1一侧,超薄铝镓氮势垒层4位于沟道远离成核缓冲层2一侧,铝镓氮再次生长层5位于超薄铝镓氮势垒层4远离氮化镓沟道层3一侧,氮化硅绝缘层8沉积在超薄铝镓氮势垒层4和铝镓氮再次生长层5上,氮化镓帽层位于氮化硅绝缘层8和超薄铝镓氮势垒层4之间,源极7和漏极6位于两端分别与铝镓氮再次生长层5欧姆接触,栅极9位于氮化硅绝缘层8远离氮化镓帽层一侧的。
如此设置,本氮化镓增强型器件解决了现今刻蚀技术造成导通电压以及可靠度不稳定性的问题,减轻了氮化镓表面的天然氧污染,改善了界面缺陷密度,改善了存取区的二维电子气密度,降低了器件导通电组。而且实现了大的正阈值电压,同时漏电流小,为实现高性能常关型氮化镓功率电子器件提供了广阔的前景。
该有益效果的推导过程与氮化镓增强型器件的制造方法所带来的有益效果的推导过程大体类似,故本文不再赘述。
需要说明的是,本文所表述的“第一”“第二”等词语,不是对具体顺序的限制,仅仅只是用于区分各个部件或功能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。本申请提供的多个方案包含本身的基本方案,相互独立,并不互相制约,但是其也可以在不冲突的情况下相互结合,达到多个效果共同实现。
尽管上面已经示出和描述了本申请的实施例,但可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种氮化镓增强型器件的制造方法,其特征在于,包括:
在衬底(1)的表面生长成核缓冲层(2);
在所述成核缓冲层(2)远离所述衬底(1)的一侧生长氮化镓沟道层(3);
在所述氮化镓沟道层(3)上生长超薄铝镓氮势垒层(4);
在所述超薄铝镓氮势垒层(4)上生长氮化镓帽层;
通过刻蚀工艺去掉所述氮化镓帽层的第一部分、并在暴露的所述超薄铝镓氮势垒层(4)上使用金属有机化学气相沉积选择性地生长铝镓氮再次生长层(5);
在未去除的所述氮化镓帽层的第二部分和所述铝镓氮再次生长层(5)上通过低压化学气相沉积含高比例硅基的氮化硅绝缘层(8);
在所述氮化镓帽层的第一部分区域移除部分所述氮化硅绝缘层(8),并通过电子束蒸发和快速热退火工艺分别制备漏极(6)和源极(7);
在所述氮化镓帽层的第二部分区域的所述氮化硅绝缘层(8)上通过电子束蒸发制备栅极(9)。
2.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,还包括:
通过等离子体增强化学气相沉积在所述氮化镓帽层上沉积氧化硅掩模层,并使用稀释的HF湿法蚀刻溶液对再生区进行图形定义;
使用低损伤SF6+BCl3混合气体通过干刻蚀工艺去除所述氮化镓帽层的第一部分,在暴露的所述超薄铝镓氮势垒层(4)上使用金属有机化学气相沉积选择性地生长所述铝镓氮再次生长层(5);
在完成选择性地生长的所述铝镓氮再次生长层(5)使用HF移除掉所述掩模层。
3.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,在沉积所述氮化硅绝缘层(8)时,SiH2Cl2的流量为150-200sccm,混合气体中SiH2Cl2与NH3流量比4-6,温度为800℃,压强为180m托。
4.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述超薄铝镓氮势垒层(4)和所述铝镓氮再次生长层(5)的结构式为AlxGa1-xN,其中0<x<1,所述超薄铝镓氮势垒层(4)的厚度为1-10nm,所述铝镓氮再次生长层(5)的厚度为10-30nm。
5.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述衬底(1)的材料包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓和金刚石中的一者或多者,且所述衬底(1)的尺寸范围为2-8inch。
6.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述成核缓冲层(2)采用金属有机气相外延沉积使用碳参杂以及铁掺杂生长形成的半绝缘高质量的氮化镓薄膜层,薄膜厚度范围为100nm-10um,其中,所述成核缓冲层(2)包括有先生成的AlN成核层和再生成的GaN缓冲层。
7.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述氮化镓沟道层(3)采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓沟道薄膜层,薄膜厚度范围为50-500nm。
8.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述漏极(6)和所述源极(7)采用钛/铝/镍/金,在氮气环境下,经过15-600s的200℃-1000℃的升温退火工艺,并与所述铝镓氮再次生长层(5)形成欧姆接触。
9.根据权利要求1所述的氮化镓增强型器件的制造方法,其特征在于,所述栅极(9)为肖特基结构或者金属-绝缘层-半导体结构。
10.一种氮化镓增强型器件,其特征在于,基于如权利要求1-9任意一项所述的氮化镓增强型器件的制造方法,包括有衬底(1)、位于所述衬底(1)表面的成核缓冲层(2)、位于所述成核缓冲层(2)远离所述衬底(1)一侧的氮化镓沟道层(3)、位于所述沟道远离所述成核缓冲层(2)一侧的超薄铝镓氮势垒层(4)、位于所述超薄铝镓氮势垒层(4)远离所述氮化镓沟道层(3)一侧的铝镓氮再次生长层(5)、沉积在所述超薄铝镓氮势垒层(4)和所述铝镓氮再次生长层(5)上的氮化硅绝缘层(8)、位于所述氮化硅绝缘层(8)和所述超薄铝镓氮势垒层(4)之间的氮化镓帽层、与所述铝镓氮再次生长层(5)欧姆接触的源极(7)和漏极(6)、以及位于所述氮化硅绝缘层(8)远离所述氮化镓帽层一侧的栅极(9)。
CN202011272874.4A 2020-11-13 2020-11-13 氮化镓增强型器件及其制造方法 Active CN112382662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011272874.4A CN112382662B (zh) 2020-11-13 2020-11-13 氮化镓增强型器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011272874.4A CN112382662B (zh) 2020-11-13 2020-11-13 氮化镓增强型器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112382662A CN112382662A (zh) 2021-02-19
CN112382662B true CN112382662B (zh) 2022-06-21

Family

ID=74583955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011272874.4A Active CN112382662B (zh) 2020-11-13 2020-11-13 氮化镓增强型器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112382662B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038909B (zh) * 2021-10-22 2024-05-17 北京大学深圳研究生院 增强型氮化镓功率器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043063A (zh) * 2006-03-06 2007-09-26 夏普株式会社 氮化物半导体器件及其制备方法
JP2008306025A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN105655395A (zh) * 2015-01-27 2016-06-08 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN107154338A (zh) * 2016-03-03 2017-09-12 北京大学 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术
CN109314136A (zh) * 2016-04-15 2019-02-05 麦克姆技术解决方案控股有限公司 高压GaN高电子迁移率晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体hemtおよびその製造方法。
JP2010050280A (ja) * 2008-08-21 2010-03-04 Toyota Motor Corp 窒化物半導体装置
JP6025242B2 (ja) * 2012-03-30 2016-11-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043063A (zh) * 2006-03-06 2007-09-26 夏普株式会社 氮化物半导体器件及其制备方法
JP2012039164A (ja) * 2006-03-06 2012-02-23 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008306025A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN105655395A (zh) * 2015-01-27 2016-06-08 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN107154338A (zh) * 2016-03-03 2017-09-12 北京大学 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术
CN109314136A (zh) * 2016-04-15 2019-02-05 麦克姆技术解决方案控股有限公司 高压GaN高电子迁移率晶体管

Also Published As

Publication number Publication date
CN112382662A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US11362205B2 (en) Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US20200152779A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
WO2017123999A1 (en) Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
CN111033752A (zh) p型半导体的制造方法、增强型器件及其制造方法
CN112289858A (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN112382662B (zh) 氮化镓增强型器件及其制造方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
US20230290834A1 (en) ENHANCEMENT-MODE GaN HFET
US10777654B2 (en) Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure
CN113725297A (zh) 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法
CN113745333A (zh) 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
CN113488536A (zh) 具有衬底电极的增强型的p型氮化镓器件及其制备方法
RU215756U1 (ru) Гетероэпитаксиальная структура со сверхтонким барьерным слоем для нормально-закрытых транзисторов на основе соединений нитрида галлия алюминия
US20220102530A1 (en) Preparation method for semiconductor structure
JP4759923B2 (ja) 半導体装置
US11646357B2 (en) Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
US20240162283A1 (en) Semiconductor Structure and Method for Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant