CN220400597U - 一种Si/SiC异质结结构 - Google Patents
一种Si/SiC异质结结构 Download PDFInfo
- Publication number
- CN220400597U CN220400597U CN202322024049.8U CN202322024049U CN220400597U CN 220400597 U CN220400597 U CN 220400597U CN 202322024049 U CN202322024049 U CN 202322024049U CN 220400597 U CN220400597 U CN 220400597U
- Authority
- CN
- China
- Prior art keywords
- sic
- heterojunction
- type
- igbt
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 229910014299 N-Si Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 82
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 76
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229910018540 Si C Inorganic materials 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种Si/SiC异质结结构，所述异质结形成二极管的阳极区，P型S i位于N型SiC上方，Si/Si C异质结由上述两层组成；或形成绝缘栅双极晶体管I GBT的背面发射区,P型Si位于N型SiC下方，Si/SiC异质结由上述两层组成。与传统碳化硅结构相比，本专利结构与传统硅制造工艺兼容，降低了工艺难度，提高了工艺质量，降低成本，提升了碳化硅器件的性能和可靠性。
Description
技术领域
本实用新型涉及功率器件技术领域，特别涉及一种Si/SiC异质结结构。
背景技术
目前，硅是制造大多数功率器件的基本材料，硅材料具有制备简单、工艺成熟和成本低廉等优点。但硅材料因禁带宽度小等问题，限制了其在更大阻断电压、更高温度的应用。
碳化硅材料具有禁带宽度大、本征载流子浓度低、临界电场高、热导率高和饱和漂移速度高等优点，成为制造高压、高温、高频、大功率、抗辐射器件的优选材料。但碳化硅基器件的制造暂时无法完全兼容体硅工艺，在掺杂、欧姆接触、栅氧化层质量等方面目前仍存在一定差距。
应用Si/SiC异质结器件可以兼具硅材料成熟工艺与碳化硅材料的优点，提升器件各项性能；但Si/SiC异质结因晶格失配及SiC表面状态等影响，存在较高密度的堆栈层错等缺陷。随着分子束外延(MBE)、低压化学气相沉积(LPCVD)和晶圆键合等技术的发展，高质量的SiC基异质材料的生长取得的长足的进步，极大促进了异质结器件的快速发展。
实用新型内容
为克服现有技术的不足，本实用新型提供了一种Si/SiC异质结构，避免了碳化硅界面态偏高等工艺难题，降低了工艺难度，提高了工艺质量，提升了碳化硅器件的性能和可靠性。
本实用新型采用了如下的技术方案：
本实用新型提供了一种Si/SiC异质结结构，所述异质结形成二极管的阳极区，P型Si位于N型SiC上方，Si/SiC异质结由上述两层组成；
或形成绝缘栅双极晶体管IGBT的背面发射区,P型Si位于N型SiC下方，Si/SiC异质结由上述两层组成。
进一步的，所述结构是P-Si/N-SiC异质结结构，P-Si位于N-SiC上方，P-Si的P型掺杂采用注入/退火或外延工艺形成，结深可控。
进一步的，Si/SiC异质结形成IGBT的背面发射区，P-Si位于N-SiC下方，P-Si的P型掺杂采用注入/退火或外延工艺形成。
进一步的，Si/SiC异质结形成IGBT的正面的栅极，Si位于N-SiC上方，Si采用外延等工艺形成，厚度及质量可控，采用热氧化将Si全部转化为SiO2。
进一步的，Si/SiC异质结形成IGBT的正面的栅极，Si位于N-SiC上方，Si采用外延工艺形成，厚度及质量可控，采用热氧化将Si部分转化为SiO2，IGBT的N+/P+结/P-结位于在N-Si中；或将部分P阱置于SiC中。
进一步的，Si/SiC异质结形成IGBT的正面的P阱接触P+区，P+-Si位于N-SiC上方局部区域，P+Si采用注入/退火或外延等工艺，然后刻蚀形成，依次完成后续工艺和结构，形成IGBT正面结构。
进一步的，SiC/Si异质结形成功率器件的衬底和漂移区，Si位于SiC下方，作为衬底或作为部分漂移区。
进一步的，硅中的电场强度低于硅材料的最高击穿场强Emax,Si。
与现有技术相比，本实用新型的技术方案能够实现如下有益的技术效果：
与传统碳化硅结构相比，本专利结构与传统硅制造工艺兼容，降低了工艺难度，提高了工艺质量，降低成本，提升了碳化硅器件的性能和可靠性。
附图说明
图1为本实用新型的传统碳化硅结构示意图。
图2为本实用新型实施例的1-Si/SiC异质结形成二极管的阳极区。
图3为本实用新型实施例的2-Si/SiC异质结形成IGBT的背面发射区。
图4为本实用新型实施例的3-Si/SiC异质结形成IGBT的正面的栅极。
图5为本实用新型实施例的4-Si/SiC异质结形成IGBT的正面MOS结构。
图6为本实用新型实施例的5-Si/SiC异质结形成IGBT的正面的P阱接触P+区。
图7为本实用新型实施例的6-SiC/Si异质结形成功率器件的衬底和漂移区。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。
下面结合具体实施例对本实用新型的方法做详细的说明。
本实用新型提供了一种Si/SiC异质结构。
本实用新型的器件结构如图2所示，与图1所示的传统结构相比，传统结构为单一碳化硅材料，本实用新型为Si/SiC异质结材料。该结构可有多种变形，如P-Si/N-SiC异质结可形成二极管的阳极区，P型Si位于N型SiC上方，也可形成绝缘栅双极晶体管IGBT的背面发射区，P型Si位于N型SiC下方。所述异质结形成二极管的阳极区(P型Si位于N型SiC上方，Si/SiC异质结由上述两层组成)，或形成绝缘栅双极晶体管IGBT的背面发射区(P型Si位于N型SiC下方，Si/SiC异质结由上述两层组成)。Si和SiC为半导体材料。
具体的，实施例1，Si/SiC异质结形成二极管的阳极区，见图2。P-Si/N-SiC异质结结构，P-Si位于N-SiC上方，P-Si的P型掺杂采用注入/退火或外延等工艺形成，结深可控，激活率接近100％；避免了碳化硅注入仅能形成浅结，激活率偏低的风险。并且SiO2/Si与SiO2/SiC相比，界面态密度低，提升了器件的可靠性。
具体的，实施例2，Si/SiC异质结形成IGBT的背面发射区，见图3。P-Si/N-SiC异质结结构，P-Si位于N-SiC下方，P-Si的P型掺杂采用注入/退火或外延等工艺形成，结深可控，掺杂形貌可控，激活率接近100％；避免了碳化硅P型无法实现重掺杂，P型掺杂电阻率高等问题。
具体的，实施例3，Si/SiC异质结形成IGBT的正面的栅极，见图4。Si/N-SiC异质结结构，Si位于N-SiC上方(图4a)，Si采用外延等工艺形成，厚度及质量可控；然后采用热氧化将Si全部转化为SiO2(图4b)。所生成的SiO2质量可控，界面态低，可避免常规SiO2/SiC界面态偏高，造成阈值电压漂移的问题。
具体的，实施例4，Si/SiC异质结形成IGBT的正面的栅极，见图5。Si/N-SiC异质结结构，Si位于N-SiC上方(图5a)，Si采用外延等工艺形成，厚度及质量可控；然后采用热氧化将Si部分转化为SiO2(图5b)，IGBT的N+/P+结/P-结位于在N-Si中。所生成的SiO2质量可控，界面态低，可避免常规SiO2/SiC界面态偏高，造成阈值电压漂移的问题。也可将部分P阱置于SiC中(图5c)，利用碳化硅材料具有较高临界击穿电场的特性，提高了器件的阻断电压。
具体的，实施例5，Si/SiC异质结形成IGBT的正面的P阱接触P+区，见图6。P+-Si/N-SiC异质结结构，P+-Si位于N-SiC上方局部区域，P+Si采用注入/退火或外延等工艺(图6a)，然后刻蚀形成，依次完成后续工艺和结构，形成IGBT正面结构(图6b)；避免了碳化硅P型掺杂激活率不高的问题，可显著降低碳化硅结构P型接触电阻率。
具体的，实施例6，SiC/Si异质结形成功率器件的衬底和漂移区，见图7。Si位于SiC下方，作为衬底或作为部分漂移区；需注意的是硅中的电场强度应低于硅材料的最高击穿场强Emax,Si。SiC采用外延等工艺形成，厚度及质量可控。用Si代替SiC衬底/部分漂移区，可降低成本。
Si/SiC异质结也可拓展至其他碳化硅结构，如MOSFET、GTO等。
综上所述，本实用新型涉及一种Si/SiC异质结结构，所述异质结形成二极管的阳极区，P型Si位于N型SiC上方，Si/SiC异质结由上述两层组成；或形成绝缘栅双极晶体管IGBT的背面发射区,P型Si位于N型SiC下方，Si/SiC异质结由上述两层组成。与传统碳化硅结构相比，本专利结构与传统硅制造工艺兼容，降低了工艺难度，提高了工艺质量，降低成本，提升了碳化硅器件的性能和可靠性。
本实用新型的上述具体实施方式仅仅用于示例性说明或解释本实用新型的原理，而不构成对本实用新型的限制。因此，在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。此外，本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (8)
1.一种Si/SiC异质结结构，其特征在于，所述异质结形成二极管的阳极区，P型Si位于N型SiC上方，Si/SiC异质结由上述两层组成；
或形成绝缘栅双极晶体管IGBT的背面发射区,P型Si位于N型SiC下方，Si/SiC异质结由上述两层组成。
2.根据权利要求1所述的Si/SiC异质结结构，其特征在于，所述结构是P-Si/N-SiC异质结结构，P-Si位于N-SiC上方，P-Si的P型掺杂采用注入/退火或外延工艺形成，结深可控。
3.根据权利要求1所述的Si/SiC异质结结构，其特征在于，Si/SiC异质结形成IGBT的背面发射区，P-Si位于N-SiC下方，P-Si的P型掺杂采用注入/退火或外延工艺形成。
4.根据权利要求1所述的Si/SiC异质结结构，其特征在于，Si/SiC异质结形成IGBT的正面的栅极，Si位于N-SiC上方，Si采用外延工艺形成，厚度及质量可控，采用热氧化将Si全部转化为SiO2。
5.根据权利要求1所述的Si/SiC异质结结构，其特征在于，Si/SiC异质结形成IGBT的正面的栅极，Si位于N-SiC上方，Si采用外延工艺形成，厚度及质量可控，采用热氧化将Si部分转化为SiO2，IGBT的N+/P+结/P-结位于在N-Si中；或将部分P阱置于SiC中。
6.根据权利要求1所述的Si/SiC异质结结构，其特征在于，Si/SiC异质结形成IGBT的正面的P阱接触P+区，P+-Si位于N-SiC上方局部区域，P+Si采用注入/退火或外延工艺，然后刻蚀形成，依次完成后续工艺和结构，形成IGBT正面结构。
7.根据权利要求1所述的Si/SiC异质结结构，其特征在于，SiC/Si异质结形成功率器件的衬底和漂移区，Si位于SiC下方，作为衬底或作为部分漂移区。
8.根据权利要求7所述的Si/SiC异质结结构，其特征在于，硅中的电场强度低于硅材料的最高击穿场强Emax,Si。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322024049.8U CN220400597U (zh) | 2023-07-31 | 2023-07-31 | 一种Si/SiC异质结结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322024049.8U CN220400597U (zh) | 2023-07-31 | 2023-07-31 | 一种Si/SiC异质结结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220400597U true CN220400597U (zh) | 2024-01-26 |
Family
ID=89606179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322024049.8U Active CN220400597U (zh) | 2023-07-31 | 2023-07-31 | 一种Si/SiC异质结结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220400597U (zh) |
-
2023
- 2023-07-31 CN CN202322024049.8U patent/CN220400597U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hatakeyama et al. | Over 3.0$\hbox {GW/cm}^{2} $ Figure-of-Merit GaN pn Junction Diodes on Free-Standing GaN Substrates | |
| WO2018161412A1 (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN105720097A (zh) | 增强型高电子迁移率晶体管及制备方法、半导体器件 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN109192771B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
| CN110137244B (zh) | GaN基自支撑衬底的垂直结构HEMT器件及制备方法 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN117219676A (zh) | 一种异质pn结栅极的增强型HEMT器件 | |
| CN220400597U (zh) | 一种Si/SiC异质结结构 | |
| CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
| Sometani et al. | Comparative Study of Performance of SiC SJ-MOSFETs Formed by Multi-epitaxial Growth and Trench-filling Epitaxial Growth | |
| JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| CN115425077A (zh) | 一种内置RC回路的GaN HEMT功率器件 | |
| CN110970499A (zh) | GaN基横向超结器件及其制作方法 | |
| CN114023815A (zh) | 一种半垂直GaN基逆导型IGBT器件及其制备方法 | |
| JP2000357801A (ja) | ヘテロ接合型半導体装置 | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN114639599B (zh) | 一种半导体器件局域寿命控制方法 | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |