JP2017054944A - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP2017054944A
JP2017054944A JP2015178200A JP2015178200A JP2017054944A JP 2017054944 A JP2017054944 A JP 2017054944A JP 2015178200 A JP2015178200 A JP 2015178200A JP 2015178200 A JP2015178200 A JP 2015178200A JP 2017054944 A JP2017054944 A JP 2017054944A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film
semiconductor device
type
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015178200A
Other languages
English (en)
Other versions
JP6394545B2 (ja
Inventor
隆弘 藤井
Takahiro Fujii
隆弘 藤井
隆樹 丹羽
Shigeki Niwa
隆樹 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015178200A priority Critical patent/JP6394545B2/ja
Priority to US15/240,899 priority patent/US10332966B2/en
Publication of JP2017054944A publication Critical patent/JP2017054944A/ja
Application granted granted Critical
Publication of JP6394545B2 publication Critical patent/JP6394545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Rectifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】イオン注入によって形成されるｐ型半導体領域の表面モフォロジを改善する。
【解決手段】半導体装置の製造方法は、III族窒化物から主に成るとともにｎ型の特性を有する半導体層を、結晶成長によって形成する工程と；III族窒化物に対してｎ型不純物として作用する元素とは異なる元素から主に成るスルー膜を、半導体層の結晶成長に連続して半導体層の上に成長させることによって形成する成膜工程と；スルー膜の上から半導体層に対してｐ型不純物をイオン注入するイオン注入工程と；イオン注入工程を終えた後、半導体層およびスルー膜を加熱することによって、ｐ型不純物がイオン注入された半導体層の領域をｐ型半導体領域へと活性化させる加熱工程と；加熱工程を終えた後、半導体層から前記スルー膜を除去する除去工程とを備える。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
半導体装置（半導体デバイス、半導体素子）には、窒化ガリウム（ＧａＮ）をはじめとするIII族窒化物を用いた半導体層を備えるものが知られている。特許文献１には、III族窒化物系のｐ型半導体をイオン注入によって形成する技術が記載されている。特許文献１の技術は、半導体層に対して直接的にｐ型不純物をイオン注入することによって、イオン注入された半導体層の領域にｐ型半導体を形成する。
特開２０１４−４１９１７号公報
特許文献１の技術では、ｐ型不純物がイオン注入された半導体層の領域を熱処理によって活性化させた場合、その領域の表面モフォロジ（表面形態）が劣化する。表面モフォロジの劣化は、半導体装置のデバイス特性を低下させる要因になるとともに、その領域に再成長させた半導体層の結晶性を低下させる要因にもなる。そのため、イオン注入によって形成されるｐ型半導体領域の表面モフォロジを改善できる技術が望まれていた。
なお、特許文献１の技術によって表面モフォロジが劣化する原因は、III族窒化物系の半導体層の結晶構造において、イオン注入されたｐ型不純物（例えば、マグネシウム原子（Ｍｇ））が入るべきIII族原子の格子点（例えば、窒化ガリウム（ＧａＮ）におけるガリウム原子（Ｇａ）の格子点）に、半導体層の表面に付着したｎ型不純物（例えば、ケイ素原子（Ｓｉ））が入り込むことに起因すると考えられる。ｎ型不純物によってIII族原子の格子点に入れなかったｐ型不純物は、半導体層の表面に析出してドロップレット（析出物）を形成する。このｐ型不純物のドロップレットが表面モフォロジを劣化させる。
本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、III族窒化物から主に成るとともにｎ型の特性を有する半導体層を、結晶成長によって形成する工程と；前記III族窒化物に対してｎ型不純物として作用する元素とは異なる元素から主に成るスルー膜を、前記半導体層の結晶成長に連続して前記半導体層の上に成長させることによって形成する成膜工程と；前記スルー膜の上から前記半導体層に対してｐ型不純物をイオン注入するイオン注入工程と；前記イオン注入工程を終えた後、前記半導体層および前記スルー膜を加熱することによって、前記ｐ型不純物がイオン注入された前記半導体層の領域をｐ型半導体領域へと活性化させる加熱工程と；前記加熱工程を終えた後、前記半導体層から前記スルー膜を除去する除去工程とを備える。この形態によれば、スルー膜によって半導体層の表面へのｎ型不純物の付着を防止できるため、半導体層の表面に付着したｎ型不純物がイオン注入工程において半導体層の中にノックオンによって拡散することを抑制できる。これによって、半導体層においてIII族原子とｐ型不純物との置換が促進されるため、ｐ型不純物が半導体層の表面に析出することを抑制できる。したがって、イオン注入によって形成されるｐ型半導体領域の表面モフォロジを改善できる。その結果、半導体装置のデバイス特性を向上させることができる。
（２）上述した製造方法において、前記スルー膜は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）の少なくとも１つの非晶質成分から主に成ってもよい。この形態によれば、スルー膜を容易に実現できる。
（３）上述した製造方法において、前記成膜工程は、３００℃以上１５００℃以下の温度下で、前記スルー膜を成長させてもよい。この形態によれば、スルー膜を容易に形成できる。
（４）上述した製造方法において、前記成膜工程は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、前記スルー膜を成長させてもよい。この形態によれば、スルー膜を容易に形成できる。
（５）上述した製造方法において、前記イオン注入工程は、前記スルー膜の上から前記半導体層に対して、マグネシウム原子（Ｍｇ）およびベリリウム原子（Ｂｅ）の少なくとも一方をｐ型不純物としてイオン注入してもよい。この形態によれば、イオン注入によるｐ型半導体領域を容易に形成できる。
（６）上述した製造方法において、前記イオン注入工程は、２０℃以上５００℃以下の温度下で、前記スルー膜の上から前記半導体層に対してｐ型不純物をイオン注入してもよい。この形態によれば、ｐ型不純物を半導体層へと容易にイオン注入できる。
（７）上述した製造方法において、前記加熱工程は、８００℃以上１５００℃以下の温度下で、前記半導体層および前記スルー膜を加熱してもよい。この形態によれば、半導体層にイオン注入されたｐ型不純物を容易に活性化させることができる。
（８）上述した製造方法において、前記加熱工程は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、前記半導体層および前記スルー膜を加熱してもよい。この形態によれば、半導体層にイオン注入されたｐ型不純物を容易に活性化させることができる。
（９）上述した製造方法において、前記スルー膜は、前記III族窒化物に対してｎ型不純物として作用する元素とは異なる元素の窒化物から主に成り、前記加熱工程は、アンモニア（ＮＨ3）を含有する雰囲気ガスの中で、前記半導体層および前記スルー膜を加熱してもよい。この形態によれば、加熱工程において窒素成分が抜け出すことによるスルー膜の変質を、雰囲気ガスのアンモニアに含まれる窒素成分によって防止できる。
（１０）上述した製造方法において、前記加熱工程は、１分以上６０分以下の処理時間で、前記半導体層および前記スルー膜を加熱してもよい。この形態によれば、半導体層にイオン注入されたｐ型不純物を十分に活性化させることができる。
（１１）上述した製造方法において、前記除去工程は、ｐＨ１２以上の剥離液を用いて、前記半導体層から前記スルー膜を除去してもよい。この形態によれば、半導体層からスルー膜を容易に除去できる。
（１２）上述した製造方法において、前記除去工程は、５０℃以上１２０℃以下の剥離液を用いて、前記半導体層から前記スルー膜を除去してもよい。この形態によれば、半導体層からスルー膜を容易に除去できる。
（１３）上述した製造方法において、前記除去工程は、１分以上６０分以下の処理時間で剥離液に浸漬することによって、前記半導体層から前記スルー膜を除去してもよい。この形態によれば、半導体層からスルー膜を十分に除去できる。
（１４）上述した製造方法において、更に、前記イオン注入工程を終えた後、前記加熱工程に先立って、前記スルー膜の上に保護膜を形成してもよい。この形態によれば、加熱工程において窒素成分が抜け出すことによるスルー膜の変質を、保護膜によって防止できる。
（１５）本発明の一形態は、半導体装置を提供する。この半導体装置は、III族窒化物から主に成るｎ型半導体領域と；III族窒化物から主に成るとともにｐ型不純物を含有し、前記ｎ型半導体領域に隣接するとともに前記ｎ型半導体領域へと一連に広がる表面を有するｐ型半導体領域とを備え、前記ｐ型半導体領域に含まれる酸素原子（Ｏ）の濃度、および、前記ｐ型半導体領域に含まれるケイ素原子（Ｓｉ）の濃度は、前記表面から前記ｐ型半導体領域の深さ方向に向かうにつれて漸減し、前記ｐ型半導体領域に含まれる水素原子（Ｈ）の濃度は、前記表面から前記深さ方向に向かうにつれて漸増した後に漸減し、前記ｐ型半導体領域に含まれる前記ｐ型不純物の濃度は、前記水素原子（Ｈ）の濃度が漸減し始める領域から前記深さ方向に向かうにつれて漸減する。この形態によれば、ｐ型半導体領域の表面モフォロジを改善できる。その結果、半導体装置のデバイス特性を向上させることができる。
（１６）上述した半導体装置において、前記ｐ型半導体領域における前記水素原子（Ｈ）の濃度は、１×１０17ｃｍ-3以上であってもよい。この形態によれば、ｐ型半導体領域においてｐ型の特性を十分に確保できる。
（１７）上述した半導体装置において、前記ｐ型半導体領域における前記ｐ型不純物の濃度は、１×１０18ｃｍ-3以上であってもよい。この形態によれば、ｐ型半導体領域においてｐ型の特性を十分に確保できる。
本発明は、半導体装置およびその製造方法以外の種々の形態として実現でき、例えば、上記形態の半導体装置を備える電力変換装置、ならびに、上記形態の製造方法を実施する製造装置などの形態として実現できる。
本発明によれば、イオン注入によって形成されるｐ型半導体領域の表面モフォロジを改善できる。その結果、半導体装置のデバイス特性を向上させることができる。
半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 半導体装置を製造する様子を模式的に示す説明図である。 実施例の半導体領域における不純物原子の濃度分布を示すグラフである。 比較例の半導体領域における不純物原子の濃度分布を示すグラフである。 エピタキシャル成長によるｐ型半導体領域における不純物原子の濃度分布を示すグラフである。 実施例のｐ型半導体領域における原子状態を模式的に示す説明図である。 比較例においてイオン注入を施した領域における原子状態を模式的に示す説明図である。 第２実施形態における半導体装置の構成を模式的に示す断面図である。 第２実施形態における半導体装置の製造方法を示す工程図である。 第３実施形態における半導体装置の構成を模式的に示す断面図である。 第３実施形態における半導体装置の製造方法を示す工程図である。 電力変換装置の構成を示す説明図である。
Ａ．第１実施形態
Ａ−１．半導体装置の製造方法
図１は、半導体装置の製造方法を示す工程図である。図２から図８は、半導体装置を製造する様子を模式的に示す説明図である。
図２には、相互に直交するＸＹＺ軸が図示されている。図２のＸＹＺ軸のうち、Ｘ軸は、図２の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図２のＸＹＺ軸のうち、Ｙ軸は、図２の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図２のＸＹＺ軸のうち、Ｚ軸は、図２の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図２のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
まず、製造者は、III族窒化物から主に成るとともにｎ型の特性を有する半導体層１１１を、エピタキシャル成長（結晶成長）によって基板１１０の上に形成する（工程Ｐ１１０、図２）。これによって、製造者は、製造途中にある半導体装置として、基板１１０の上に半導体層１１１が形成された半導体装置１００ａを得る。本明細書の説明において、「III族窒化物から主に成る」とは、モル分率においてIII族窒化物を９０％以上含有することを意味する。
本実施形態では、製造者は、基板１１０における＋Ｚ軸方向側の表面に半導体層１１１を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって半導体層１１１を形成する。
半導体装置１００ａの基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、III族窒化物の１つである窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０18ｃｍ-3である。
半導体装置１００ａの半導体層１１１は、III族窒化物から主に成るｎ型半導体層である。本実施形態では、半導体層１１１は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。半導体層１１１は、一連に広がる表面１１１ｓを有する。本実施形態では、表面１１１ｓは、＋Ｚ軸方向を向いた面である。本実施形態では、半導体層１１１は、III族窒化物の１つである窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１１は、ケイ素（Ｓｉ）をドナー元素（ｎ型不純物、ｎ型ドーパント元素）として含有する。本実施形態では、半導体層１１１に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０16ｃｍ-3である。
半導体層１１１を形成した後、製造者は、成膜工程を実施する（工程Ｐ１２０、図３）。成膜工程(工程Ｐ１２０)において、製造者は、ｎ型不純物とは異なる元素から主に成るスルー膜を、半導体層１１１の結晶成長に連続して半導体層１１１の上に成長させることによって形成する。これによって、製造者は、製造途中にある半導体装置として、半導体層１１１における表面１１１ｓの上にスルー膜８１０が形成された半導体装置１００ｂを得る。
本実施形態では、成膜工程(工程Ｐ１２０)において、製造者は、半導体層１１１の形成に続いて、半導体層１１１を形成した反応室において、有機金属気相成長法（ＭＯＣＶＤ）によってスルー膜８１０を形成する。これによって、半導体層１１１の表面１１１ｓにおける不純物汚染を防止できる。
本実施形態では、成膜工程(工程Ｐ１２０)において、製造者は、３００℃以上１５００℃以下の温度下で、スルー膜８１０を成長させる。これによって、スルー膜８１０を容易に形成できる。
本実施形態では、成膜工程(工程Ｐ１２０)において、製造者は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、スルー膜８１０を成長させる。これによって、スルー膜８１０を容易に形成できる。
スルー膜８１０は、半導体層１１１に対してイオン注入する際に注入される不純物濃度を調整するダミー層として機能する。本実施形態では、スルー膜８１０の厚さ（Ｚ軸方向の長さ）は、３０ｎｍ（ナノメートル）である。
本実施形態では、スルー膜８１０は、ｎ型不純物とは異なる元素から主に成るIII族窒化物である。スルー膜８１０は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）の少なくとも１つの非晶質成分から主に成ることが好ましい。これによって、スルー膜８１０を容易に実現できる。本実施形態では、スルー膜８１０は、窒化アルミニウム（ＡｌＮ）の非晶質成分から主に成る。
成膜工程（工程Ｐ１２０）を終えた後、製造者は、スルー膜８１０の上にマスク８２０を形成する（工程Ｐ１３０、図４）。これによって、製造者は、製造途中にある半導体装置として、スルー膜８１０の上にマスク８２０が形成された半導体装置１００ｃを得る。マスク８２０は、半導体層１１１に対してイオン注入を施す領域を露出させる開口部８２０ｐを有する。本実施形態では、マスク８２０は、フォトレジストから主に成る。他の実施形態では、マスク８２０は、絶縁膜（例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮｘ）など）であってもよい。
マスク８２０を形成した後（工程Ｐ１３０）、製造者は、イオン注入工程を実施する（工程Ｐ１４０、図５）。イオン注入工程（工程Ｐ１４０）において、製造者は、スルー膜８１０の上から半導体層１１１に対してｐ型不純物をイオン注入する。これによって、製造者は、製造途中にある半導体装置として、イオン注入された半導体層１１１を備える半導体装置１００ｄを得る。半導体装置１００ｄの半導体層１１１は、イオン注入の影響を受けていないｎ型半導体領域１１１ｎと、イオン注入の影響を受けたイオン注入領域１１１ｉｐとを有する。
イオン注入工程（工程Ｐ１４０）では、スルー膜８１０の上から半導体層１１１に対して、マグネシウム原子（Ｍｇ）およびベリリウム原子（Ｂｅ）の少なくとも一方をｐ型不純物としてイオン注入することが好ましい。これによって、イオン注入によるｐ型半導体領域１１１ｐを容易に形成できる。本実施形態では、製造者は、ｐ型不純物としてマグネシウム原子（Ｍｇ）をイオン注入する。
本実施形態では、イオン注入工程（工程Ｐ１４０）において、製造者は、２０℃以上５００℃以下の温度下で、スルー膜８１０の上から半導体層１１１に対してｐ型不純物をイオン注入する。これによって、ｐ型不純物を半導体層１１１へと容易にイオン注入できる。
イオン注入工程（工程Ｐ１４０）において、マスク８２０の開口部８２０ｐからスルー膜８１０を通過したｐ型不純物は、半導体層１１１の表面１１１ｓから内側へと注入される。これによって、半導体層１１１には、ｐ型不純物が分散するイオン注入領域１１１ｉｐが形成される。イオン注入領域１１１ｉｐにおけるｐ型不純物は、結晶格子上に並んでいない。そのため、イオン注入領域１１１ｉｐは、ｐ型の特性を有していない。
イオン注入工程（工程Ｐ１４０）を終えた後、製造者は、スルー膜８１０の上からマスク８２０を除去する（工程Ｐ１５０、図６）。これによって、製造者は、製造途中にある半導体装置として、半導体装置１００ｄからマスク８２０を除去した半導体装置１００ｄを得る。本実施形態では、製造者は、フォトレジストから主に成るマスク８２０を有機溶剤によって除去する。他の実施形態では、二酸化ケイ素（ＳｉＯ２）から主に成る絶縁膜をマスク８２０として用いた場合、製造者は、フッ化水素によってマスク８２０を除去してもよいし、フッ化水素アンモニウムとフッ化アンモニウムの混合水溶液によってマスク８２０を除去してもよい。
マスク８２０を除去した後（工程Ｐ１５０）、製造者は、加熱工程を実施する（工程Ｐ１６０、図７）。加熱工程（工程Ｐ１６０）において、製造者は、半導体層１１１およびスルー膜８１０を加熱することによって、イオン注入領域１１１ｉｐを活性化させる。これによって、イオン注入領域１１１ｉｐは、ｐ型の特性を有するｐ型半導体領域１１１ｐになり、製造者は、製造途中にある半導体装置として、ｐ型半導体領域１１１ｐを備える半導体装置１００ｅを得る。
本実施形態では、加熱工程（工程Ｐ１６０）において、製造者は、８００℃以上１５００℃以下の温度下で、半導体層１１１およびスルー膜８１０を加熱する。これによって、半導体層１１１にイオン注入されたｐ型不純物を容易に活性化させることができる。
本実施形態では、加熱工程（工程Ｐ１６０）において、製造者は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、半導体層１１１およびスルー膜８１０を加熱する。これによって、半導体層１１１にイオン注入されたｐ型不純物を容易に活性化させることができる。
本実施形態では、加熱工程（工程Ｐ１６０）において、製造者は、アンモニア（ＮＨ3）を含有する雰囲気ガスの中で、半導体層１１１およびスルー膜８１０を加熱する。これによって、加熱工程（工程Ｐ１６０）において窒素成分が抜け出すことによるスルー膜８１０の変質を、雰囲気ガスのアンモニア（ＮＨ3）に含まれる窒素成分によって防止できる。
本実施形態では、加熱工程（工程Ｐ１６０）において、製造者は、１分以上６０分以下の処理時間で、半導体層１１１およびスルー膜８１０を加熱する。これによって、半導体層１１１にイオン注入されたｐ型不純物を十分に活性化させることができる。
他の実施形態では、イオン注入工程（工程Ｐ１４０）を終えた後、加熱工程（工程Ｐ１６０）に先立って、スルー膜８１０の上に保護膜を形成してもよい。これによって、加熱工程（工程Ｐ１６０）において窒素成分が抜け出すことによるスルー膜８１０の変質を、保護膜によって防止できる。
加熱工程（工程Ｐ１６０）を終えた後、製造者は、除去工程を実施する（工程Ｐ１７０、図８）。除去工程（工程Ｐ１７０）において、製造者は、半導体層１１１からスルー膜８１０を除去する。これによって、製造者は、製造途中にある半導体装置として、ｎ型半導体領域１１１ｎおよびｐ型半導体領域１１１ｐを備える半導体装置１００ｇを得る。ｐ型半導体領域１１１ｐは、III族窒化物から主に成るとともにｐ型不純物を含有し、ｎ型半導体領域１１１ｎに隣接するとともにｎ型半導体領域１１１ｎへと一連に広がる表面１１１ｓを有する。
本実施形態では、除去工程（工程Ｐ１７０）において、製造者は、ｐＨ１２以上の剥離液を用いて、半導体層１１１からスルー膜８１０を除去する。これによって、半導体層１１１からスルー膜８１０を容易に除去できる。
本実施形態では、除去工程（工程Ｐ１７０）において、製造者は、５０℃以上１２０℃以下の剥離液を用いて、半導体層１１１からスルー膜８１０を除去する。これによって、半導体層１１１からスルー膜８１０を容易に除去できる。
本実施形態では、除去工程（工程Ｐ１７０）において、製造者は、１分以上６０分以下の処理時間で剥離液に浸漬することによって、半導体層１１１からスルー膜８１０を除去する。これによって、半導体層１１１からスルー膜８１０を十分に除去できる。
除去工程（工程Ｐ１７０）を終えた後、他の半導体層、トレンチ、リセス、絶縁膜および電極の少なくとも１つを半導体装置１００ｇに形成することによって、半導体装置が完成する。
Ａ−２．評価試験
試験者は、上述した実施形態の製造方法による半導体装置１００ｇを実施例として作製するとともに、上述した実施形態とは異なる製造方向による半導体装置を比較例として作製した。比較例の製造方法は、窒化アルミニウム（ＡｌＮ）の非晶質成分から主に成るスルー膜８１０に代えて、二酸化ケイ素（ＳｉＯ2）から主に成るスルー膜を形成する点、並びに、イオン注入工程を終えた後であって加熱工程の前にスルー膜を除去する点を除き、上述した実施形態の製造方法と同様である。
試験者は、実施例におけるｐ型半導体領域１１１ｐに対してＣＶ測定を行った。そのＣＶ測定の結果によれば、ｐ型半導体領域１１１ｐにおいて１０１５〜１０１７ｃｍ−３程度のアクセプタ濃度が確認された。つまり、ｐ型半導体領域１１１ｐは、ｐ型の特性を十分に有するものであった。
試験者は、実施例と同様に、比較例におけるイオン注入を施した領域に対してＣＶ測定を行った。そのＣＶ測定の結果は、ｐ型の特性を示すものではなかった。
試験者は、実施例におけるｐ型半導体領域１１１ｐの表面１１１ｓを電子顕微鏡画像で解析した。その結果によれば、ｐ型半導体領域１１１ｐの表面１１１ｓには、直径１０〜３０ｎｍ程度のドロップレットは存在せず、表面１１１ｓの表面モフォロジは良好であった。
試験者は、実施例と同様に、比較例におけるイオン注入を施した領域の表面を電子顕微鏡画像で解析した。その結果によれば、イオン注入を施した領域の表面には、直径１０〜３０ｎｍ程度のドロップレットが存在し、表面モフォロジが劣化した状態であった。
図９は、実施例の半導体領域における不純物原子の濃度分布を示すグラフである。図９の横軸は、実施例におけるｐ型半導体領域１１１ｐの表面１１１ｓから−Ｚ軸方向（深さ方向）に向けた深さを示す。図９の縦軸は、不純物原子の濃度を示す。試験者は、実施例のｐ型半導体領域１１１ｐに対する二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）によって、図９の分析結果を得た。
実施例では、ｐ型半導体領域１１１ｐに含まれる酸素原子（Ｏ）の濃度は、１×１０18ｃｍ-3未満であり、表面１１１ｓから深さ方向に向かうにつれて漸減する。ｐ型半導体領域１１１ｐに含まれるケイ素原子（Ｓｉ）の濃度についても、１×１０18ｃｍ-3未満であり、表面１１１ｓから深さ方向に向かうにつれて漸減する。半導体層１１１において、酸素原子（Ｏ）およびケイ素原子（Ｓｉ）は、ｎ型不純物として作用する。
実施例では、ｐ型半導体領域１１１ｐに含まれる水素原子（Ｈ）の濃度は、表面１１１ｓから深さ方向に向かうにつれて漸増した後に漸減する。ｐ型半導体領域１１１ｐにおける水素原子（Ｈ）の濃度は、１×１０17ｃｍ-3以上である。
実施例では、ｐ型半導体領域１１１ｐに含まれるマグネシウム原子（Ｍｇ）の濃度は、水素原子（Ｈ）の濃度が漸減し始める領域Ｐ１から深さ方向に向かうにつれて漸減する。半導体層１１１において、マグネシウム原子（Ｍｇ）は、ｐ型不純物として作用する。ｐ型半導体領域１１１ｐにおけるマグネシウム原子（Ｍｇ）の濃度は、１×１０18ｃｍ-3以上である。
図１０は、比較例の半導体領域における不純物原子の濃度分布を示すグラフである。図１０の横軸は、比較例においてイオン注入を施した領域の表面から−Ｚ軸方向（深さ方向）に向けた深さを示す。図１０の縦軸は、不純物原子の濃度を示す。試験者は、比較例においてイオン注入を施した領域に対する二次イオン質量分析法（ＳＩＭＳ）によって、図１０の分析結果を得た。
比較例では、イオン注入を施した領域に含まれる酸素原子（Ｏ）の濃度は、０．２μｍ（マイクロメートル）付近の深さまで１×１０17ｃｍ-3以上であり、半導体層の表面から深さ方向に向かうにつれて漸減する。イオン注入を施した領域に含まれるケイ素原子（Ｓｉ）の濃度についても、０．２μｍ付近の深さまで１×１０17ｃｍ-3以上であり、半導体層の表面から深さ方向に向かうにつれて漸減する。
比較例では、イオン注入を施した領域に含まれる水素原子（Ｈ）の濃度は、０．１μｍ付近の深さまで１×１０17ｃｍ-3以上であり、半導体層の表面から深さ方向に向かうにつれて漸減する。
比較例では、イオン注入を施した領域に含まれるマグネシウム原子（Ｍｇ）の濃度は、０．２μｍ付近の深さから深さ方向に向かうにつれて漸減し、０．５μｍ付近の深さまで１×１０18ｃｍ-3以上である。
図１１は、エピタキシャル成長によるｐ型半導体領域における不純物原子の濃度分布を示すグラフである。図１１の横軸は、エピタキシャル成長によるｐ型半導体領域における表面からの深さを示す。図１０の縦軸は、不純物原子の濃度を示す。試験者は、エピタキシャル成長によるｐ型半導体領域に対する二次イオン質量分析法（ＳＩＭＳ）によって、図１１の分析結果を得た。
エピタキシャル成長によるｐ型半導体領域では、マグネシウム原子（Ｍｇ）の濃度は、深さ方向にわたって５×１０18ｃｍ-3程度でほぼ一定であり、水素原子（Ｈ）の濃度は、深さ方向にわたって２×１０18ｃｍ-3程度でほぼ一定である。エピタキシャル成長によるｐ型半導体領域では、酸素原子（Ｏ）およびケイ素原子（Ｓｉ）の各濃度は、０．１μｍ付近の深さまでに１×１０17ｃｍ-3以下になる。
図１２は、実施例のｐ型半導体領域１１１ｐにおける原子状態を模式的に示す説明図である。実施例では、半導体層１１１を構成する窒化ガリウム（ＧａＮ）において、酸素原子（Ｏ）およびケイ素原子（Ｓｉ）などのｎ型不純物が比較例より少ないため、イオン注入されたマグネシウム原子（Ｍｇ）は、加熱工程において比較例よりガリウム原子（Ｇａ）の格子点に入りやすくなると考えられる。マグネシウム原子（Ｍｇ）は、ガリウム原子（Ｇａ）の格子点に入ることによってマグネシウムイオン（Ｍｇ-）としてイオン化する。マグネシウムイオン（Ｍｇ-）は、水素イオン（Ｈ+）を引き付けるため、ｐ型半導体領域１１１ｐにおいて水素原子（Ｈ）の濃度が増加すると考えられる。
図１３は、比較例においてイオン注入を施した領域における原子状態を模式的に示す説明図である。比較例では、半導体層を構成する窒化ガリウム（ＧａＮ）の表面において、酸素原子（Ｏ）およびケイ素原子（Ｓｉ）などのｎ型不純物は、実施例より多いため、イオン注入時に窒化ガリウム（ＧａＮ）の表層にノックオンされる。その後、加熱工程において、酸素原子（Ｏ）およびケイ素原子（Ｓｉ）などのｎ型不純物がガリウム原子（Ｇａ）の格子点に入るため、イオン注入されたマグネシウム原子（Ｍｇ）がドロップレットとして析出すると考えられる。ガリウム原子（Ｇａ）の格子点に入ったケイ素イオン（Ｓｉ+）は、水素イオン（Ｈ+）との間に斥力を発生させるため、実施例のような水素原子（Ｈ）の濃度の増加は見られないと考えられる。
Ａ−３．効果
以上説明した第１実施形態によれば、スルー膜８１０によって半導体層１１１の表面１１１ｓへのｎ型不純物の付着を防止できるため、半導体層１１１の表面１１１ｓに付着したｎ型不純物がイオン注入工程（工程Ｐ１４０）において半導体層１１１の中にノックオンによって拡散することを抑制できる。これによって、半導体層１１１へのｐ型不純物の拡散が促進されるため、ｐ型不純物が半導体層１１１の表面１１１ｓに析出することを抑制できる。したがって、イオン注入によって形成されるｐ型半導体領域１１１ｐの表面モフォロジを改善できる。その結果、半導体装置のデバイス特性を向上させることができる。
Ｂ．第２実施形態
図１４は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。図１４には、図２と同様に相互に直交するＸＹＺ軸が図示されている。
本実施形態では、半導体装置２００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置２００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置２００は、基板２１０と、半導体層２１１と、ｐ型半導体層２１４と、ｎ型半導体層２１６とを備える。半導体層２１１は、ｎ型半導体領域２１１ｎと、ｐ型半導体領域２１１ｐとを含む。半導体装置２００は、これらの半導体層に形成された構造として、トレンチ２２２と、リセス２２４とを有する。半導体装置２００は、更に、絶縁膜２３０と、ゲート電極２４２と、ボディ電極２４４と、ソース電極２４６と、ドレイン電極２４８とを備える。
半導体装置２００の基板２１０は、第１実施形態の基板１１０と同様である。半導体装置２００の半導体層２１１は、第１実施形態の半導体層１１１と同様である。半導体層２１１の厚さ（Ｚ軸方向の長さ）は、１０μｍ以上２０μｍ以下が好ましく、本実施形態では、約１０μｍである。半導体層２１１のｎ型半導体領域２１１ｎは、第１実施形態のｎ型半導体領域１１１ｎと同様である。半導体層２１１のｐ型半導体領域２１１ｐは、第１実施形態のｐ型半導体領域１１１ｐと同様である。ｐ型半導体領域２１１ｐは、ｎ型半導体領域２１１ｎに隣接するとともにｎ型半導体領域２１１ｎへと一連に広がる表面２１１ｓを有する。ｐ型半導体領域２１１ｐは、トレンチ２２２から離れた位置に形成されている。
半導体装置２００のｐ型半導体層２１４は、ｐ型の特性を有する半導体である。本実施形態では、ｐ型半導体層２１４は、半導体層２１１の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。本実施形態では、ｐ型半導体層２１４は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｐ型半導体層２１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、ｐ型半導体層２１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約２×１０18ｃｍ-3である。ｐ型半導体層２１４の厚さ（Ｚ軸方向の長さ）は、０．５μｍ以上１．０μｍ以下が好ましく、本実施形態では、約０．７μｍである。
半導体装置２００のｎ型半導体層２１６は、ｎ型の特性を有する半導体である。本実施形態では、ｎ型半導体層２１６は、ｐ型半導体層２１４の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。本実施形態では、ｎ型半導体層２１６は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｎ型半導体層２１６は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層２１６に含まれるケイ素（Ｓｉ）濃度の平均値は、約３×１０18ｃｍ-3である。本実施形態では、ｎ型半導体層２１６の厚さ（Ｚ軸方向の長さ）は、約０．４μｍである。
半導体装置２００のトレンチ２２２は、ｎ型半導体層２１６の＋Ｚ軸方向側からｐ型半導体層２１４を貫通し半導体層２１１のｎ型半導体領域２１１ｎにまで落ち込んだ溝部である。本実施形態では、トレンチ２２２は、各半導体層に対するドライエッチングによって形成された構造である。
半導体装置２００のリセス２２４は、ｎ型半導体層２１６の＋Ｚ軸方向側からｐ型半導体層２１４にわたって窪んだ凹部である。本実施形態では、リセス２２４は、各半導体層に対するドライエッチングによって形成された構造である。
半導体装置２００の絶縁膜２３０は、トレンチ２２２の内側に形成され、電気絶縁性を有する膜である。本実施形態では、絶縁膜２３０は、トレンチ２２２の内側から外側にわたって形成されている。本実施形態では、絶縁膜２３０は、二酸化ケイ素（ＳｉＯ２）から主に成る。
半導体装置２００のゲート電極２４２は、絶縁膜２３０を介してトレンチ２２２の内側に形成された電極である。本実施形態では、ゲート電極２４２は、トレンチ２２２の内側に加え、トレンチ２２２の外側にわたって形成されている。本実施形態では、ゲート電極２４２は、アルミニウム（Ａｌ）から主に成る。ゲート電極２４２に電圧が印加された場合、ｐ型半導体層２１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極２４６とドレイン電極２４８との間に導通経路が形成される。
半導体装置２００のボディ電極２４４は、リセス２２４に形成され、ｐ型半導体層２１４にオーミック接触する電極である。本実施形態では、ボディ電極２４４は、パラジウム（Ｐｄ）から主に成る。
半導体装置２００のソース電極２４６は、ｎ型半導体層２１６にオーミック接触する電極である。本実施形態では、ソース電極２４６は、ボディ電極２４４の上からｎ型半導体層２１６の＋Ｚ軸方向側の表面にわたって形成されている。他の実施形態では、ソース電極２４６は、ボディ電極２４４から離れた部位に形成されていてもよい。本実施形態では、ソース電極２４６は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した電極である。
半導体装置２００のドレイン電極２４８は、基板２１０の−Ｚ軸方向側の表面にオーミック接触する電極である。本実施形態では、ドレイン電極２４８は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した電極である。
図１５は、第２実施形態における半導体装置２００の製造方法を示す工程図である。まず、製造者は、第１実施形態と同様に、基板２１０の上に半導体層２１１を結晶成長によって形成する（工程Ｐ２１０）。その後、製造者は、第１実施形態の成膜工程（工程Ｐ１２０）から除去工程（工程Ｐ１７０）までの工程と同様に、半導体層２１１にｐ型半導体領域２１１ｐを形成する（工程Ｐ２２０）。
ｐ型半導体領域２１１ｐを形成した後（工程Ｐ２２０）、製造者は、半導体層２１１の上に、ｐ型半導体層２１４を形成する（工程Ｐ２３０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によってｐ型半導体層２１４を形成する。
ｐ型半導体層２１４を形成した後（工程Ｐ２３０）、製造者は、ｐ型半導体層２１４の上にｎ型半導体層２１６を形成する（工程Ｐ２４０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によってｎ型半導体層２１６を形成する。
ｎ型半導体層２１６を形成した後（工程Ｐ２４０）、製造者は、エッチングによってトレンチ２２２およびリセス２２４を形成する（工程Ｐ２５０）。本実施形態では、製造者は、ドライエッチングによってトレンチ２２２およびリセス２２４を形成する。
トレンチ２２２およびリセス２２４を形成した後（工程Ｐ２５０）、製造者は、絶縁膜２３０を形成する（工程Ｐ２６０）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜２３０を形成する。
絶縁膜２３０を形成した後（工程Ｐ２６０）、製造者は、ゲート電極２４２、ボディ電極２４４、ソース電極２４６およびドレイン電極２４８を形成する（工程Ｐ２７０）。これらの工程を経て、半導体装置２００が完成する。
以上説明した第２実施形態によれば、第１実施形態と同様に、イオン注入によって形成されるｐ型半導体領域２１１ｐの表面モフォロジを改善できる。その結果、半導体装置２００のデバイス特性を向上させることができる。
Ｃ．第３実施形態
図１６は、第３実施形態における半導体装置３００の構成を模式的に示す断面図である。図１６には、図２と同様に相互に直交するＸＹＺ軸が図示されている。
本実施形態では、半導体装置３００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置３００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置３００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置３００は、基板３１０と、半導体層３１１と、ショットキー電極３４３と、絶縁膜３３０と、裏面電極３４５とを備える。半導体装置３００は、半導体層３１１に形成された構造として、メサ３１１ｍを有する。
半導体装置３００の基板３１０は、第１実施形態の基板１１０と同様である。半導体装置３００の半導体層３１１は、第１実施形態の半導体層１１１と同様である。半導体層３１１の厚さ（Ｚ軸方向の長さ）は、１０μｍ以上２０μｍ以下が好ましく、本実施形態では、メサ３１１ｍの部分において約１０μｍである。半導体層３１１のｎ型半導体領域３１１ｎは、第１実施形態のｎ型半導体領域１１１ｎと同様である。半導体層３１１のｐ型半導体領域３１１ｐは、第１実施形態のｐ型半導体領域１１１ｐと同様である。ｐ型半導体領域３１１ｐは、メサ３１１ｍの端部を構成する。ｐ型半導体領域３１１ｐは、ｎ型半導体領域３１１ｎに隣接するとともにｎ型半導体領域３１１ｎへと一連に広がる表面３１１ｓを有する。表面３１１ｓは、メサ３１１ｍの上面である。
半導体装置３００のショットキー電極３４３は、導電性材料から成り、メサ３１１ｍにおける表面３１１ｓにショットキー接合されたアノード電極である。本実施形態では、ショットキー電極３４３は、ニッケル（Ｎｉ）から主に成る。本実施形態では、ショットキー電極３４３は、電子ビーム蒸着法によって形成された金属層である。
半導体装置３００の絶縁膜３３０は、電気絶縁性を有し、メサ３１１ｍの周囲からショットキー電極３４３の上にわたって形成された膜である。本実施形態では、絶縁膜３３０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）による厚さ約１００ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層に、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)による厚さ約５００ｎｍの二酸化ケイ素（ＳｉＯ２）から主に成る層を積層した膜である。
半導体装置３００の裏面電極３４５は、導電性材料から成り、基板３１０の−Ｚ軸方向側にオーミック接合されたカソード電極である。本実施形態では、裏面電極３４５は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から成る層を積層した電極である。
図１７は、第３実施形態における半導体装置３００の製造方法を示す工程図である。まず、製造者は、第１実施形態と同様に、基板３１０の上に半導体層３１１を結晶成長によって形成する（工程Ｐ３１０）。その後、製造者は、第１実施形態の成膜工程（工程Ｐ１２０）から除去工程（工程Ｐ１７０）までの工程と同様に、半導体層３１１にｐ型半導体領域３１１ｐを形成する（工程Ｐ３２０）。
ｐ型半導体領域３１１ｐを形成した後（工程Ｐ３２０）、製造者は、エッチングによってメサ３１１ｍを形成する（工程Ｐ３５０）。本実施形態では、製造者は、ドライエッチングによってメサ３１１ｍを形成する。
メサ３１１ｍを形成した後（工程Ｐ３５０）、製造者は、ショットキー電極３４３および裏面電極３４５を形成する（工程Ｐ３６０）。その後、製造者は、絶縁膜３３０を形成する（工程Ｐ３７０）。これらの工程を経て、半導体装置３００が完成する。
以上説明した第３実施形態によれば、第１実施形態と同様に、イオン注入によって形成されるｐ型半導体領域３１１ｐの表面モフォロジを改善できる。その結果、半導体装置３００のデバイス特性を向上させることができる。
Ｄ．第４実施形態
図１８は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。
電力変換装置１０のダイオードＤ１，Ｄ２は、第３実施形態の半導体装置３００と同様である。電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。
電力変換装置１０のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）であり、第２実施形態の半導体装置２００と同様である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置１０の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。
以上説明した第４実施形態によれば、ダイオードＤ１，Ｄ２並びにトランジスタＴＲの各デバイス特性を向上させることができる。その結果、半導体装置１００ａによる電力変換効率を向上させることができる。
Ｅ．他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）などであってもよい。本発明の構造は、終端構造に適用できる。本発明の製造方法は、ｎ型半導体層とｐ型半導体層とを相互に置き換えた構造の製造に適用できる。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。上述の実施形態において、各半導体層の材質は、窒化ガリウム（ＧａＮ）に限らず、ガリウム（Ｇａ）を含有する窒化物半導体であればよい。
上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
１０…電力変換装置
２０…制御回路
１００ａ〜１００ｇ…半導体装置
１１０…基板
１１１…半導体層
１１１ｉｐ…イオン注入領域
１１１ｎ…ｎ型半導体領域
１１１ｐ…ｐ型半導体領域
１１１ｓ…表面
２００…半導体装置
２１０…基板
２１１…半導体層
２１１ｎ…ｎ型半導体領域
２１１ｐ…ｐ型半導体領域
２１１ｓ…表面
２１４…ｐ型半導体層
２１６…ｎ型半導体層
２２２…トレンチ
２２４…リセス
２３０…絶縁膜
２４２…ゲート電極
２４４…ボディ電極
２４６…ソース電極
２４８…ドレイン電極
３００…半導体装置
３１０…基板
３１１…半導体層
３１１ｍ…メサ
３１１ｎ…ｎ型半導体領域
３１１ｐ…ｐ型半導体領域
３１１ｓ…表面
３３０…絶縁膜
３４３…ショットキー電極
３４５…裏面電極
８１０…スルー膜
８２０…マスク
８２０ｐ…開口部

Claims (18)

  1. 半導体装置の製造方法であって、
    III族窒化物から主に成るとともにｎ型の特性を有する半導体層を、結晶成長によって形成する工程と、
    前記III族窒化物に対してｎ型不純物として作用する元素とは異なる元素から主に成るスルー膜を、前記半導体層の結晶成長に連続して前記半導体層の上に成長させることによって形成する成膜工程と、
    前記スルー膜の上から前記半導体層に対してｐ型不純物をイオン注入するイオン注入工程と、
    前記イオン注入工程を終えた後、前記半導体層および前記スルー膜を加熱することによって、前記ｐ型不純物がイオン注入された前記半導体層の領域をｐ型半導体領域へと活性化させる加熱工程と、
    前記加熱工程を終えた後、前記半導体層から前記スルー膜を除去する除去工程と
    を備える半導体装置の製造方法。
  2. 前記スルー膜は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）の少なくとも１つの非晶質成分から主に成る、請求項１に記載の半導体装置の製造方法。
  3. 前記成膜工程は、３００℃以上１５００℃以下の温度下で、前記スルー膜を成長させる、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記成膜工程は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、前記スルー膜を成長させる、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
  5. 前記イオン注入工程は、前記スルー膜の上から前記半導体層に対して、マグネシウム原子（Ｍｇ）およびベリリウム原子（Ｂｅ）の少なくとも一方をｐ型不純物としてイオン注入する、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
  6. 前記イオン注入工程は、２０℃以上５００℃以下の温度下で、前記スルー膜の上から前記半導体層に対してｐ型不純物をイオン注入する、請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法。
  7. 前記加熱工程は、８００℃以上１５００℃以下の温度下で、前記半導体層および前記スルー膜を加熱する、請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法。
  8. 前記加熱工程は、１０ｋＰａ以上１００ｋＰａ以下の圧力下で、前記半導体層および前記スルー膜を加熱する、請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法。
  9. 請求項１から請求項８までのいずれか一項に記載の半導体装置の製造方法であって、
    前記スルー膜は、前記III族窒化物に対してｎ型不純物として作用する元素とは異なる元素の窒化物から主に成り、
    前記加熱工程は、アンモニア（ＮＨ3）を含有する雰囲気ガスの中で、前記半導体層および前記スルー膜を加熱する、半導体装置の製造方法。
  10. 前記加熱工程は、１分以上６０分以下の処理時間で、前記半導体層および前記スルー膜を加熱する、請求項１から請求項９までのいずれか一項に記載の半導体装置の製造方法。
  11. 前記除去工程は、ｐＨ１２以上の剥離液を用いて、前記半導体層から前記スルー膜を除去する、請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法。
  12. 前記除去工程は、５０℃以上１２０℃以下の剥離液を用いて、前記半導体層から前記スルー膜を除去する、請求項１から請求項１１までのいずれか一項に記載の半導体装置の製造方法。
  13. 前記除去工程は、１分以上６０分以下の処理時間で剥離液に浸漬することによって、前記半導体層から前記スルー膜を除去する、請求項１から請求項１２までのいずれか一項に記載の半導体装置の製造方法。
  14. 更に、前記イオン注入工程を終えた後、前記加熱工程に先立って、前記スルー膜の上に保護膜を形成する、請求項１から請求項１３までのいずれか一項に記載の半導体装置の製造方法。
  15. 半導体装置であって、
    III族窒化物から主に成るｎ型半導体領域と、
    III族窒化物から主に成るとともにｐ型不純物を含有し、前記ｎ型半導体領域に隣接するとともに前記ｎ型半導体領域へと一連に広がる表面を有するｐ型半導体領域と
    を備え、
    前記ｐ型半導体領域に含まれる酸素原子（Ｏ）の濃度、および、前記ｐ型半導体領域に含まれるケイ素原子（Ｓｉ）の濃度は、前記表面から前記ｐ型半導体領域の深さ方向に向かうにつれて漸減し、
    前記ｐ型半導体領域に含まれる水素原子（Ｈ）の濃度は、前記表面から前記深さ方向に向かうにつれて漸増した後に漸減し、
    前記ｐ型半導体領域に含まれる前記ｐ型不純物の濃度は、前記水素原子（Ｈ）の濃度が漸減し始める領域から前記深さ方向に向かうにつれて漸減する、半導体装置。
  16. 前記ｐ型半導体領域における前記水素原子（Ｈ）の濃度は、１×１０17ｃｍ-3以上である、請求項１５に記載の半導体装置。
  17. 前記ｐ型半導体領域における前記ｐ型不純物の濃度は、１×１０18ｃｍ-3以上である、請求項１５または請求項１６に記載の半導体装置。
  18. 請求項１５から請求項１７までのいずれか一項に記載の半導体装置を備える電力変換装置。
JP2015178200A 2015-09-10 2015-09-10 半導体装置およびその製造方法ならびに電力変換装置 Active JP6394545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015178200A JP6394545B2 (ja) 2015-09-10 2015-09-10 半導体装置およびその製造方法ならびに電力変換装置
US15/240,899 US10332966B2 (en) 2015-09-10 2016-08-18 Semiconductor device, method of manufacturing the same and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015178200A JP6394545B2 (ja) 2015-09-10 2015-09-10 半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JP2017054944A true JP2017054944A (ja) 2017-03-16
JP6394545B2 JP6394545B2 (ja) 2018-09-26

Family

ID=58237381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015178200A Active JP6394545B2 (ja) 2015-09-10 2015-09-10 半導体装置およびその製造方法ならびに電力変換装置

Country Status (2)

Country Link
US (1) US10332966B2 (ja)
JP (1) JP6394545B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170334A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
JP2018170335A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
JP2019079930A (ja) * 2017-10-24 2019-05-23 富士電機株式会社 ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2019096744A (ja) * 2017-11-22 2019-06-20 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
JP2020053442A (ja) * 2018-09-22 2020-04-02 豊田合成株式会社 半導体装置
US10636663B2 (en) 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region
JP2020088270A (ja) * 2018-11-29 2020-06-04 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法
US10868124B2 (en) 2017-12-12 2020-12-15 Kabushiki Kaisha Toyota Chuo Kenkyusho Group III nitride semiconductor substrate
JP7501196B2 (ja) 2020-07-22 2024-06-18 富士電機株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6565759B2 (ja) * 2016-03-28 2019-08-28 豊田合成株式会社 半導体装置の製造方法
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device
US11942324B2 (en) * 2020-06-10 2024-03-26 Applied Materials, Inc. Method for BEOL metal to dielectric adhesion
US11784236B2 (en) * 2020-09-29 2023-10-10 Nxp Usa, Inc. Methods for forming semiconductor devices using sacrificial capping and insulation layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323751A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp ３族窒化物半導体素子製造方法
JP2009043970A (ja) * 2007-08-09 2009-02-26 Panasonic Corp 半導体素子及びその製造方法
JP2009170604A (ja) * 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体領域を形成する方法
JP2011251905A (ja) * 2000-06-28 2011-12-15 Cree Inc ホモエピタキシャルｉｉｉ−ｖ族窒化物品、デバイス、およびｉｉｉ−ｖ族窒化物ホモエピタキシャル層を形成する方法
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615766A (en) * 1985-02-27 1986-10-07 International Business Machines Corporation Silicon cap for annealing gallium arsenide
JP6047995B2 (ja) 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP2014225506A (ja) 2013-05-15 2014-12-04 住友電気工業株式会社 窒化ガリウム系半導体層の製造方法、窒化ガリウム系半導体層、および窒化ガリウム系半導体基板
WO2016132242A1 (en) * 2015-02-17 2016-08-25 Redlen Technologies, Inc. High-performance radiation detectors and methods of fabricating thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323751A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp ３族窒化物半導体素子製造方法
JP2011251905A (ja) * 2000-06-28 2011-12-15 Cree Inc ホモエピタキシャルｉｉｉ−ｖ族窒化物品、デバイス、およびｉｉｉ−ｖ族窒化物ホモエピタキシャル層を形成する方法
JP2009043970A (ja) * 2007-08-09 2009-02-26 Panasonic Corp 半導体素子及びその製造方法
JP2009170604A (ja) * 2008-01-15 2009-07-30 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体領域を形成する方法
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170335A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
US10636663B2 (en) 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region
JP2018170334A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
JP2019079930A (ja) * 2017-10-24 2019-05-23 富士電機株式会社 ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP7024319B2 (ja) 2017-10-24 2022-02-24 富士電機株式会社 ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2019096744A (ja) * 2017-11-22 2019-06-20 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
JP7119350B2 (ja) 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
US10868124B2 (en) 2017-12-12 2020-12-15 Kabushiki Kaisha Toyota Chuo Kenkyusho Group III nitride semiconductor substrate
JP7092968B2 (ja) 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置
JP2020053442A (ja) * 2018-09-22 2020-04-02 豊田合成株式会社 半導体装置
JP2020088270A (ja) * 2018-11-29 2020-06-04 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法
JP7056532B2 (ja) 2018-11-29 2022-04-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法
JP7501196B2 (ja) 2020-07-22 2024-06-18 富士電機株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
US20170077830A1 (en) 2017-03-16
US10332966B2 (en) 2019-06-25
JP6394545B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US10153356B2 (en) Method of manufacturing semiconductor device, and semiconductor device
JP5534701B2 (ja) 半導体装置
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
US20170263701A1 (en) Semiconductor device and manufacturing method of the same
US9548204B2 (en) Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage
US10256323B2 (en) Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
JP6183310B2 (ja) 半導体装置およびその製造方法
US10510833B2 (en) Method for manufacturing semiconductor device
US10083918B2 (en) Manufacturing method of semiconductor device
JP2017135174A (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP6226004B2 (ja) 半導体装置および半導体装置の製造方法
JP2018170335A (ja) 半導体装置の製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
CN108574001B (zh) 半导体装置
US10153352B2 (en) Semiconductor device
JP6783992B2 (ja) 半導体装置
JP6439642B2 (ja) Ｍｐｓダイオードの製造方法
JP6327139B2 (ja) 半導体装置およびその製造方法
JP2017059741A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2014007389A (ja) ヘテロ接合型ｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6394545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150