JP2020088270A - ｐ型ＩＩＩ族窒化物半導体の製造方法 - Google Patents

Abstract

【課題】スルー膜とフォトレジストからなるマスク層との密着性を高めること。【解決手段】基板１０上に、ｎ−ＧａＮからなる半導体層１１、ＡｌＮからなる第１スルー膜１２、Ａｌ2Ｏ3からなる第２スルー膜１３、ＳｉＯ2からなる第１マスク層１４を形成する。次に、第１マスク層１４上に、イオン注入を行う領域に開口したパターンのフォトレジストからなる第２マスク層１５を形成する。フォトレジストは、Ｓｉを構成元素として含み、後工程のイオン注入時の温度に耐えられる感光性樹脂を用いる。次に、第１マスク層１４を第２スルー膜１３が露出するまでエッチングする。次に、半導体層１１に、第１スルー膜１２、第２スルー膜１３を通して５００℃以上の温度でＭｇをイオン注入する。次に、半導体層１１より上層を除去する。次に、熱処理を行ってイオン注入領域１６のＭｇの活性化を行い、ｐ型半導体領域１７とする。【選択図】図７

Description

本発明は、ｐ型III 族窒化物半導体の製造方法に関する。特に、イオン注入工程を有するものに関する。

III 族窒化物半導体からなる半導体素子の作製において、III 族窒化物半導体層にＭｇをイオン注入し、その後熱処理を行うことでIII 族窒化物半導体層中にｐ型領域を形成する方法が知られている。

特許文献１、２には、III 族窒化物半導体層上にIII 族窒化物半導体からなるスルー膜を形成しておき、スルー膜を透過させてIII 族窒化物半導体層にＭｇ（マグネシウム）をイオン注入することが記載されている。スルー膜を形成するのは、Ｍｇの注入量を調整するため、およびＯ（酸素）やＳｉ（ケイ素）などの不純物が入り込むのを抑制するためであることが記載されている。また、特許文献１、２には、スルー膜上に形成するマスクとして、フォトレジストを用いることが記載されている。

特開２０１７−５４９４４号公報 特開２０１８−５６２５７号公報

発明者らは、III 族窒化物半導体に５００℃以上の高温でイオン注入を行うことで、注入したＭｇを活性化しやすくすることを考えた。

しかし、ＡｌＮからなるスルー膜上に、イオン注入のマスクとして高温耐性のフォトレジストを用いると、スルー膜とフォトレジストとの密着性が悪く剥離してしまい、フォトレジストがマスクとして機能しないという問題があった。

そこで本発明の目的は、スルー膜を介してイオン注入することでｐ型III 族窒化物半導体を形成する場合に、スルー膜とフォトレジストからなるマスク層との密着性を高め、５００℃以上の温度でイオン注入可能とすることである。

本発明は、III 族窒化物半導体にｐ型不純物をイオン注入してｐ型のIII 族窒化物半導体を形成するｐ型III 族窒化物半導体の製造方法において、III 族窒化物半導体からなる半導体層上に、Ａｌを含むIII 族窒化物半導体からなる第１スルー膜を形成する第１スルー膜形成工程と、第１スルー膜上に、Ａｌ₂ Ｏ₃ からなる第２スルー膜を形成する第２スルー膜形成工程と、第２スルー膜上に、ＳｉＯ₂ からなる第１マスク層を形成する第１マスク層形成工程と、第１マスク層上に、Ｓｉを構成元素として含み、後工程のイオン注入時の温度に対して形状保持可能なフォトレジストからなる第２マスク層を所望のパターンに形成する第２マスク層形成工程と、第２マスク層をマスクとして第１マスク層をエッチングして第２スルー膜を露出させるエッチング工程と、５００℃以上の温度で、第１マスク層および第２マスク層をマスクとして、第１スルー膜および第２マスク層を介して半導体層にｐ型不純物をイオン注入してイオン注入領域を形成するイオン注入工程と、熱処理によってＭｇを活性化させることによりイオン注入領域をｐ型化するｐ型化工程と、を有するｐ型III 族窒化物半導体の製造方法である。

第１スルー膜は、Ａｌを含むIII 族窒化物半導体であれば任意であるが、高温耐性や結晶性、形成の容易さなどの点、半導体層への不純物拡散抑制の点からアンドープのＡｌＮが好ましい。

イオン注入工程後、ｐ型化工程前に、第２スルー膜、第１マスク層、および第２マスク層を除去し、第１スルー膜は残した状態でｐ型化工程を行うことが好ましい。第１スルー膜は、ｐ型化の熱処理において窒素が離脱するのを抑制する保護膜として機能させることができるためである。

半導体層と第１スルー膜は、ＭＯＣＶＤ法によって連続成長させることが好ましい。半導体層表面に不純物が付着するのを抑制することができるためである。

イオン注入工程は、５００℃以上で行えばよいが、より好ましくは５００〜１０００℃の温度である。ｐ型化工程においてｐ型不純物をより活性化させることができる。

第１スルー膜と第２スルー膜の厚さの合計は、５〜５０ｎｍとすることが好ましい。この範囲であれば、半導体層１１へのイオン注入量の制御が容易であり、半導体層への不純物混入も十分に抑制できる。

第１マスク層と第２マスク層の厚さの合計は、１．５μｍ以上とすることが好ましい。イオン注入時のイオン不透過膜としての機能を十分とすることができる。

第２スルー膜および第１マスク層は、ＡＬＤ法によって形成することが好ましい。厚さや膜質を均一とすることができ、それにより密着性をより向上させることができるためである。

本発明によれば、第１スルー膜と第２マスク層の密着性が、第２スルー膜と第１マスク層を介することで向上し、５００℃以上の温度でIII 族窒化物半導体にｐ型不純物をイオン注入することができる。

実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。 実施例１のｐ型III 族窒化物半導体の製造工程を示した図。

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。

実施例１のｐ型III 族窒化物半導体の製造方法は、III 族窒化物半導体にｐ型不純物をイオン注入し、熱処理によりｐ型不純物を活性化することでｐ型III 族窒化物半導体を形成する方法である。図１〜８は、実施例１のｐ型III 族窒化物半導体の製造工程を示した図である。以下、図を参照に実施例１のｐ型III 族窒化物半導体の製造工程について順に説明する。

（半導体層１１および第１スルー膜１２形成工程）
まず、基板１０上に、ＭＯＣＶＤ法を用いて、ｎ−ＧａＮからなる半導体層１１、ＡｌＮからなる第１スルー膜１２を連続的に形成する（図１参照）。半導体層１１と第１スルー膜１２とを連続的に形成することで、半導体層１１形成後から第１スルー膜１２を形成する直前までの間に、半導体層１１表面にＯやＳｉなどの不純物が付着することを防止し、後工程のイオン注入によってその不純物が半導体層１１中に注入されてしまうことを防止している。

半導体層１１は、Ｓｉドープのｎ型であり、厚さ６μｍ、Ｓｉ濃度は１×１０¹⁶／ｃｍ³ である。ただし、半導体層１１の伝導型、厚さ、Ｓｉ濃度はこれらに限るものではなく、任意でよい。また、半導体層１１はＧａＮであるが、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなど任意の組成のIII 族窒化物半導体であってよい。

第１スルー膜１２は、アンドープであり、厚さ３０ｎｍである。第１スルー膜１２は、後工程のイオン注入において、半導体層１１へのイオン注入量を調整し、半導体層１１へのＯやＳｉなど不純物の注入を抑制するために設けるものである。

第１スルー膜１２の厚さは３０ｎｍに限るものではないが、上記の第１スルー膜１２の機能を十分に発揮させるために厚さ５〜５０ｎｍとすることが好ましい。

また、第１スルー膜１２はＡｌＮに限らず、ＡｌＧａＮ、ＡｌＧａＩｎＮなどＡｌを含むIII 族窒化物半導体であれば任意である。また、第１スルー膜１２は単結晶である必要はなく、多結晶やアモルファスであってもよい。ただし、高温耐性や結晶性、形成の容易さなどの点から実施例１のようにＡｌＮとすることが好ましい。また、第１スルー膜１２はアンドープである必要はないが、不純物をドープしているとイオン注入時に半導体層１１へ不純物が拡散するためアンドープが好ましい。また、第１スルー膜１２の成長温度、成長圧力は、形成の容易さの点から３００〜１５００℃、０．１〜１ａｔｍが好ましい。

なお、第１スルー膜１２はＭＯＣＶＤ法以外の方法、たとえばＣＶＤ法などによって形成してもよいが、半導体層１１表面にＯやＳｉなどの不純物が付着することを防止するために、実施例１のようにＭＯＣＶＤ法を用いて半導体層１１と第１スルー膜１２を連続成長させることが好ましい。

（第２スルー膜１３および第１マスク層１４形成工程）
次に、第１スルー膜１２表面をアセトン、イソプロピルアルコール（ＩＰＡ）を用いて有機洗浄し、その後、第１スルー膜１２上に、ＡＬＤ法によってＡｌ₂ Ｏ₃ からなる第２スルー膜１３、ＳｉＯ₂ からなる第１マスク層１４を連続的に形成する（図２参照）。成長温度は３５０℃、第２スルー膜１３の厚さおよび第１マスク層１４の厚さは１０ｎｍである。

第２スルー膜１３は、第１スルー膜１２と同様の役割の他、第１スルー膜１２と第１マスク層１４の密着性を高めるために設けるものである。第２スルー膜１３と第１スルー膜１２とは構成元素Ａｌが共通しており、第１マスク層１４とは構成元素Ｏが共通しているので、第２スルー膜１３は第１スルー膜１２、第１マスク層１４の両方に対して密着性がよい。そのため、第１スルー膜１２と第１マスク層１４の密着性を、第２スルー膜１３を介することで高めることができる。

第１マスク層１４は、後工程のイオン注入において所望しない領域へのイオン注入を防止するマスクとして機能させるため、および、後工程で形成する第２マスク層１５と第２スルー膜１３との密着性を高めるために設けるものである。第１マスク層１４と第２スルー膜１３とは構成元素Ｏが共通しており、第２マスク層１５とは構成元素Ｓｉが共通しているので、第１マスク層１４は第２スルー膜１３と第２マスク層１５の両方に対して密着性がよい。そのため、第２スルー膜１３と第２マスク層１５の密着性を、第１マスク層１４を介することで高めることができる。

第２スルー膜１３および第１マスク層１４の厚さ、成長温度は、上記の値にかぎるものではなく、均一な厚さで均質な膜を得られるのであれば任意である。たとえば成長温度は１５０〜４５０℃とすることができ、厚さは１〜２０ｎｍとすることができる。ただし、第１スルー膜１２と第２スルー膜１３の厚さの合計は５〜５０ｎｍとすることが好ましい。この範囲であれば、半導体層１１へのイオン注入量の制御が容易であり、半導体層１１への不純物混入も十分に抑制できる。

なお、実施例１では第２スルー膜１３、第１マスク層１４の形成にＡＬＤ法を用いているが、ＣＶＤ法など他の形成方法を用いてもよい。厚さの均一性や均質さ、それに起因する密着性向上の点からＡＬＤ法を用いて形成することが好ましい。

（洗浄工程）
次に、第１マスク層１４表面をアセトンとＩＰＡで有機洗浄し、窒素雰囲気で１１０℃、９０秒間の熱処理を行って第１マスク層１４表面の水分を除去する。そして、第１マスク層１４表面をＨＭＤＳ処理し、窒素雰囲気で１２０℃、１８０秒間の熱処理を行う。

（第２マスク層１５形成工程）
その後、第１マスク層１４上に、フォトレジストをスピンコートにより塗布し、フォトリソグラフィにより、イオン注入を行う領域が開口するようにフォトレジストをパターニングし、熱処理により硬化させて第２マスク層１５を形成する（図３参照）。

フォトレジストは、Ｓｉを構成元素として含み、後工程のイオン注入時の温度に耐えられる感光性樹脂を用いる。イオン注入時の温度に耐えられるとは、イオン注入時と同一温度に晒された場合でもフォトレジストが除去されたり形状が変化したりせず、現像後の形状が保持されることを意味する。実施例１ではイオン注入時の温度が５００℃以上であるため、フォトレジストは少なくとも５００℃に耐えられるものを用いる。もちろん、５００℃よりも高温に耐えられるものが好ましい。

フォトリソグラフィは、詳細には次のような工程である。フォトレジストを塗布後、プリベークしてフォトレジストの溶剤を除去する。その後、所望のパターンを有するマスクを介して光（たとえばｉ線）を照射して露光する。次に、現像処理を行うことでフォトレジストを所望のパターンとする。現像処理は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液などの現像液を用いて、フォトレジストがポジ型の場合には露光部分を、ネガ型の場合には未露光部分を除去する処理である。次に、ポストベークを行う。以上がフォトリソグラフィの詳細である。

ここで、第２マスク層１５は、第１マスク層１４と構成元素Ｓｉが共通しているため、第１マスク層１４に対する密着性がよい。また、第１マスク層１４表面がＨＭＤＳ処理されているため、より密着性が向上されている。そのため、現像処理時に、現像液によってフォトレジストが剥離してしまうことはなく、所望のパターン通りにフォトレジストを形成することができる。

第２マスク層１５の厚さは、イオン注入時にイオンを透過させない厚さであれば任意である。好ましくは、第１マスク層１４と第２マスク層１５の合計の厚さが１．５μｍ以上となるようにすればよい。イオン注入時のイオン不透過膜として十分に機能させることができる。ただし、パターニング精度確保のために第２マスク層１５の厚さは２μｍ以下が好ましい。たとえば、第２マスク層１５の厚さは１．８〜２．０μｍである。

（エッチング工程）
次に、第２マスク層１５をマスクとして、第１マスク層１４を第２スルー膜１３が露出するまでドライエッチングする（図４）。エッチングガスは、たとえばフッ素系ガスであり、ＣＯＦ₂ （フッ化カルボニル）などである。第２スルー膜１３のエッチングレートは、第１マスク層１４のエッチングレートに比べて非常に遅い。そのため、第２スルー膜１３はエッチングストッパ層として機能し、第２スルー膜１３の表面が露出した段階で精度よくドライエッチングを終了させることができる。

（イオン注入工程）
次に、第１マスク層１４および第２マスク層１５をマスクとして、半導体層１１に、第１スルー膜１２、第２スルー膜１３を通してＭｇをイオン注入する。これにより、半導体層１１中にＭｇイオンが注入されたイオン注入領域１６を形成する（図５参照）。イオン注入領域１６の平面パターンは、第１マスク層１４および第２マスク層１５の開口パターンと同一となる。

イオン注入は、５００℃、加速電圧２３０ｋｅＶ、ドーズ量２．３×１０¹⁴／ｃｍ² で行う。第２マスク層１５としてイオン注入時の温度に耐えられるフォトレジストを用いているため、イオン注入を５００℃で行っても第２マスク層１５の形状は変わらず、第２マスク層１５の開口パターン通りにイオン注入領域１６を形成することができる。また、イオン注入を５００℃で行うことで、半導体層１１への注入ダメージを低減することができ、後工程の熱処理によるＭｇ活性化率を向上させることができる。

なお、イオン注入の温度は５００℃に限らず、５００℃以上であれば任意の温度でよいが、後工程の熱処理によるＭｇ活性化率を十分に向上させるために５００〜１０００℃とすることが好ましい。より好ましくは５００〜８００℃、さらに好ましくは５００〜６００℃である。

また、イオン注入する原子はＭｇ以外のｐ型不純物でもよく、たとえばＢｅをイオン注入してもよい。また、イオン注入の加速電圧やドーズ量は上記値に限るものではなく、イオン注入領域１６の深さやＭｇ濃度が所望の値となるように設定すればよい。また、イオン注入を異なる加速電圧で複数回行うことで、イオン注入領域１６の深さ方向の幅をより広げることも可能である。

（マスク除去工程）
次に、第２マスク層１５を有機溶剤を用いて除去する。その後、アッシングを行って第２マスク層１５の残渣を除去し、さらにＴＭＡＨ水溶液で表面処理することで、第１スルー膜１２、第２スルー膜１３、および第１マスク層１４を除去する（図６参照）。なお、第１スルー膜１２を残して保護膜として活用してもよい（図７参照）。

（ｐ型化工程）
次に、熱処理を行ってイオン注入領域１６のＭｇの活性化を行う。これにより、イオン注入領域１６をｐ型半導体領域１７とする（図８参照）。熱処理は、たとえば窒素雰囲気で８００〜１５００℃、１〜６０分間行う。また、熱処理は加圧環境下、つまり圧力が１ａｔｍより大きい雰囲気で行うことが好ましい。熱処理中に半導体層１１から窒素が離脱するのを抑制することができる。同様の目的で、熱処理前に半導体層１１上にＡｌＮなどの保護膜を形成してもよい。

ここで、実施例１では、イオン注入を５００℃以上の温度で行っている。そのため、この熱処理においてイオン注入によるダメージが十分に回復し、Ｍｇの活性化率が高くなり、高いホール濃度のｐ型半導体領域１７を形成することができる。

たとえば、ｐ型半導体領域１７のＭｇ活性化率を１％以上とすることができ、Ｍｇ濃度が５×１０¹⁸〜１×１０¹⁹／ｃｍ³ で、ホール濃度が５×１０¹⁶〜１×１０¹⁷／ｃｍ³ のｐ型半導体領域１７を形成することができる。

以上、実施例１によれば、第１スルー膜１２と第２マスク層１５の密着性を、第２スルー膜１３と第１マスク層１４を介することで高めることができ、半導体層１１に対して５００℃以上の高温でｐ型不純物をイオン注入することが可能となる。

次に、実施例１に関する実験例を説明する。

第１スルー膜１２と第２マスク層１５の密着性を評価するため、以下の４種類の試料を作製した。ＧａＮ基板上に、実施例１の製造方法によって厚さ６μｍのＧａＮ、厚さ３０ｎｍのＡｌＮ、厚さ１０ｎｍのＡｌ₂ Ｏ₃ 、厚さ１０ｎｍのＳｉＯ₂ 、厚さ２μｍのフォトレジストをこの順に積層させた試料を作製した（以下、実施例１の試料）。実施例１の試料におけるＡｌＮ、Ａｌ₂ Ｏ₃ およびＳｉＯ₂ を省いた試料（以下、比較例１の試料）、実施例１の試料におけるＡｌ₂ Ｏ₃ とＳｉＯ₂ を省いた試料（以下、比較例２の試料）、実施例１の試料におけるＳｉＯ₂ を省いた試料（以下、比較例３の試料）、も作製した。

フォトレジスト現像後の各試料表面を観察したところ、比較例１では、フォトレジストのパターンが一部消失していた。また、比較例２では、フォトレジストのパターンが一部消失し、また開口部からフォトレジストとＡｌＮとの間に現像液が浸み込むことが確認された。また、比較例３では、フォトレジストのパターンが完全に消失していた。これら比較例１〜３の結果から、フォトレジストの密着性が弱く、現像時にフォトレジストが流れてしまったものと考えられる。

一方、実施例１の試料では、フォトレジストがパターン通りに形成されていた。ＡｌＮとフォトレジストの間に、Ａｌ₂ Ｏ₃ 、ＳｉＯ₂ を介在させることで、フォトレジストの密着性が高まり、現像時においてもフォトレジストがしっかりと定着していて流されなかったためと考えられる。

本発明は、ＦＥＴ、ｐｎダイオード、ＨＦＥＴ、ＩＧＢＴなど各種半導体素子の製造に適用することができる。

１０：基板
１１：半導体層
１２：第１スルー膜
１３：第２スルー膜
１４：第１マスク層
１５：第２マスク層
１６：イオン注入領域
１７：ｐ型半導体領域

Claims (8)

1. III 族窒化物半導体にｐ型不純物をイオン注入してｐ型のIII 族窒化物半導体を形成するｐ型III 族窒化物半導体の製造方法において、
   III 族窒化物半導体からなる半導体層上に、Ａｌを含むIII 族窒化物半導体からなる第１スルー膜を形成する第１スルー膜形成工程と、
   前記第１スルー膜上に、Ａｌ₂ Ｏ₃ からなる第２スルー膜を形成する第２スルー膜形成工程と、
   前記第２スルー膜上に、ＳｉＯ₂ からなる第１マスク層を形成する第１マスク層形成工程と、
   前記第１マスク層上に、Ｓｉを構成元素として含み、後工程のイオン注入時の温度に対して形状保持可能なフォトレジストからなる第２マスク層を所望のパターンに形成する第２マスク層形成工程と、
   前記第２マスク層をマスクとして前記第１マスク層をエッチングして前記第２スルー膜を露出させるエッチング工程と、
   ５００℃以上の温度で、前記第１マスク層および前記第２マスク層をマスクとして、前記第１スルー膜および前記第２マスク層を介して前記半導体層にｐ型不純物をイオン注入してイオン注入領域を形成するイオン注入工程と、
   熱処理によってＭｇを活性化させることによりイオン注入領域をｐ型化するｐ型化工程と、
   を有するｐ型III 族窒化物半導体の製造方法。
2. 前記第１スルー膜は、アンドープのＡｌＮであることを特徴とする請求項１に記載のｐ型III 族窒化物半導体の製造方法。
3. 前記イオン注入工程後、前記ｐ型化工程前に、前記第２スルー膜、前記第１マスク層、および前記第２マスク層を除去し、前記第１スルー膜は残した状態で前記ｐ型化工程を行う、ことを特徴とする請求項１または請求項２に記載のｐ型III 族窒化物半導体の製造方法。
4. 前記半導体層と前記第１スルー膜は、ＭＯＣＶＤ法によって連続成長させる、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のｐ型III 族窒化物半導体の製造方法。
5. 前記イオン注入工程は、５００〜１０００℃の温度で行う、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のｐ型III 族窒化物半導体の製造方法。
6. 前記第１スルー膜と前記第２スルー膜の厚さの合計は、５〜５０ｎｍであることを特徴とする請求項１ないし請求項５のいずれか１項に記載のｐ型III 族窒化物半導体の製造方法。
7. 前記第１マスク層と前記第２マスク層の厚さの合計は、１．５μｍ以上であることを特徴とする請求項１ないし請求項６のいずれか１項に記載のｐ型III 族窒化物半導体の製造方法。
8. 前記第２スルー膜および前記第１マスク層は、ＡＬＤ法によって形成する、ことを特徴とする請求項１ないし請求項７のいずれか１項に記載のｐ型III 族窒化物半導体の製造方法。