JP6565759B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6565759B2
JP6565759B2 JP2016063771A JP2016063771A JP6565759B2 JP 6565759 B2 JP6565759 B2 JP 6565759B2 JP 2016063771 A JP2016063771 A JP 2016063771A JP 2016063771 A JP2016063771 A JP 2016063771A JP 6565759 B2 JP6565759 B2 JP 6565759B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor layer
manufacturing
type semiconductor
magnesium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016063771A
Other languages
English (en)
Other versions
JP2017183333A (ja
Inventor
隆弘 藤井
隆弘 藤井
正芳 小嵜
正芳 小嵜
隆樹 丹羽
隆樹 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016063771A priority Critical patent/JP6565759B2/ja
Priority to US15/457,881 priority patent/US9852925B2/en
Publication of JP2017183333A publication Critical patent/JP2017183333A/ja
Application granted granted Critical
Publication of JP6565759B2 publication Critical patent/JP6565759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来から、半導体材料として窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物を用いた半導体装置が知られている。半導体装置には、ｐ型の半導体領域を備えるものがあり、特許文献１には、ｐ型の半導体領域を形成するために、イオン注入を複数回行う方法が記載されている。
特開２００７−１８４３２７号公報
しかし、イオン注入工程は、高価な工程である。このため、半導体装置の製造コストを削減するために、イオン注入回数を減らす技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
［形態１］半導体装置の製造方法であって、主に、ＩＩＩ族窒化物により形成されている第１半導体層に、マグネシウムをイオン注入するイオン注入工程と、前記イオン注入工程の後、マグネシウムを含んだアニールガスを含む雰囲気下において、前記第１半導体層を加熱する加熱工程と、を備え、前記アニールガスには、さらに、水素とアンモニアが含まれる、半導体装置の製造方法。
［形態２］半導体装置の製造方法であって、主に、ＩＩＩ族窒化物により形成されている第１半導体層に、マグネシウムとベリリウムとのうちの少なくとも一方をイオン注入するイオン注入工程と、前記イオン注入工程の後、マグネシウムとベリリウムとのうちの少なくとも一方のアニールガスを含む雰囲気下において、前記第１半導体層を加熱する加熱工程と、を備え、前記加熱工程における圧力が、１０ｋＰａ以上１００ｋＰａ以下である、半導体装置の製造方法。
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、主に、ＩＩＩ族窒化物により形成されている第１半導体層に、マグネシウムとベリリウムとのうちの少なくとも一方をイオン注入するイオン注入工程と、前記イオン注入工程の後、マグネシウムとベリリウムとのうちの少なくとも一方のアニールガスを含む雰囲気下において、前記第１半導体層を加熱する加熱工程と、を備える。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（２）上述の製造方法において、前記イオン注入工程において注入される元素にマグネシウムが含まれる場合、前記アニールガスにマグネシウムが含まれ、前記イオン注入工程において注入される元素にベリリウムが含まれる場合、前記アニールガスにベリリウムが含まれてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（３）上述の製造方法において、前記アニールガスにマグネシウムが含まれる場合、前記アニールガスには、さらに、水素とアンモニアが含まれてもよい。この形態の半導体装置の製造方法によれば、加熱工程において、第１半導体層の中にマグネシウムが効率的に入るため、製造コストをより削減できる。
（４）上述の製造方法において、前記イオン注入工程における注入温度は、２０℃以上５００℃以下としてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（５）上述の製造方法において、さらに、前記イオン注入工程の前に、前記第１半導体層の表面に保護膜を形成する工程を備え、前記加熱工程の後に、前記保護膜を除去する工程を備えてもよい。この形態の半導体装置の製造方法によれば、保護膜が形成された第１半導体層の表面が、加熱工程において荒れることを抑制できる。
（６）上述の製造方法において、前記保護膜は、窒化アルミニウム、窒化ガリウム、窒化インジウム、窒化アルミニウムガリウム、窒化ガリウムインジウム、窒化アルミニウムインジウム、窒化アルミニウムガリウムインジウムからなる群より選ばれた少なくとも一つの非晶質な材料を含んでもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（７）上述の製造方法において、前記加熱工程における加熱温度が、８００℃以上１２００℃以下としてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（８）上述の製造方法において、前記加熱工程における圧力が、１０ｋＰａ以上１００ｋＰａ以下としてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（９）上述の製造方法において、前記加熱工程における加熱時間が、１分以上６０分以下としてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
（１０）上述の製造方法において、さらに、前記加熱工程の後に、前記第１半導体層の表面に、主に、ＩＩＩ族窒化物により第２半導体層を形成する工程を備えてもよい。この形態の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、上述の製造方法を用いて製造された半導体装置や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本願発明の半導体装置の製造方法によれば、イオン注入工程のみならず、加熱工程においても、第１半導体層の中にマグネシウムとベリリウムとのうちの少なくとも一方が入るため、イオン注入の回数を減らすことができ、この結果として、製造コストを削減できる。
第１実施形態における半導体装置の構成を模式的に示す断面図。 第１実施形態における半導体装置の製造方法を示す工程図。 第１実施形態におけるｐ型半導体領域の形成工程（工程）を示す工程図。 ｎ型半導体層の上に保護膜が形成された状態を模式的に示す断面図。 保護膜の不要な部分をエッチングした後の状態を模式的に示す断面図。 ｐ型注入領域が形成された後の状態を模式的に示す断面図。 加熱工程後の状態を模式的に示す断面図。 保護膜を除去した後の状態を模式的に示す断面図。 ｎ型半導体層を形成した後の状態を模式的に示す断面図。 トレンチおよびリセスを形成した後の状態を模式的に示す断面図。 絶縁膜を形成した後の状態を模式的に示す断面図。 評価試験の結果を示す図。 第２実施形態における半導体装置の構成を模式的に示す断面図。 第２実施形態における半導体装置の製造方法を示す工程図。 ｐ型半導体領域を形成した後の状態を模式的に示す断面図。 メサを形成した後の状態を模式的に示す断面図。 ショットキー電極および裏面電極を形成後の状態を模式的に示す断面図。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置１００は、基板１１０と、ｎ型半導体層１１２と、ｐ型半導体領域１１３と、ｐ型半導体層１１４と、ｎ型半導体層１１６とを備える。半導体装置１００は、これらの半導体層に形成された構造として、トレンチ１２２と、リセス１２４とを有する。半導体装置１００は、更に、絶縁膜１３０と、ゲート電極１４２と、ボディ電極１４４と、ソース電極１４６と、ドレイン電極１４８とを備える。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成されている。本明細書の説明において、「Ａ（例えば、窒化ガリウム（ＧａＮ））から主に形成されている」とは、モル分率においてＡ（例えば、窒化ガリウム（ＧａＮ））を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、１×１０１８ｃｍ−３以上である。基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ（マイクロメートル）以上であり、本実施形態では、３００μｍである。
半導体装置１００のｎ型半導体層１１２は、ｎ型の特性を有する半導体である。ｎ型半導体層１１２は、第１半導体層とも呼ぶ。本実施形態では、ｎ型半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。ｎ型半導体層１１２は、主に、ＩＩＩ族窒化物により形成されている。本実施形態では、主に、ｎ型半導体層１１２は、窒化ガリウム（ＧａＮ）により形成されている。本実施形態では、ｎ型半導体層１１２は、ケイ素（Ｓｉ）をドナー元素（ｎ型不純物）として含有する。本実施形態では、ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１７ｃｍ−３以下であり、例えば、１×１０１６ｃｍ−３である。ｎ型半導体層１１２の厚さ（Ｚ軸方向の長さ）は、５μｍ以上、かつ、２０μｍ以下が好ましく、１５μｍ以下がより好ましい。本実施形態では、ｎ型半導体層１１２の厚さ（Ｚ軸方向の長さ）は、１０μｍである。
半導体装置１００のｐ型半導体領域１１３は、ｎ型半導体層１１２の一部に対するイオン注入によって形成された領域である。ｐ型半導体領域１１３における半導体は、ｐ型の特性を有する。本実施形態では、ｐ型半導体領域１１３は、トレンチ１２２から離れた位置に形成され、ｎ型半導体層１１２およびｐ型半導体層１１４に隣接する。本実施形態では、ｐ型半導体領域１１３は、ｎ型半導体層１１２と同様に、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、ｐ型半導体領域１１３は、マグネシウム（Ｍｇ）をアクセプタ元素（ｐ型不純物）として含有する。ｐ型半導体領域１１３において、ｐ型不純物の濃度は、ｎ型不純物の濃度より高い。本実施形態では、ｐ型半導体領域１１３におけるｐ型不純物の濃度は、ｎ型不純物の濃度に対して１００倍以上である。本実施形態では、ｐ型半導体領域１１３におけるマグネシウム（Ｍｇ）の濃度の平均値は、１×１０１８ｃｍ−３以上である。
半導体装置１００のｐ型半導体層１１４は、ｐ型の特性を有する半導体である。ｐ型半導体層１１４は、第２半導体層とも呼ぶ。ｐ型半導体層１１４は、主に、ＩＩＩ族窒化物により形成されている。本実施形態では、ｐ型半導体層１１４は、ｎ型半導体層１１２およびｐ型半導体領域１１３の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。本実施形態では、ｐ型半導体層１１４は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、ｐ型半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、ｐ型半導体層１１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約４×１０１８ｃｍ−３以下である。本実施形態では、ｐ型半導体層１１４の厚さ（Ｚ軸方向の長さ）は、約１．０μｍである。
半導体装置１００のｎ型半導体層１１６は、ｎ型の特性を有する半導体である。本実施形態では、ｎ型半導体層１１６は、ｐ型半導体層１１４の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる。本実施形態では、ｎ型半導体層１１６は、窒化ガリウム（ＧａＮ）から主に形成されている。本実施形態では、ｎ型半導体層１１６は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層１１６に含まれるケイ素（Ｓｉ）濃度の平均値は、１×１０１８ｃｍ−３以上であり、約３×１０１８ｃｍ−３である。本実施形態では、ｎ型半導体層１１６の厚さ（Ｚ軸方向の長さ）は、０．４μｍ以下であり、約０．２μｍである。
半導体装置１００のトレンチ１２２は、ｎ型半導体層１１６の＋Ｚ軸方向側の面からｎ型半導体層１１６及びｐ型半導体層１１４を貫通し、ｎ型半導体層１１２にまで落ち込んだ溝部である。本実施形態では、トレンチ１２２は、ｎ型半導体層１１６，ｐ型半導体層１１４，及びｎ型半導体層１１２に対するドライエッチングによって形成された構造である。
半導体装置１００のリセス１２４は、ｎ型半導体層１１６の＋Ｚ軸方向側の面からｎ型半導体層１１６を貫通し、ｐ型半導体層１１４にわたって窪んだ凹部である。本実施形態では、リセス１２４は、ｎ型半導体層１１６及びｐ型半導体層１１４に対するドライエッチングによって形成された構造である。
半導体装置１００の絶縁膜１３０は、トレンチ１２２の内側に形成され、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側からｎ型半導体層１１６の＋Ｚ軸方向側の表面の一部にわたって形成されている。本実施形態では、絶縁膜１３０は、二酸化ケイ素（ＳｉＯ２）から主に形成されている。
半導体装置１００のゲート電極１４２は、絶縁膜１３０を介してトレンチ１２２の内側に形成された電極である。本実施形態では、ゲート電極１４２は、トレンチ１２２の内側に加え、トレンチ１２２の外側である絶縁膜１３０の＋Ｚ軸方向側の面の一部にわたって形成されている。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から主に形成されている。ゲート電極１４２に電圧が印加された場合、ｐ型半導体層１１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４６とドレイン電極１４８との間に導通経路が形成される。
半導体装置１００のボディ電極１４４は、リセス１２４に形成され、ｐ型半導体層１１４に対してオーミック接触する電極である。本実施形態では、ボディ電極１４４は、パラジウム（Ｐｄ）から主に形成された層に熱処理が加えられることにより形成された電極である。
半導体装置１００のソース電極１４６は、ｎ型半導体層１１６に対してオーミック接触する電極である。本実施形態では、ソース電極１４６は、ボディ電極１４４の上からｎ型半導体層１１６の＋Ｚ軸方向側の面の一部にわたって形成されている。ソース電極１４６は、ボディ電極１４４から離れた部位に形成されていてもよい。本実施形態では、ソース電極１４６は、チタン（Ｔｉ）から主に形成された層に、アルミニウム（Ａｌ）から主に形成された層を積層した後に熱処理が加えられることによって形成された電極である。
半導体装置１００のドレイン電極１４８は、基板１１０の−Ｚ軸方向側の裏面に対してオーミック接触する電極である。本実施形態では、ドレイン電極１４８は、チタン（Ｔｉ）から主に形成された層に、アルミニウム（Ａｌ）から主に形成された層を積層した後に熱処理が加えられることによって形成された電極である。
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０の上にｎ型半導体層１１２を結晶成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、基板１１０における＋Ｚ軸方向側の表面にｎ型半導体層１１２を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によってｎ型半導体層１１２を形成する。ｎ型半導体層１１２は、主に、ＩＩＩ族窒化物から形成されており、本実施形態では、窒化ガリウム（ＧａＮ）から形成されている。
ｎ型半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、イオン注入によってｎ型半導体層１１２の一部にｐ型半導体領域１１３を形成する（工程Ｐ１２０）。本実施形態では、製造者は、ｎ型半導体層１１２における＋Ｚ軸方向側の一部の領域にｐ型半導体領域１１３を形成する。
図３は、第１実施形態におけるｐ型半導体領域１１３の形成工程（工程Ｐ１２０）を示す工程図である。ｐ型半導体領域１１３の形成工程（工程Ｐ１２０）において、製造者は、まず、ｎ型半導体層１１２における＋Ｚ軸方向側の表面にイオン注入に用いる保護膜を形成する（工程Ｐ１２１）。つまり、後述するイオン注入工程の前に、ｎ型半導体層１１２の表面に保護膜を形成する。
図４は、ｎ型半導体層１１２の上に保護膜９１２が形成された状態を模式的に示す断面図である。本実施形態では、ｎ型半導体層１１２の結晶成長に連続して、ｎ型半導体層１１２の上に保護膜９１２を結晶成長によって形成する。ｎ型半導体層１１２と保護膜９１２とを連続して形成させることにより、ｎ型半導体層１１２と保護膜９１２との間に不純物が混入することによる汚染を防止できる。本実施形態では、製造者は、ｎ型半導体層１１２における＋Ｚ軸方向側の表面に保護膜９１２を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって保護膜９１２を形成する。
製造者は、ＩＩＩ族窒化物半導体のドナー元素とならない元素を主な材料として、保護膜９１２を形成する。このようにすることにより、後述するイオン注入工程において、保護膜９１２の材料がｎ型半導体層１１２に注入されることを抑制できる。ここで、「ＩＩＩ族窒化物半導体のドナー元素となる元素」としては、例えば、ケイ素（Ｓｉ）、酸素（Ｏ）、ゲルマニウム（Ｇｅ）を挙げることができる。
保護膜９１２は、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなる群より選ばれた少なくとも一つの非晶質な材料を含むことが好ましい。本実施形態において、保護膜９１２は、非晶質な窒化アルミニウム（ＡｌＮ）から主に形成されている。保護膜９１２の厚みは、１００ｎｍ以上、１０００ｎｍ以下が好ましく、本実施形態では、３００ｎｍである。保護膜９１２の結晶成長時における成長温度は、３００℃以上１５００℃以下が好ましく、成長圧力は１０ｋＰａ以上１００ｋＰａ以下が好ましい。
保護膜９１２を形成した後（工程Ｐ１２１）、製造者は、リソグラフィ法を用いて保護膜９１２の不要な部分をエッチングする（工程Ｐ１２２）。
図５は、保護膜９１２の不要な部分をエッチングした後の状態を模式的に示す断面図である。本実施形態では、製造者は、８５℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いて、ウェットエッチングを行う。なお、ウェットエッチングの変わりに、ドライエッチングを用いてもよい。
保護膜９１２の不要な部分をエッチングした後（工程Ｐ１２２）、製造者は、ｎ型半導体層１１２に、マグネシウム（Ｍｇ）とベリリウム（Ｂｅ）との少なくとも一方をイオン注入する（工程Ｐ１２３）。工程Ｐ１２３を、イオン注入工程とも呼ぶ。本実施形態では、製造者は、＋Ｚ軸方向側からｎ型半導体層１１２にｐ型不純物を注入する。これによって、ｎ型半導体層１１２の＋Ｚ軸方向側の一部の領域には、ｐ型不純物が注入された領域であるｐ型注入領域が形成される。
図６は、ｎ型半導体層１１２の＋Ｚ軸方向側の一部であって保護膜９１２に被覆されていない部分に、ｐ型注入領域１１３Ａが形成された後の状態を模式的に示す断面図である。本実施形態では、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。なお、マグネシウム（Ｍｇ）の代わりに、ベリリウム（Ｂｅ）を用いてもよく、マグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）を用いてもよい。イオン注入工程（工程Ｐ１２３）における注入温度は、２０℃以上５００℃以下が好ましく、本実施形態では、５００℃である。注入エネルギーは、１ｋｅＶ以上５００ｋｅＶ以下の範囲で制御が可能であり、本実施形態では、２３０ｋｅＶである。ドーズ量は、１０１２ｃｍ−２以上１０１６ｃｍ−２以下が好ましく、本実施形態では、１．７×１０１５ｃｍ−２である。注入角度は、チャネリングの影響を抑制する観点から、厚み方向（Ｚ軸方向）に対して０°より大きく１０°未満が好ましく、本実施形態では、厚み方向（Ｚ軸方向）に対して７°である。
イオン注入工程（工程Ｐ１２３）の後、製造者は、マグネシウム（Ｍｇ）とベリリウム（Ｂｅ）との少なくとも一方のアニールガスを含む雰囲気下において、ｎ型半導体層１１２を加熱する（工程Ｐ１２４）。工程Ｐ１２４を、加熱工程とも呼ぶ。本明細書において、「アニールガス」とは、加熱工程においてｎ型半導体層１１２（第１半導体層）と接するガスを言う。本実施形態では、ｐ型注入領域１１３Ａの表面の少なくとも一部が露出した状態において、加熱工程（工程Ｐ１２４）を行う。この工程を経ることにより、イオン注入されたｐ型不純物が活性化し、また、ｎ型半導体層１１２の＋Ｚ軸方向側の表層に、マグネシウム（Ｍｇ）をドープすることができる。本実施形態では、マグネシウム（Ｍｇ）を含むアニールガスを用いる。より具体的には、マグネシウム（Ｍｇ）を含むアニールガスとして、ビズシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いる。
アニールガスは、半導体装置１００を製造するための加熱工程において、ｎ型半導体層１１２の周囲（雰囲気）に充填（充満）するものであり、特に、ＩＩI族窒化物の半導体装置の製造時には、一般的に、水素（Ｈ）とアンモニア（ＮＨ３）が含まれる。本実施形態では、ｎ型半導体層１１２の中にマグネシウム（Ｍｇ）をより効率的にドープさせるために、アニールガスには、水素（Ｈ）とアンモニア（ＮＨ３）が含まれる。なお、本実施形態では、アンモニア（ＮＨ３）以外の水素（Ｈ）源として、ヒドラジン（Ｎ２Ｈ２）を用いる。水素（Ｈ）は、アンモニア（ＮＨ３）やマグネシウム（Ｍｇ）を運ぶガス（いわゆるキャリアガス）として機能する。アンモニア（ＮＨ３）は、加熱工程時の熱によって窒素イオンと水素イオンとに分解され、窒素イオンは、ｎ型半導体層１１２からの窒素抜けを抑制し、水素イオンは、ｎ型半導体層１１２内のマグネシウム（Ｍｇ）と結びついて、ｎ型半導体層１１２内でのマグネシウム（Ｍｇ）の活性化を促すこととなる。
一般に、マグネシウム（Ｍｇ）原子と水素（Ｈ）原子とは、結合した状態で半導体（ＧａＮ）層中に存在することが知られている。このため、アニールガスに、水素（Ｈ）とアンモニア（ＮＨ３）が含まれることにより、加熱工程（工程Ｐ１２４）においてマグネシウム（Ｍｇ）原子と水素（Ｈ）原子が結合しやすい状態となると考えられる。この結果として、ｎ型半導体層１１２の中にマグネシウム（Ｍｇ）をより効率的にドープさせることができると考えられる。なお、同様の効果が、ベリリウム（Ｂｅ）を用いる場合にも得られると考えられる。ｎ型半導体層１１２中に拡散させるマグネシウム（Ｍｇ）の濃度は、例えば、アニールガスに含まれるアンモニア（ＮＨ３）とビズシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）とのモル比を制御することにより調整できる。具体的には、アニールガスに含まれるアンモニア（ＮＨ３）に対するビズシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）のモル比（Ｃｐ２Ｍｇ／ＮＨ３）を大きくすることにより、ｎ型半導体層１１２中に拡散させるマグネシウム（Ｍｇ）の濃度を大きくすることができる。
図７は、加熱工程（工程Ｐ１２４）後の状態を模式的に示す断面図である。加熱工程（工程Ｐ１２４）を経ることにより、ｐ型不純物が活性化し、ｐ型注入領域１１３Ａがｐ型半導体領域１１３となる。加熱工程における各条件は、ｐ型不純物のｎ型半導体層１１２への定着促進と、ｎ型半導体層１１２の表面の損傷を抑制する観点から、以下の範囲とすることが好ましい。つまり、加熱工程（工程Ｐ１２４）における加熱温度は、８００℃以上１２００℃以下が好ましく、本実施形態では、１０５０℃である。加熱工程（工程Ｐ１２４）における加熱時間は、１分以上６０分以下が好ましく、本実施形態では、１５分である。加熱工程（工程Ｐ１２４）における圧力は、１０ｋＰａ以上１００ｋＰａ以下が好ましく、本実施形態では、１００ｋＰａである。
加熱工程（工程Ｐ１２４）の後、製造者は、ｎ型半導体層１１２の上から保護膜９１２を除去する（工程Ｐ１２５）。本実施形態では、製造者は、８５℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いたウェットエッチングにより、保護膜９１２の除去を行う。なお、ウェットエッチングの変わりに、ドライエッチングを用いてもよい。
図８は、保護膜９１２を除去した後の状態を模式的に示す断面図である。保護膜９１２を除去（工程Ｐ１２５、図３参照）することにより、ｐ型半導体領域１１３の形成工程（工程Ｐ１２０）が完了する。
ｐ型半導体領域１１３を形成した後（工程Ｐ１２０、図２参照）、製造者は、ｎ型半導体層１１２およびｐ型半導体領域１１３の表面に、主に、ＩＩＩ族窒化物によりｐ型半導体層１１４を形成する（工程Ｐ１３０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によって、主に窒化ガリウム（ＧａＮ）によりｐ型半導体層１１４を形成する。
ｐ型半導体層１１４を形成した後（工程Ｐ１３０）、製造者は、ｐ型半導体層１１４の上にｎ型半導体層１１６を形成する（工程Ｐ１４０）。
図９は、ｎ型半導体層１１６を形成した後の状態を模式的に示す断面図である。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によってｎ型半導体層１１６を形成する。
ｎ型半導体層１１６を形成した後（工程Ｐ１４０）、製造者は、エッチングによってトレンチおよびリセスを形成する（工程Ｐ１５０）。
図１０は、トレンチ１２２およびリセス１２４を形成した後の状態を模式的に示す断面図である。本実施形態では、製造者は、ドライエッチングによってトレンチ１２２およびリセス１２４を形成する。
トレンチ１２２およびリセス１２４を形成した後（工程Ｐ１５０）、製造者は、絶縁膜を形成する（工程Ｐ１６０）。
図１１は、絶縁膜１３０を形成した後の状態を模式的に示す断面図である。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜１３０を形成する。なお、原子層堆積法の変わりに、スパッタ法を用いてもよい。
絶縁膜１３０を形成した後（工程Ｐ１６０）、製造者は、ゲート電極１４２、ボディ電極１４４、ソース電極１４６およびドレイン電極１４８を形成する（工程Ｐ１７０）。本実施形態では、スパッタ法を用いるが、蒸着法を用いてもよい。これらの工程を経て、半導体装置１００が完成する。
Ａ−３．効果
以上説明した第１実施形態の製造方法では、イオン注入工程（工程Ｐ１２３）の後に、マグネシウム（Ｍｇ）のアニールガスを含む雰囲気下において、ｎ型半導体層１１２を加熱する加熱工程（工程Ｐ１２４）を備える。このため、加熱工程（工程Ｐ１２４）において、イオン注入されたマグネシウム（Ｍｇ）が活性化し、また、ｎ型半導体層１１２の＋Ｚ軸方向側の表層に、マグネシウム（Ｍｇ）をドープすることができる。この結果として、イオン注入の回数を減らすことができ、製造コストを削減できる。以下、加熱工程（工程Ｐ１２４）により、ｎ型半導体層１１２の＋Ｚ軸方向側の表層に、マグネシウム（Ｍｇ）がドープされることを裏付ける評価試験の結果を示す。
Ａ−４．試験結果
図１２は、評価試験の結果を示す図である。評価試験には、以下の試料を用いた。具体的には、試験者は、まず、基板１１０にｎ型半導体層１１２を形成した後に、以下の条件によりイオン注入を１回行った。
・注入温度：５００℃
・注入エネルギー：２３０ｋｅＶ
・ドーズ量：１．７×１０１５ｃｍ−２
・注入角度：厚み方向（Ｚ軸方向）に対して７°
次に、試験者は、以下の条件により加熱工程を行った。
・加熱時間：１５分
・加熱温度：１０５０℃
・圧力：１００ｋＰａ
・アンモニア（ＮＨ３）流量：３．７×１０−２ｓｃｃｍ
・水素（Ｈ２）流量：３．７×１０−２ｓｃｃｍ
・ビズシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）流量：１００ｓｃｃｍ
図１２は、試料のｎ型半導体層１１２における不純物濃度を二次イオン質量分析法（Secondary Ion Mass Spectrometry：ＳＩＭＳ）により測定した結果を示す。図１２において、横軸はｎ型半導体層１１２の−Ｚ軸方向の深さ（μｍ）を示し、縦軸はマグネシウム（Ｍｇ）濃度（ｃｍ−３）を示す。深さ０μｍは、ｎ型半導体層１１２の＋Ｚ軸方向側の表面である。なお、実施例として、上記の加熱工程を経た結果を示し、比較例として、上記の加熱工程を経ない結果を示す。
図１２に示すように、深さが０μｍから０．３μｍにおけるほぼ全ての領域において、比較例と比較して、実施例の方がマグネシウム（Ｍｇ）濃度が高いことが分かる。特に、深さが０μｍから０．１５μｍの領域において、実施例のマグネシウム（Ｍｇ）濃度が比較例のマグネシウム（Ｍｇ）濃度に対して約１．５倍程度高いことが分かる。この結果から、加熱工程（工程Ｐ１２４）により、特に、ｎ型半導体層１１２の＋Ｚ軸方向側の表層において、マグネシウム（Ｍｇ）がドープされることが分かる。
一般に、イオン注入において注入されたマグネシウム（Ｍｇ）は、ｎ型半導体層１１２中のガリウム（Ｇａ）の一部と置換され、加熱工程によって活性化してアクセプタとなる。また、イオン注入によって破壊されたｐ型注入領域１１３Ａの結晶は、加熱工程において再結晶化する。本実施形態では、この加熱工程時において、ｐ型注入領域１１３Ａの表面近傍に、アニールガスに含まれるマグネシウム（Ｍｇ）が存在することにより、再結晶化過程の窒化ガリウム（ＧａＮ）結晶中にマグネシウム（Ｍｇ）が取り込まれると考えられる。また、この加熱工程時において、取り込まれたマグネシウム（Ｍｇ）が活性化すると考えられる。このため、ｎ型半導体層１１２の＋Ｚ軸方向側の表層において、マグネシウム（Ｍｇ）の濃度が、加熱工程を経ない場合に比べて特に高くなると考えられる。
Ｂ．第２実施形態
図１３は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。図１３は、図１と同様に相互に直交するＸＹＺ軸が図示されている。
半導体装置２００は、ＩＩＩ族窒化物半導体を用いて形成されたＩＩＩ族窒化物系の半導体装置である。本実施形態では、半導体装置２００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置２００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置２００は、基板２１０と、ｎ型半導体層２１２と、ｐ型半導体領域２１３と、ショットキー電極２５１と、裏面電極２５２と、絶縁膜２５３とを備える。半導体装置２００は、メサ２１１を有する。
半導体装置２００の基板２１０、ｎ型半導体層２１２、ｐ型半導体領域２１３は、第１実施形態の基板１１０、ｎ型半導体層１１２、ｐ型半導体領域１１３とそれぞれ対応する。つまり、半導体装置２００の基板２１０は、第１実施形態の基板１１０と同様である。半導体装置２００のｎ型半導体層２１２は、第１実施形態のｎ型半導体層１１２と同様である。半導体装置２００のｐ型半導体領域２１３は、第１実施形態のｐ型半導体領域１１３と同様である。
半導体装置２００のｐ型半導体領域２１３は、メサ２１１の端部を構成する。ｐ型半導体領域２１３は、ｎ型半導体層２１２と隣接する。ｎ型半導体層２１２の＋Ｚ軸方向側の面及びｐ型半導体領域２１３の＋Ｚ軸方向側の面は、メサ２１１の上面を構成する。
半導体装置２００のショットキー電極２５１は、導電性材料から形成されており、メサ２１１における上面の一部にショットキー接合されたアノード電極である。本実施形態では、ショットキー電極２５１は、ニッケル（Ｎｉ）から主に形成されている。
半導体装置２００の絶縁膜２５３は、電気絶縁性を有し、メサ２１１の周囲からショットキー電極２５１における上面の一部にわたって形成された膜である。本実施形態では、絶縁膜２５３は、二酸化ケイ素（ＳｉＯ２）から主に形成されている膜である。
半導体装置２００の裏面電極２５２は、導電性材料から形成されており、基板２１０の−Ｚ軸方向側の裏面にオーミック接合されたカソード電極である。本実施形態では、裏面電極２５２は、チタン（Ｔｉ）から主に形成される層にアルミニウム（Ａｌ）から主に形成される層を積層した後に熱処理が加えられて形成されている電極である。ショットキー電極２５１に正の電圧が印加されるとショットキー電極２５１とｎ型半導体層２１２の界面に形成されているショットキー障壁が下がることにより、ショットキー電極２５１と裏面電極２５２との間に導通経路が形成される。
図１４は、第２実施形態における半導体装置２００の製造方法を示す工程図である。まず、製造者は、第１実施形態と同様に、基板２１０の上にｎ型半導体層２１２を結晶成長によって形成する（工程Ｐ２１０）。その後、製造者は、第１実施形態のｐ型半導体領域１１３の形成工程（工程Ｐ１２０）と同様に、ｎ型半導体層２１２にｐ型半導体領域２１３を形成する（工程Ｐ２２０）。
図１５は、ｐ型半導体領域２１３を形成した後の状態を模式的に示す断面図である。ｐ型半導体領域２１３を形成した後（工程Ｐ２２０）、製造者は、エッチングによってメサ２１１を形成する（工程Ｐ２３０）。
図１６は、メサ２１１を形成した後の状態を模式的に示す断面図である。本実施形態では、製造者は、ドライエッチングによってメサ２１１を形成する。メサ２１１を形成した後（工程Ｐ２３０）、製造者は、ショットキー電極２５１及び裏面電極２５２を形成する（工程Ｐ２４０）。
図１７は、ショットキー電極２５１及び裏面電極２５２を形成した後の状態を模式的に示す断面図である。本実施形態では、スパッタ法を用いるが、蒸着法を用いてもよい。
その後、製造者は、絶縁膜２５３を形成する（工程Ｐ２５０）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜２５３を形成する。なお、原子層堆積法の変わりに、スパッタ法を用いてもよい。これらの工程を経て、半導体装置２００が完成する。
以上説明した第２実施形態の製造方法によれば、第１実施形態のｐ型半導体領域１１３の形成方法を、本実施形態のｐ型半導体領域２１３の形成方法に援用することにより、縦型ショットキーバリアダイオードを作製することができる。また、第２実施形態の製造方法によれば、第１実施形態の製造方法と同様に、イオン注入の回数を減らすことができ、製造コストを削減できる。
Ｃ．その他の実施形態
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
第１実施形態のｐ型半導体領域１１３の形成工程（Ｐ１２０、図３参照）では、イオン注入工程（工程Ｐ１２３）において注入される元素にマグネシウム（Ｍｇ）が含まれ、加熱工程（工程Ｐ１２４）のアニールガスにマグネシウム（Ｍｇ）が含まれている。しかし、本発明はこれに限られない。イオン注入工程（工程Ｐ１２３）において注入される元素にベリリウム（Ｂｅ）が含まれ、加熱工程（工程Ｐ１２４）のアニールガスにベリリウム（Ｂｅ）が含まれていてもよい。また、イオン注入工程（工程Ｐ１２３）において注入される元素にマグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）が含まれ、加熱工程（工程Ｐ１２４）のアニールガスにマグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）が含まれていてもよい。また、イオン注入工程（工程Ｐ１２３）において注入される元素にマグネシウム（Ｍｇ）が含まれ、加熱工程（工程Ｐ１２４）のアニールガスにベリリウム（Ｂｅ）が含まれていてもよい。また、イオン注入工程（工程Ｐ１２３）において注入される元素にベリリウム（Ｂｅ）が含まれ、加熱工程（工程Ｐ１２４）のアニールガスにマグネシウム（Ｍｇ）が含まれていてもよい。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴや縦型ショットキーバリアダイオードに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）などであってもよい。本発明の製造方法は、ｎ型半導体層にｐ型半導体領域を形成する工程を備える製造方法に適用できる。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
１００…半導体装置
１１０…基板
１１２…ｎ型半導体層
１１３…ｐ型半導体領域
１１３Ａ…ｐ型注入領域
１１４…ｐ型半導体層
１１６…ｎ型半導体層
１２２…トレンチ
１２４…リセス
１３０…絶縁膜
１４２…ゲート電極
１４４…ボディ電極
１４６…ソース電極
１４８…ドレイン電極
２００…半導体装置
２１０…基板
２１１…メサ
２１２…ｎ型半導体層
２１３…ｐ型半導体領域
２５１…ショットキー電極
２５２…裏面電極
２５３…絶縁膜
９１２…保護膜

Claims (9)

  1. 半導体装置の製造方法であって、
    主に、ＩＩＩ族窒化物により形成されている第１半導体層に、マグネシウムをイオン注入するイオン注入工程と、
    前記イオン注入工程の後、マグネシウムを含んだアニールガスを含む雰囲気下において、前記第１半導体層を加熱する加熱工程と、を備え、
    前記アニールガスには、さらに、水素とアンモニアが含まれる、半導体装置の製造方法。
  2. 半導体装置の製造方法であって、
    主に、ＩＩＩ族窒化物により形成されている第１半導体層に、マグネシウムとベリリウムとのうちの少なくとも一方をイオン注入するイオン注入工程と、
    前記イオン注入工程の後、マグネシウムとベリリウムとのうちの少なくとも一方のアニールガスを含む雰囲気下において、前記第１半導体層を加熱する加熱工程と、を備え、
    前記加熱工程における圧力が、１０ｋＰａ以上１００ｋＰａ以下である、半導体装置の製造方法。
  3. 請求項１または請求項２に記載の半導体装置の製造方法であって、
    前記イオン注入工程において注入される元素にマグネシウムが含まれる場合、前記アニールガスにマグネシウムが含まれ、
    前記イオン注入工程において注入される元素にベリリウムが含まれる場合、前記アニールガスにベリリウムが含まれる、半導体装置の製造方法。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法であって、
    前記イオン注入工程における注入温度は、２０℃以上５００℃以下である、半導体装置の製造方法。
  5. 請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法であって、さらに、
    前記イオン注入工程の前に、前記第１半導体層の表面に保護膜を形成する工程を備え、
    前記加熱工程の後に、前記保護膜を除去する工程を備える、半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記保護膜は、窒化アルミニウム、窒化ガリウム、窒化インジウム、窒化アルミニウムガリウム、窒化ガリウムインジウム、窒化アルミニウムインジウム、窒化アルミニウムガリウムインジウムからなる群より選ばれた少なくとも一つの非晶質な材料を含む、半導体装置の製造方法。
  7. 請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法であって、
    前記加熱工程における加熱温度が、８００℃以上１２００℃以下である、半導体装置の製造方法。
  8. 請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法であって、
    前記加熱工程における加熱時間が、１分以上６０分以下である、半導体装置の製造方法。
  9. 請求項１から請求項８のいずれか１項に記載の半導体装置の製造方法であって、さらに、
    前記加熱工程の後に、前記第１半導体層の表面に、主に、ＩＩＩ族窒化物により第２半導体層を形成する工程を備える、半導体装置の製造方法。
JP2016063771A 2016-03-28 2016-03-28 半導体装置の製造方法 Active JP6565759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016063771A JP6565759B2 (ja) 2016-03-28 2016-03-28 半導体装置の製造方法
US15/457,881 US9852925B2 (en) 2016-03-28 2017-03-13 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016063771A JP6565759B2 (ja) 2016-03-28 2016-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017183333A JP2017183333A (ja) 2017-10-05
JP6565759B2 true JP6565759B2 (ja) 2019-08-28

Family

ID=59896987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016063771A Active JP6565759B2 (ja) 2016-03-28 2016-03-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9852925B2 (ja)
JP (1) JP6565759B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092968B2 (ja) * 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398031B2 (ja) * 1997-11-28 2003-04-21 古河電気工業株式会社 ｐ型ＧａＮ系化合物半導体の製造方法
JP4844125B2 (ja) 2006-01-04 2011-12-28 住友電気工業株式会社 半導体装置およびその製造方法
JP5453892B2 (ja) * 2009-04-15 2014-03-26 トヨタ自動車株式会社 窒化物半導体装置
JP6047995B2 (ja) * 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP6037449B2 (ja) * 2013-03-28 2016-12-07 ウシオオプトセミコンダクター株式会社 窒化物半導体光素子及びその製造方法
FR3008227B1 (fr) * 2013-07-03 2015-07-17 Commissariat Energie Atomique Procede d’activation electrique d’especes dopantes dans un film de gan
WO2015015973A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6394545B2 (ja) * 2015-09-10 2018-09-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置

Also Published As

Publication number Publication date
US9852925B2 (en) 2017-12-26
US20170278719A1 (en) 2017-09-28
JP2017183333A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN107393833B (zh) 半导体装置的制造方法以及半导体装置
JP6531691B2 (ja) 縦型トレンチｍｏｓｆｅｔの製造方法
JP6341077B2 (ja) 半導体装置の製造方法
JP6801555B2 (ja) 半導体装置の製造方法
JP6330705B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2019062140A (ja) 半導体装置の製造方法
US10083918B2 (en) Manufacturing method of semiconductor device
JP6565759B2 (ja) 半導体装置の製造方法
JP6927112B2 (ja) 半導体装置の製造方法
JP2018170335A (ja) 半導体装置の製造方法
CN110459473B (zh) 半导体装置及其制造方法
CN107180860B (zh) 半导体装置
JP6717242B2 (ja) 半導体装置
JP6439642B2 (ja) Ｍｐｓダイオードの製造方法
JP6540571B2 (ja) 半導体装置の製造方法及び半導体装置
JP2016111254A (ja) 半導体装置およびその製造方法
JP6641876B2 (ja) 半導体装置の製造方法
JP2018166149A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6565759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150