JP2017069362A - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2017069362A
JP2017069362A JP2015192663A JP2015192663A JP2017069362A JP 2017069362 A JP2017069362 A JP 2017069362A JP 2015192663 A JP2015192663 A JP 2015192663A JP 2015192663 A JP2015192663 A JP 2015192663A JP 2017069362 A JP2017069362 A JP 2017069362A
Authority
JP
Japan
Prior art keywords
film
nitride semiconductor
semiconductor device
manufacturing
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015192663A
Other languages
English (en)
Other versions
JP6477396B2 (ja
Inventor
隆樹 丹羽
Shigeki Niwa
隆樹 丹羽
隆弘 藤井
Takahiro Fujii
隆弘 藤井
正芳 小嵜
Masayoshi Ozaki
正芳 小嵜
岡　徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015192663A priority Critical patent/JP6477396B2/ja
Priority to US15/164,988 priority patent/US10332754B2/en
Publication of JP2017069362A publication Critical patent/JP2017069362A/ja
Application granted granted Critical
Publication of JP6477396B2 publication Critical patent/JP6477396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物半導体層の表面が荒れることを抑制する技術を提供する。【解決手段】窒化物半導体装置の製造方法は、窒化物半導体層の上に第１の膜を形成する第１の膜形成工程と、前記第１の膜を介して前記窒化物半導体層にＰ型不純物をイオン注入するイオン注入工程と、前記イオン注入工程の後、前記第１の膜の上に第２の膜を形成する第２の膜形成工程と、前記第２の膜形成工程の後、前記窒化物半導体層を熱処理する熱処理工程と、を備える。【選択図】図２

Description

本発明は、窒化物半導体装置の製造方法に関する。
半導体装置として、窒化ガリウム（ＧａＮ）などの窒化物半導体から形成される半導体層を備えるものが知られている（例えば、特許文献１）。また、半導体層の特定の領域にＰ型領域を形成する方法として、イオン注入法がある。
特許文献１には、窒化ガリウム層の表面を保護する保護層として、層厚が５０ｎｍの二酸化ケイ素（ＳｉＯ２）層を窒化ガリウム層の上に積層後、イオン注入を行い、最後に、８００℃から９００℃で熱処理する方法が記載されている。特許文献２には、保護層を設けずに窒化ガリウム層へイオン注入を行った後、窒化ガリウム層の表面を保護する窒化アルミニウム（ＡｌＮ）層を形成し、最後に熱処理する方法が記載されている。なお、関連する技術が、特許文献３と特許文献４に記載されている。
特開２０１４−０８６６９８号公報 特開２０１４−０４１９１７号公報 国際公開第２０１５／０２９５７８号 特開２００９−１２６７２７号公報
特許文献１の技術では、イオンが透過する為に薄く積層された保護層は、熱処理時の保護層としては薄い。このため、熱処理時に窒化ガリウム層内に存在する窒素が抜け、窒化物ガリウム層の表面が荒れる虞がある。また、特許文献２の技術では、熱処理時の熱により保護層が変質し、その結果として、保護層の除去が困難となることがある。このため、保護層を除去するために窒化物ガリウム層を過酷な条件におく必要が生じ、この結果として、窒化物ガリウム層の表面が荒れる虞がある。
このため、イオン注入時においても熱処理時においても、窒化物半導体層の表面が荒れることを抑制する技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、窒化物半導体装置の製造方法が提供される。この窒化物半導体装置の製造方法は、窒化物半導体層の上に第１の膜を形成する第１の膜形成工程と、前記第１の膜を介して前記窒化物半導体層にＰ型不純物をイオン注入するイオン注入工程と、前記イオン注入工程の後、前記第１の膜の上に第２の膜を形成する第２の膜形成工程と、前記第２の膜形成工程の後、前記窒化物半導体層を熱処理する熱処理工程と、を備える。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（２）上記形態の窒化物半導体装置の製造方法において、前記第１の膜の厚みは１ｎｍから１００ｎｍでもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入を効率的に行なうことができる。
（３）上記形態の窒化物半導体装置の製造方法において、前記第２の膜は、有機金属気相成長法によって３００℃以上８００℃以下で形成されてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（４）上記形態の窒化物半導体装置の製造方法において、前記Ｐ型不純物は、マグネシウムまたはベリリウムでもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（５）上記形態の窒化物半導体装置の製造方法において、前記熱処理は、９００℃以上１６００℃以下で行なわれてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（６）上記形態の窒化物半導体装置の製造方法において、前記第１の膜は、アルミニウムとインジウムとの少なくとも一つを含む窒化物半導体により形成されてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（７）上記形態の窒化物半導体装置の製造方法において、前記第２の膜は、窒化物半導体により形成されてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（８）上記形態の窒化物半導体装置の製造方法において、前記第２の膜は、アルミニウムとインジウムとの少なくとも一つを含む窒化物半導体により形成されてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（９）上記形態の窒化物半導体装置の製造方法において、前記第２の膜形成工程と、前記熱処理工程とは、同一の装置内にて行なわれてもよい。この形態の窒化物半導体装置の製造方法によれば、第１の膜と第２の膜とを備える窒化物半導体層を他の装置へ移動させる工程を省略できるため、製造工程を減少させることができる。
（１０）上記形態の窒化物半導体装置の製造方法において、前記第１の膜は、実質的にケイ素を含まなくてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（１１）上記形態の窒化物半導体装置の製造方法において、前記熱処理工程は、アンモニアを含む雰囲気下において９００℃以上１２００℃以下で行なわれてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（１２）上記形態の窒化物半導体装置の製造方法において、前記第２の膜は、ケイ素を含んでもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（１３）上記形態の窒化物半導体装置の製造方法において、さらに、前記熱処理工程の後、前記第１の膜と前記第２の膜とを除去する膜除去工程を備えてもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
（１４）上記形態の窒化物半導体装置の製造方法において、前記膜除去工程は、ウェットエッチングを行う工程を含んでもよい。この形態の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
本発明は、窒化物半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、上述の製造方法により窒化物半導体装置を製造する製造装置などの形態で実現することができる。
本願発明の窒化物半導体装置の製造方法によれば、イオン注入工程前に第１の膜を形成し、熱処理工程前に第２の膜を形成することにより、イオン注入時及び熱処理時に、窒化物半導体層の表面が荒れることを抑制できる。
第１実施形態における半導体装置１０の構成を模式的に示す断面図。 半導体装置１０の製造方法を示す工程図。 第１の膜１３０が形成された状態を示す模式図。 イオン注入が行われている状態を示す模式図。 第２の膜１４０が形成された状態を示す模式図。 第３の膜１５０が形成された状態を示す模式図。 膜除去工程における第１の膜１３０と第２の膜１４０の状態を示す模式図。 第２実施形態における半導体装置１０Ａの製造方法を示す工程図。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。半導体装置１０は、窒化物半導体層１２０を備える窒化物半導体装置である。
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１０は、基板１１０と、窒化物半導体層１２０とを備える。
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成されている。基板１１０の材料としては、例えば、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）、窒化アルミニウムガリウム（ＡｌＧａＮ）を用いてもよい。本明細書において、「主に形成される」とは、モル分率において９０％以上含有することを示す。
半導体装置１０の窒化物半導体層１２０は、窒化物半導体により形成された層であり、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、窒化物半導体層１２０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有する。窒化物半導体層１２０は、基板１１０の＋Ｚ軸方向側の面に積層されている。窒化物半導体層１２０として、ノンドープの窒化ガリウム（ＧａＮ）を用いてもよく、窒化アルミニウムガリウム（ＡｌＧａＮ）を用いてもよいが、窒化ガリウム（ＧａＮ）を用いることが好ましい。
半導体装置１０のＰ型半導体領域１２５は、窒化物半導体層１２０の＋Ｚ軸方向側の領域の一部であり、イオン注入によって形成された領域である。Ｐ型半導体領域１２５における半導体は、主にＰ型の特性を有する。本実施形態では、Ｐ型半導体領域１２５は、窒化物半導体層１２０と同様に、窒化ガリウム（ＧａＮ）から主に形成されている。
Ａ−２．半導体装置の製造方法
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、工程Ｐ１１０において、エピタキシャル成長によって基板１１０の上に窒化物半導体層１２０を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に窒化物半導体層１２０を形成する。
窒化物半導体層１２０を形成した（工程Ｐ１１０）後、製造者は、工程Ｐ１１５において、窒化物半導体層１２０の上（＋Ｚ軸方向側）に第１の膜１３０を形成する。工程Ｐ１１５は、第１の膜形成工程とも呼ぶ。
図３は、第１の膜１３０が形成された状態を示す模式図である。第１の膜１３０は、次の工程で行われるイオン注入において、窒化物半導体層１２０の＋Ｚ軸方向側の表面が汚染されるのを抑制し、また、イオン注入により注入されたイオンが反跳することを抑制する機能を有する。また、第１の膜１３０を設けることにより、窒化物半導体層１２０の＋Ｚ軸方向側の表面近傍のドーズ量を高く設定することができる。
第１の膜１３０の膜厚は、窒化物半導体層１２０の＋Ｚ軸方向側の表面を十分に覆うことを可能とするために、１ｎｍ以上が好ましく、２ｎｍ以上がより好ましい。一方、イオン注入により注入されるイオンが十分に透過可能にするために、第１の膜１３０の膜厚は、１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましい。第１の膜１３０の膜厚を上記好ましい範囲とすることにより、イオン注入をより効率的に行うことができる。本実施形態において、第１の膜１３０の膜厚は、３０ｎｍである。
なお、マグネシウム（Ｍｇ）などのＰ型不純物をイオン注入する場合、Ｎ型不純物が第１の膜１３０に含まれないほうが好ましい。例えば、第１の膜１３０はケイ素（Ｓｉ）を実質的に含まないことが好ましい。第１の膜１３０に、酸化ケイ素（ＳｉＯ２）や窒化ケイ素（ＳｉＮ）など、Ｎ型不純物であるケイ素（Ｓｉ）が含まれる場合、イオン注入により注入されるイオンが第１の膜１３０を透過中に、第１の膜１３０に存在するＮ型不純物と衝突し、衝突したＮ型不純物が窒化物半導体層１２０内に意図せず注入される虞がある。この結果として、窒化物半導体層１２０内のＰ型キャリアが減少したり、Ｎ型キャリアが発生することがあるためである。「実質的に含まない」とは、モル分率において１％未満であることを示す。
第１の膜１３０は、アルミニウム（Ａｌ）とインジウム（Ｉｎ）との少なくとも一つを含む窒化物半導体により形成することができる。本実施形態において、第１の膜１３０の材料として窒化アルミニウム（ＡｌＮ）を用いる。第１の膜１３０のその他の材料として、例えば、窒化インジウム（ＩｎＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化マグネシウム（ＭｇＯ）、酸化ガリウム（Ｇａ２Ｏ３）を用いてもよい。本実施形態において、第１の膜１３０はスパッタ法により形成される。なお、第１の膜１３０は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）や化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）により形成されてもよい。
第１の膜形成工程（工程Ｐ１１５）後、製造者は、工程Ｐ１２０において、第１の膜１３０を介して窒化物半導体層１２０にＰ型不純物をイオン注入する。工程Ｐ１２０は、イオン注入工程とも呼ぶ。
図４は、イオン注入が行われている状態を示す模式図である。本実施形態において、イオン注入されるＰ型不純物として、マグネシウム（Ｍｇ）を用いる。イオン注入される他のＰ型不純物として、例えば、ベリリウム（Ｂｅ）を用いてもよい。イオン注入時の温度は、特に限定されず、室温としてもよい。ただし、イオン注入時の温度を５００℃以上とすることにより、イオン注入時に発生する結晶欠陥を少なくすることができ、イオン注入したP型不純物がアクセプタになりやすくなるため好ましい。また、イオン注入時の温度は６００℃以下とすることにより、窒化物半導体層１２０の表面から窒素（Ｎ）が抜けることを抑制できるため好ましい。
イオン注入工程（工程Ｐ１２０）の後、製造者は、工程Ｐ１２５において、窒化物半導体層１２０と第１の膜１３０とを備える基板１１０をＭＯＣＶＤ装置内に導入する。
その後、製造者は、工程Ｐ１３０において、第１の膜１３０の上に第２の膜１４０を形成する。工程Ｐ１３０は、第２の膜形成工程とも呼ぶ。
図５は、第２の膜１４０が形成された状態を示す模式図である。第２の膜１４０は、次の工程で行われる熱処理において、窒化物半導体層１２０の＋Ｚ軸方向側の表面が荒れることを抑制する機能を有する。例えば、第１の膜１３０により、窒化物半導体層１２０の＋Ｚ軸方向側の表面の一部が覆われていない場合、第２の膜１４０により、窒化物半導体層１２０の＋Ｚ軸方向側の表面のうち、第１の膜１３０によって覆われていない部分を覆うことができる。この結果として、第２の膜１４０は、窒化物半導体層１２０の＋Ｚ軸方向側の表面が露出することを抑制する機能を有する。
第２の膜１４０の膜厚は、１０ｎｍ以上１００ｎｍ以下とすることが好ましい。第２の膜１４０の膜厚を１０ｎｍ以上とすることにより、窒化物半導体層１２０の＋Ｚ軸方向側の表面を十分に覆うことができる。また、第２の膜１４０の膜厚を１００ｎｍ以下とすることにより、後の膜除去工程において第２の膜１４０を容易に除去することができる。本実施形態において、第２の膜１４０の膜厚は、７０ｎｍである。
第２の膜１４０は、窒化物半導体により形成することができ、例えば、アルミニウム（Ａｌ）とインジウム（Ｉｎ）との少なくとも一つを含む窒化物半導体により形成することができる。本実施形態において、第２の膜１４０の材料として、窒化アルミニウム（ＡｌＮ）を用いる。第１の膜１３０の材料および第２の膜１４０の材料は、特に限定されないが、例えば、第１の膜１３０の材料として窒化インジウム（ＩｎＮ）を用いる場合、第２の膜１４０として窒化ガリウム（ＧａＮ）を用いることができる。なお、第２の膜１４０の材料として窒化インジウム（ＩｎＮ）を用いる場合、次の工程で行われる熱処理において、窒化インジウム（ＩｎＮ）が昇華することにより除去されることがあるため、第２の膜１４０の材料としてアルミニウム（Ａｌ）やガリウム（Ｇａ）を含む窒化物半導体が好ましい。例えば、第２の膜１４０の材料として、窒化インジウムアルミニウム（ＩｎｘＡｌ１−ｘＮ（０＜ｘ＜１））や窒化インジウムガリウム（ＩｎｘＧａ１−ｘＮ（０＜ｘ＜１））、窒化アルミニウム（ＡｌＮ）や窒化ガリウム（ＧａＮ）などが好ましい。
本実施形態において、第２の膜１４０は、有機金属気相成長法によって３００℃以上８００℃以下で形成される。一般に、密な膜を形成するためには、１１００℃以上の温度でエピタキシャル成長により形成することが好ましい。しかし、本実施形態では、イオン注入により第１の膜１３０の＋Ｚ軸方向側の表面が荒れており、エピタキシャル成長により密な膜が形成されないことが考えられる。このため、密な膜を形成する観点から、第２の膜１４０は、有機金属気相成長法によって３００℃以上８００℃以下で形成されることが好ましい。
第２の膜形成工程（工程Ｐ１３０）の後、製造者は、工程Ｐ１３５において、窒化物半導体層１２０を熱処理する。工程Ｐ１３５は、熱処理工程とも呼ぶ。本実施形態において、熱処理工程（工程Ｐ１３５）は、第２の膜形成工程（工程Ｐ１３０）と同一の装置であるＭＯＣＶＤ装置内において行われる。つまり、第２の膜形成工程（工程Ｐ１３０）から熱処理工程（工程Ｐ１３５）の終了まで、基板１１０はＭＯＣＶＤ装置から取り出されない。この熱処理工程（工程Ｐ１３５）によって、イオン注入により窒化物半導体層１２０に注入されたＰ型不純物を活性化することができる。つまり、熱処理工程により、注入されたＰ型不純物を窒化物半導体層１２０内の適切な格子位置に移動させると同時に、イオン注入時に生じた窒化物半導体層１２０へのダメージを回復させることにより、Ｐ型キャリアを発生させることができる。
熱処理温度は、Ｐ型不純物をより確実に活性化させる観点から、９００℃以上とすることが好ましい。また、窒化物半導体層１２０や第２の膜１４０から窒素（Ｎ）が抜けることを抑制する観点から、熱処理温度は１２００℃以下が好ましく、熱処理はアンモニア（ＮＨ３）を含む雰囲気下で行われることが好ましい。熱処理がアンモニア（ＮＨ３）を含む雰囲気下で行われる場合、（ｉ）アンモニアガスの流量は、１０ｓｌｍ以上５０ｓｌｍ以下とすることが好ましく、（ｉｉ）熱処理空間内の圧力は１０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下とすることが好ましく、２００Ｔｏｒｒ以上４００Ｔｏｒｒ以下とすることがより好ましい。熱処理時間は１分以上６０分以下とすることが好ましい。例えば、熱処理温度を１０５０℃とする場合、熱処理時間を５分以上とすることにより、窒化物半導体層１２０内のＰ型不純物をより確実に活性化できるため好ましい。
なお、熱処理温度として、１０５０℃、１１００℃、１１５０℃でそれぞれ加熱した試料のそれぞれの窒化物半導体層１２０の表面を、フォトルミネッセンス法において評価したところ、以下のような結果が得られた。つまり、熱処理温度を１１５０℃とした試料は、バンド端の発光強度が弱く、かつイエロールミネッセンスの発光強度が強くなっていた。この結果は、熱処理温度を１１５０℃とした試料において、窒化物半導体層１２０の表層には、結晶欠陥に起因する深い準位が形成され、結晶欠陥が増加していることを示唆している。この結果から、熱処理温度は１１５０℃未満で行うことが好ましい。また、窒化物半導体層１２０内のＰ型不純物の活性化をより促進させる観点から、熱処理温度は９００℃以上とすることが好ましい。
熱処理工程（工程Ｐ１３５）の後、製造者は、工程Ｐ１４０において、窒化物半導体層１２０と第１の膜１３０と第２の膜１４０とを備える基板１１０を、ＭＯＣＶＤ装置から取り出す。
その後、製造者は、工程Ｐ１４５において、基板１１０の−Ｚ軸方向側の裏面に第３の膜１５０を形成する。第３の膜１５０は、次の工程で行われるエッチングにより、基板１１０の−Ｚ軸方向側の裏面が荒れることを抑制する機能を有する。
図６は、第３の膜１５０が形成された状態を示す模式図である。本実施形態では、酸化ケイ素（ＳｉＯ２）により形成されている。また、本実施形態では、第３の膜１５０は化学気相成長法により形成される。なお、第３の膜１５０はスパッタ法により形成されてもよい。
次に、製造者は、工程Ｐ１５０において、第１の膜１３０と第２の膜１４０と第３の膜１５０とを除去する。工程Ｐ１５０を膜除去工程とも呼ぶ。本実施形態において、膜除去工程として、ウェットエッチングを行う。
まず、製造者は、アルカリ水溶液であるＴＭＡＨ（Tetramethylammonium hydroxide）水溶液により、第１の膜１３０と第２の膜１４０との除去を行う。本実施形態では、ＴＭＡＨ水溶液を６０℃以上（本実施例では、８５℃）に加熱後、基板１１０をＴＭＡＨ水溶液に１５分以上浸す。この処理により、第１の膜１３０と第２の膜１４０とを除去できる。アルカリ水溶液として、水酸化カリウム（ＫＯＨ）を用いてもよい。
次に、製造者は、ＢＨＦ（Buffered Hydrogen Fluoride）水溶液又はＨＦ（Hydrofluoric acid）水溶液により、第１の膜１３０と第２の膜１４０との残渣及び第３の膜１５０の除去を行う。本実施形態では、基板１１０を、ＢＨＦ水溶液又はＨＦ水溶液に５分から１５分間浸し、その後、超純水で水洗する。
これらの工程を経て、半導体装置１０が完成する。
本実施形態の半導体装置１０の製造方法では、イオン注入工程（工程Ｐ１２０）前に第１の膜を形成（工程Ｐ１１５）することにより、イオン注入工程（工程Ｐ１２０）において、窒化物半導体層１２０の表面が荒れることを抑制できる。また、熱処理工程（工程Ｐ１３５）の前に第２の膜を形成（工程Ｐ１３０）することにより、熱処理工程（工程Ｐ１３５）において、窒化物半導体層１２０の表面が荒れることを抑制できる。
なお、半導体としてシリコン（Ｓｉ）を用いる半導体層の場合、シリコン（Ｓｉ）は安定な元素であるため、熱処理工程においてシリコン（Ｓｉ）が半導体層から抜けにくい。このため、熱処理により半導体層の表面が荒れる虞が小さい。一方、窒素（Ｎ）を含む窒化物半導体層１２０の場合、熱処理工程において窒素（Ｎ）が窒化物半導体層１２０から抜けやすい。このため、熱処理工程（工程Ｐ１３５）の前に、工程Ｐ１３０において、第１の膜１３０の上に第２の膜１４０を形成することにより、窒化物半導体層１２０の＋Ｚ軸方向の表面が荒れることを防止できる。つまり、第２の膜１４０を形成しない場合に熱処理によって半導体層の表面が荒れるという課題は、シリコン（Ｓｉ）基板にはない課題であり、窒化物半導体層１２０を備える半導体装置特有の課題であるといえる。
本実施形態では、膜除去工程（工程Ｐ１５０）において、第１の膜１３０及び第２の膜１４０を容易に除去することができる。このメカニズムについて、以下に説明する。第１の膜１３０は、イオン注入工程（工程Ｐ１２０）におけるダメージにより、イオン注入工程（工程Ｐ１２０）後において結晶劣化が進んでいる。このため、膜除去工程（工程Ｐ１５０）において、第１の膜１３０は除去されやすい状態となっている。このため、第２の膜１４０として緻密な膜が形成されていたとしても、膜除去工程（工程Ｐ１５０）において、第１の膜１３０は窒化物半導体層１２０から容易に除去される。
図７は、膜除去工程（工程Ｐ１５０）における第１の膜１３０と第２の膜１４０との状態を示す模式図である。なお、図７では、説明を容易とする観点から、第３の膜１５０の記載は省略されている。
膜除去工程（工程Ｐ１５０）において、まず、図７（Ａ）に示すように、第２の膜１４０の一部が除去され、第１の膜１３０の一部が露出する。次に、図７（Ｂ）に示すように、第１の膜１３０が優先的に除去される。この理由としては、イオン注入工程（工程Ｐ１２０）におけるダメージにより、第１の膜１３０において結晶劣化が進んでいることが挙げられる。第１の膜１３０が優先的に除去される結果、第１の膜１３０が除去され、第２の膜１４０がP型半導体領域１２５からリフトオフされる。その結果、図７（Ｃ）に示すように、窒化物半導体層１２０から第１の膜１３０と第２の膜１４０とが除去される。
本実施形態では、膜除去工程（工程Ｐ１５０）において第１の膜１３０及び第２の膜１４０が容易に除去されることにより、膜除去工程（工程Ｐ１５０）において窒化物半導体層１２０が荒れることを抑制できる。
本実施形態において、熱処理工程（工程Ｐ１３５）は、第２の膜形成工程（工程Ｐ１３０）と同一の装置であるＭＯＣＶＤ装置内において行われる。このようにすることにより、基板１１０を他の装置へ移動させる工程を省略できるため、製造工程を減少させることができる。
Ｂ．第２実施形態
図８は、第２実施形態における半導体装置１０Ａの製造方法を示す工程図である。第1実施形態における半導体装置１０の製造方法（図２参照）と比較して、第２実施形態における半導体装置１０Ａの製造方法は、熱処理工程（Ｐ１３５Ａ）を第２の膜形成工程（工程Ｐ１３０）と異なる装置で行う点が異なるが、それ以外は同じである。つまり、第1実施形態における半導体装置１０の製造方法（図２参照）と比較して、第２実施形態における半導体装置１０Ａの製造方法は、イオン注入工程（Ｐ１２０）の後の工程から、第３の膜形成工程（Ｐ１４５）より前の工程までが異なるが、それ以外は同じである。
第２実施形態では、イオン注入工程（工程Ｐ１２０）の後、製造者は、工程Ｐ１２５Ａにおいて、窒化物半導体層１２０と第１の膜１３０とを備える基板１１０を成膜装置内に導入する。成膜装置としては、例えば、スパッタリング装置やＭＯＣＶＤ装置が例示でき、本実施形態では、スパッタリング装置を用いる。
その後、製造者は、工程Ｐ１３０Ａにおいて、第１の膜１３０の上に第２の膜１４０Ａを形成する。第２の膜１４０Ａの材料としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化マグネシウム（ＭｇＯ）、酸化ガリウム（Ｇａ２Ｏ３）などの絶縁膜や炭化水素（Ｃ２Ｈ２）によるカーボン膜が例示できる。本実施形態では、第２の膜１４０Ａは、ケイ素（Ｓｉ）を含む酸化ケイ素（ＳｉＯ２）により形成される。
第２の膜形成工程（工程Ｐ１３５Ａ）の後、製造者は、工程Ｐ１３２Ａにおいて、窒化物半導体層１２０と第１の膜１３０と第２の膜１４０Ａとを備える基板１１０をＲＴＡ（Rapid Thermal Annealing）装置に導入する。なお、ＲＴＡ装置に代えて、ＭＯＣＶＤ装置に導入してもよい。
そして、製造者は、Ｐ１３５Ａにおいて、窒化物半導体層１２０を熱処理する。本実施形態において、第２の膜１４０Ａは絶縁体である酸化ケイ素（ＳｉＯ２）により形成されており、窒素（Ｎ）を含んでいないため、第２の膜１４０Ａ自体から窒素（Ｎ）が抜けることはない。このため、熱処理は、アンモニア（ＮＨ３）を含む雰囲気下で行わなくてもよい。ただし、例えば、窒化物半導体層１２０に含まれる窒素（Ｎ）が第２の膜１４０Ａを介して抜ける可能性を考慮すると、熱処理は、窒素（Ｎ）を含む雰囲気下で行うことが好ましい。熱処理温度は、Ｐ型不純物をより確実に活性化させる観点から、９００℃以上とすることが好ましい。また、窒化物半導体層１２０から窒素（Ｎ）が抜けることに起因する窒化物半導体層１２０の表面の荒れを抑制する観点から、熱処理温度は、１６００℃以下とすることが好ましく、１５００℃以下とすることがさらに好ましい。
本実施形態の半導体装置１０Ａの製造方法では、イオン注入工程（工程Ｐ１２０）前に第１の膜を形成（工程Ｐ１１５）することにより、イオン注入工程（工程Ｐ１２０）において、窒化物半導体層１２０の表面が荒れることを抑制できる。また、熱処理工程（工程Ｐ１３５Ａ）の前に第２の膜を形成（工程Ｐ１３０Ａ）することにより、熱処理工程（工程Ｐ１３５Ａ）において、窒化物半導体層１２０の表面が荒れることを抑制できる。
Ｃ．その他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態では、イオン注入種としてＰ型不純物を用いたが、Ｎ型不純物（例えば、ケイ素（Ｓｉ））であっても、素子分離用の不純物（例えば、ホウ素（Ｂ）、酸素（Ｏ）、鉄（Ｆｅ）、炭素（Ｃ）など）であっても、本発明の効果を得ることができる。
上述の実施形態において、膜除去工程（Ｐ１５０）として、ＴＭＡＨ水溶液によるウェットエッチング後、ＢＨＦ水溶液又はＨＦ水溶液によりウェットエッチングを行っている。しかし、本発明はこれに限られない。膜除去工程（Ｐ１５０）として、例えば、以下のような処理を行ってもよい。
膜除去工程（Ｐ１５０）として、ＴＭＡＨ水溶液によるウェットエッチングのみを行ってもよい。第３の膜１５０は、膜除去工程により、基板１１０の−Z軸方向側の裏面に凹凸が形成されることを抑制する機能を有する。しかし、基板１１０の−Ｚ軸方向側の裏面に電極を形成する場合など、基板１１０の−Ｚ軸方向側の裏面に凹凸が形成されていてもよい場合がある。このような場合、膜除去工程（Ｐ１５０）として、ＴＭＡＨ水溶液によるウェットエッチングのみを行ってもよい。ただし、ＴＭＡＨ水溶液によるウェットエッチングのみでは、第１の膜１３０と第２の膜１４０との残渣が窒化物半導体層１２０の＋Ｚ軸方向側の表面に残る虞がある。このため、膜除去工程（Ｐ１５０）として、ＴＭＡＨ水溶液によるウェットエッチング後、ＢＨＦ水溶液又はＨＦ水溶液によりウェットエッチングを行うほうが好ましい。
また、膜除去工程（Ｐ１５０）として、（ｉ）ＴＭＡＨ水溶液によるウェットエッチング後、（ｉｉ）ＢＨＦ水溶液又はＨＦ水溶液によるウェットエッチングを行い、最後に、（ｉｉｉ）塩酸（ＨＣｌ）によるウェットエッチングを行ってもよい。このようにすることにより、第１の膜１３０と第２の膜１４０との残渣が窒化物半導体層１２０の＋Ｚ軸方向側の表面に残る虞をより抑制できる。
また、膜除去工程（Ｐ１５０）として、ドライエッチングを用いてもよい。例えば、膜除去工程（工程Ｐ１５０）として、（ｉ）ＴＭＡＨ水溶液によるウェットエッチング後、（ｉｉ）ＢＨＦ水溶液又はＨＦ水溶液によるウェットエッチングを行い、最後に、（ｉｉｉ）塩素（Ｃｌ）ガスを含むエッチングガスを用いてドライエッチングを行ってもよい。第１の膜１３０の材料として窒化アルミニウム（ＡｌＮ）を用いる場合、熱処理工程（工程Ｐ１３５）において、第１の膜１３０の一部が、窒化物半導体層１２０を形成する窒化物ガリウム（ＧａＮ）と反応することにより窒化アルミニウムガリウム（ＡｌＧａＮ）に変質することがある。このような場合、第１の膜１３０の除去が困難となる虞がある。窒化アルミニウムガリウム（ＡｌＧａＮ）は、ＴＭＡＨ水溶液による除去が困難であるため、塩素（Ｃｌ）ガスを含むエッチングガスを用いてドライエッチングを行うことにより除去することができる。このようにすることにより、第１の膜１３０と第２の膜１４０との残渣が窒化物半導体層１２０の＋Ｚ軸方向側の表面に残る虞をより抑制できる。
上述の実施形態に記載の窒化物半導体装置の製造方法は、他の半導体装置の製造方法の一部として用いてもよい。他の半導体装置としては、例えば、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＦＥＴ（hetero-FET）などが挙げられる。
１０…半導体装置
１０Ａ…半導体装置
１１０…基板
１２０…窒化物半導体層
１２５…Ｐ型半導体領域
１３０…第１の膜
１４０…第２の膜
１４０Ａ…第２の膜
１５０…第３の膜

Claims (14)

  1. 窒化物半導体層の上に第１の膜を形成する第１の膜形成工程と、
    前記第１の膜を介して前記窒化物半導体層にＰ型不純物をイオン注入するイオン注入工程と、
    前記イオン注入工程の後、前記第１の膜の上に第２の膜を形成する第２の膜形成工程と、
    前記第２の膜形成工程の後、前記窒化物半導体層を熱処理する熱処理工程と、
    を備える、窒化物半導体装置の製造方法。
  2. 請求項１に記載の窒化物半導体装置の製造方法であって、
    前記第１の膜の厚みは１ｎｍから１００ｎｍである、窒化物半導体装置の製造方法。
  3. 請求項１または請求項２に記載の窒化物半導体装置の製造方法であって、
    前記第２の膜は、有機金属気相成長法によって３００℃以上８００℃以下で形成される、窒化物半導体装置の製造方法。
  4. 請求項１から請求項３までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記Ｐ型不純物は、マグネシウムまたはベリリウムである、窒化物半導体装置の製造方法。
  5. 請求項１から請求項４までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記熱処理は、９００℃以上１６００℃以下で行なわれる、窒化物半導体装置の製造方法。
  6. 請求項１から請求項５までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第１の膜は、アルミニウムとインジウムとの少なくとも一つを含む窒化物半導体により形成されている、窒化物半導体装置の製造方法。
  7. 請求項１から請求項６までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第２の膜は、窒化物半導体により形成されている、窒化物半導体装置の製造方法。
  8. 請求項１から請求項７までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第２の膜は、アルミニウムとインジウムとの少なくとも一つを含む窒化物半導体により形成されている、窒化物半導体装置の製造方法。
  9. 請求項１から請求項８までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第２の膜形成工程と、前記熱処理工程とは、同一の装置内にて行なわれる、窒化物半導体装置の製造方法。
  10. 請求項１から請求項９までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第１の膜は、実質的にケイ素を含まない、窒化物半導体装置の製造方法。
  11. 請求項１から請求項１０までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記熱処理工程は、アンモニアを含む雰囲気下において９００℃以上１２００℃以下で行なわれる、窒化物半導体装置の製造方法。
  12. 請求項１から請求項１１までのいずれか１項に記載の窒化物半導体装置の製造方法であって、
    前記第２の膜は、ケイ素を含む、窒化物半導体装置の製造方法。
  13. 請求項１から請求項１２までのいずれか１項に記載の窒化物半導体装置の製造方法であって、さらに、
    前記熱処理工程の後、前記第１の膜と前記第２の膜とを除去する膜除去工程を備える、窒化物半導体装置の製造方法。
  14. 請求項１３に記載の窒化物半導体装置の製造方法であって、
    前記膜除去工程は、ウェットエッチングを行う工程を含む、窒化物半導体装置の製造方法。
JP2015192663A 2015-09-30 2015-09-30 窒化物半導体装置の製造方法 Active JP6477396B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015192663A JP6477396B2 (ja) 2015-09-30 2015-09-30 窒化物半導体装置の製造方法
US15/164,988 US10332754B2 (en) 2015-09-30 2016-05-26 Method of manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015192663A JP6477396B2 (ja) 2015-09-30 2015-09-30 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017069362A true JP2017069362A (ja) 2017-04-06
JP6477396B2 JP6477396B2 (ja) 2019-03-06

Family

ID=58409899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015192663A Active JP6477396B2 (ja) 2015-09-30 2015-09-30 窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10332754B2 (ja)
JP (1) JP6477396B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161509A1 (ja) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 窒化物半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2015046441A (ja) * 2013-08-27 2015-03-12 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2016072629A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
JP2006072629A (ja) 2004-09-01 2006-03-16 Meitetsu Agency Inc 個人情報管理システム
DE102006062035B4 (de) * 2006-12-29 2013-02-07 Advanced Micro Devices, Inc. Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
JP2009126727A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法、ＧａＮ基板及び半導体デバイス
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
JP6047995B2 (ja) 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP6190582B2 (ja) 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
WO2015029578A1 (ja) 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2012049216A (ja) * 2010-08-25 2012-03-08 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタの製造方法
JP2015015467A (ja) * 2013-07-03 2015-01-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP2015046441A (ja) * 2013-08-27 2015-03-12 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2016072629A (ja) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ ＧａＮベースの半導体層内のドーパントの活性化を実施するための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161509A1 (ja) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
US20170092493A1 (en) 2017-03-30
US10332754B2 (en) 2019-06-25
JP6477396B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
JP5158833B2 (ja) 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
JP6052420B2 (ja) 半導体装置の製造方法
JP6260145B2 (ja) 半導体装置の製造方法
JP6696751B2 (ja) 連続注入および熱処理によってＧａＮを主成分とする半導体層中のドーパントの活性化を行うための方法
JP6847573B2 (ja) ＧａＮを主成分とする半導体をドープするための方法
US9514962B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer
JP6477396B2 (ja) 窒化物半導体装置の製造方法
US9337039B2 (en) Method for electrical activation of dopant species in a GaN film
JP6330705B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6183310B2 (ja) 半導体装置およびその製造方法
JP6036461B2 (ja) 半導体装置およびその製造方法
CN108699687B (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
JP6121451B2 (ja) 改良された保護層を有しているｉｉｉ−ｎの積層を含んでいる素子および関連する製造方法
CN110854185A (zh) 半导体装置
JP2017208427A (ja) 半導体装置の製造方法
JP2023513262A (ja) スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム
JP2018056257A (ja) 半導体装置の製造方法
US20180112330A1 (en) Method of manufacturing a gallium nitride substrate
JP6308049B2 (ja) 半導体装置の製造方法
JP6070526B2 (ja) 半導体装置の製造方法
US9478424B2 (en) Method for fabricating an improved GAN-based semiconductor layer
JP6565759B2 (ja) 半導体装置の製造方法
JP6614083B2 (ja) 窒化物半導体素子の製造方法
JP6582736B2 (ja) 窒化物半導体装置の製造方法
US20160365438A1 (en) Method of manufacturing nitride semiconductor device and nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6477396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150