JP6387264B2 - p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 - Google Patents

p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 Download PDF

Info

Publication number
JP6387264B2
JP6387264B2 JP2014156191A JP2014156191A JP6387264B2 JP 6387264 B2 JP6387264 B2 JP 6387264B2 JP 2014156191 A JP2014156191 A JP 2014156191A JP 2014156191 A JP2014156191 A JP 2014156191A JP 6387264 B2 JP6387264 B2 JP 6387264B2
Authority
JP
Japan
Prior art keywords
type
zno
layer
annealing
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014156191A
Other languages
English (en)
Other versions
JP2015046593A (ja
Inventor
有香 佐藤
有香 佐藤
佐野 道宏
道宏 佐野
加藤 裕幸
裕幸 加藤
千寿 斎藤
千寿 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014156191A priority Critical patent/JP6387264B2/ja
Publication of JP2015046593A publication Critical patent/JP2015046593A/ja
Application granted granted Critical
Publication of JP6387264B2 publication Critical patent/JP6387264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法に関する。ZnO系半導体は、少なくともZnとOを含む半導体を意味する。
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためZnOを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。
しかしZnO系半導体は、強いイオン性に起因する自己補償効果のために、p型の導電型制御が困難である。たとえばアクセプタ不純物として、N、P、As、SbなどのVA族元素、Li、Na、KなどのIA族元素、Cu、Ag、AuなどのIB族元素を用い、実用的な性能をもつp型ZnO系半導体を実現するための研究が行われている。
本願発明者らは、ZnO:Ga層とCu層とが交互に積層されたn型ZnO系半導体構造がアニールによりp型化することを発見し、IIIB族n型不純物、例えばGa、をドープしたMgZn1−xO(0≦x≦0.6)単結晶層とCuまたはAg、例えばCuの層とを交互に積層した構造を成長し、交互積層構造をアニールし、CuとGaがコドープされたp型MgZn1−xO(0≦x≦0.6)層を製造する方法を提案している。
特開20014−27137号公報
本願発明者らは、鋭意研究を継続し、アクセプタ濃度の高いp型ZnO系半導体層を製造する方法を見出した。
本発明の目的は、アクセプタ濃度の高いp型ZnO系半導体層の製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子の製造方法を提供することである。
本発明の一観点によれば、(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施す工程とを有するp型ZnO系半導体層の製造方法が提供される。
また、本発明の他の観点によれば、基板上方に、n型ZnO系半導体層を形成する工程と、前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程とを有し、前記p型ZnO系半導体層を形成する工程は、(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施す工程とを備えるZnO系半導体素子の製造方法が提供される。
アクセプタ濃度の高いp型ZnO系半導体層の製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子の製造方法を提供することができる。
図1AはMBE装置、図1Bは常圧アニール装置、図1Cは減圧ラジカルアニール装置、を示す概略的な断面図である。 図2Aは、エピタキシャル層を成長した試料の概略的な断面図であり、図2Bは、交互積層構造を形成する際のZnセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスを示すタイムチャートであり、図2Cは、交互積層構造54の概略的な断面図であり、図2Dは、ZnO:Ga層54a及びCu層54bの概略的な断面図である。 図3A、図3Bは、アズグロウンのサンプルの交互積層構造54について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフであり、図3Cは、交互積層構造54における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。 図4A、図4Bは、第1種の2段階アニールの第1アニール、第2アニールの時間経過に対する温度変化を示すグラフである。 図5A、図5Bは、第1種の2段階アニールの第1アニール後のサンプルの交互積層構造54形成位置について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフであり、図5Cは、第1種の2段階アニールの第1アニール後のサンプルの交互積層構造54形成位置における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。 図6Aは、第1種の2段階アニールの第1アニール終了時から第2アニール開始後の時間経過に従って測定した、サンプルの交互積層構造54形成位置(p型層形成位置)における、CV特性及び不純物濃度のデプスプロファイルを示すグラフである。 図6Bは、第1種の2段階アニールの第2アニール終了後のサンプルの交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。 図7は、第1種の2段階アニールの第1アニール終了時から第2アニール開始後の時間経過に従って測定したサンプルのアクセプタ濃度Nの変化を示すグラフである。 図8は、第2種の2段階アニールを示し、図8Aは第1アニールの常圧酸素アニール、図8Bは第2アニールの減圧酸素ラジカルアニールの時間経過に対する温度変化を示すグラフである。 図9は、アズグロウン、第2種の2段階アニールの第1アニール後、第2アニール後のCV特性、不純物濃度のデプスプロファイルを示すグラフである。 図10A及び図10Bは、第1例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。 図11Aは、第1例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図11Bは、交互積層構造5Aの概略的な断面図である。 図12は、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層形成時、交互積層構造を作製する際のZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスの例を示すタイムチャートである。 図13Aは、第2例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図13Bは、活性層15の他の例を示す概略的な断面図であり、図13Cは、交互積層構造16Aの概略的な断面図である。 図14は、第3例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。 図15A〜図15Dは、p型ZnO系半導体単結晶層を形成可能なn型ZnO系半導体単結晶構造の例を示す概略的な断面図である。
まず、ZnO系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。
図1Aは、MBE装置の概略的な断面図を示す。真空チャンバ71内に、Znソースガン72、Oソースガン73、Mgソースガン74、p型不純物Cuソースガン75、及びn型不純物Gaソースガン76が備えられている。ガンは必要に応じて備えられる。例えば、p型不純物Cuソースガンに代え、または追加してp型不純物Agソースガンを備えることができる。初めのサンプルにおいては、p型不純物としてCuを用いたので、Cuソースガン75を備えるとして説明する。
Znソースガン72、Mgソースガン74、Cuソースガン75、Gaソースガン76は、それぞれZn(7N)、Mg(6N)、Cu(9N)、及びGa(7N)の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Znビーム、Mgビーム、Cuビーム、Gaビームを出射する。
Oソースガン73は、たとえば13.56MHzの無線周波数(RF)電力を用いる無電極放電管を含み、無電極放電管内でOガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料として、アルミナ、高純度石英等を用いることができる。
ヒータを備えるステージ77が例えばZnO基板78を保持する。ソースガン72〜76は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板78上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板78上に所望のタイミングで所望のビームを照射し、所望の組成のZnO系化合物半導体層を成長させることができる。
ZnOにMgを添加してMgZnO混晶とすると、バンドギャップを広げることができる。しかしZnOはウルツ鉱構造(六方晶)であり、MgOは岩塩構造(立方晶)であるので、Mg組成が高すぎると相分離を起こす。MgZnOのMg組成をxと表示したMgZn1−xOにおいて、Mg組成xはウルツ鉱構造を保つため0.6以下とするのが好ましい。なお、MgZn1−xOは、x=0の場合としてMgを含まないZnOを含む。
ZnO系半導体のn型導電性は、不純物のドープを行わなくても得られる。Ga等の不純物をドープし、n型導電性を高めることができる。ZnO系半導体のp型導電性は、p型不純物のドーピングを必要とする。
真空チャンバ71に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン80、及び、RHEED像を映すスクリーン81が取り付けられている。RHEED像から、基板78上に形成された結晶層の表面平坦性や成長モードを評価することができる。
単結晶が2次元成長し、表面が平坦なエピタキシャル層が成長する場合、RHEED像はストリークパターンを示す。単結晶が3次元成長し、表面が平坦でないエピタキシャル層が成長する場合、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像がリングパターンとなる。
真空チャンバ71内に、水晶振動子を用いた膜厚計79が備えられている。振動周波数から膜厚が得られ、膜厚の時間変化から成膜速度が得られる。膜厚計79で測定される付着速度を用いて、各ビームのフラックス強度を求めることができる。フラックスは、単位時間、単位面積あたりに流れる量を意味する。フラックス強度は、MBEにおけるビーム強度である。
Znビームのフラックス強度をJZn、Mgビームのフラックス強度をJMg、Oラジカルビームのフラックス強度をJとする。金属材料であるZnあるいはMgのビームは、原子、または複数個の原子を含むクラスターのZnあるいはMgを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含む。ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。
結晶成長における、下地に対する、Znの付着しやすさを示す付着係数をkZn、Mgの付着しやすさを示す付着係数をkMg、Oの付着しやすさを示す付着係数をkとする。Znの付着係数kZnとフラックス強度JZnの積kZnZn、Mgの付着係数kMgとフラックス強度JMgの積kMgMg、Oの付着係数kとフラックス強度Jの積kは、それぞれ基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。
の、kZnZnとkMgMgの和(kZnZn+kMgMg)、に対する比であるk/(kZnZn+kMgMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(あるいはZnリッチ条件)、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。
Zn面(+c面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg及びkを1とみなすことができ、VI/IIフラックス比をJ/(JZn+JMg)と表すことが可能である。
VI/IIフラックス比は、たとえばZnOの成長においては、以下の手順で算出することができる。水晶振動子を用いた膜厚モニタにより、室温でのZnの蒸着速度FZn(nm/s)が測定できる。Zn蒸着速度FZn(nm/s)からZnフラックスJZn(atoms/cms)が換算される。
Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(たとえばRFパワー300W、O流量2.0sccm)のもとで、Znフラックスを変化させてZnOを成長させ、ZnO成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnZn−1+(k−1−1を用いて、活性化した酸素ラジカルなのでk=1とし、フィッティングすることにより、その条件におけるOラジカルフラックスJが算出される。こうして得られたZnフラックスJZn及びOラジカルフラックスJから、VI/IIフラックス比を算出することができる。
本願発明者らが行った実験について説明する。結晶成長を終えた(アニール前の)状態をアズグロウンと記載する。
図2Aは、アズグロウン試料の概略的な断面図を示す。n型導電性を有するZn面ZnO(0001)基板(以下、ZnO基板と記載する)51上に、ZnOバッファ層52、アンドープZnO層53、交互積層構造54が、エピタキシャル状態で積層されている。
サンプルの作製方法について説明する。図1Aに示すMBE装置のステージ77上に基板51を装荷し、チャンバ71を閉じて、真空排気し、基板を加熱して、900℃で30分間のサーマルクリーニングを施す。基板51の温度を300℃まで下げ、成長温度300℃で、ZnフラックスFZnを0.17nm/s(JZn=1.1×1015atoms/cms)供給すると共に、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、ZnO基板51上に厚さ30nmの低温成長ZnOバッファ層52を成長させる。成長後、基板51を昇温し、900℃で10分間のアニールを行う。低温成長ZnOバッファ層52の結晶性及び表面平坦性が改善されるであろう。
ZnOバッファ層52上に、基板温度900℃で、ZnフラックスFZnを0.17nm/s(JZn=1.1×1015atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ100nmのアンドープZnO層53を成長させる。アンドープZnO層53はn型ZnO層となる。
アンドープZnO層53を成長した後、基板温度を250℃に降温する。基板温度250℃で、アンドープZnO層53上に、Zn、O及びn型不純物Gaと、p型不純物Cuとを異なるタイミングで供給し、ZnO:Ga層とCu層との交互積層構造54を形成する。なお、ZnO:Gaは不純物GaをドープしたZnOを示す。後に、p型不純物CuがZnO:Ga層中に拡散してp型不純物として機能できるように、ZnO:Ga層の厚さは制限される。但し、ZnO:Ga層が良好な結晶性、連続性を示すのに足りる厚さとする。
図2Bは、交互積層構造を形成する際のZnセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスを示すタイムチャートである。高いレベルがシャッタ開を示し、低いレベルがシャッタ閉を示す。
Znセルシャッタ開のタイミングで、Oセルシャッタ、Gaセルシャッタも開く。ZnO:Ga結晶層が成長する。ZnO:Ga成長工程においては、Cuセルシャッタは閉じる。なお、ZnO:Ga層成長工程において、OセルシャッタとGaセルシャッタの開閉は同時に行い、ZnセルシャッタはOセルシャッタ及びGaセルシャッタと同期して開くと共に、その前後に開期間を延長する。例えば、Oセルシャッタ及びGaセルシャッタの1回当たりの開期間を10秒とし、Oセルシャッタ及びGaセルシャッタの開期間の前後にZnセルシャッタの開期間を1秒ずつ延長する。1回当たりのZnO:Ga層成長期間は10秒になると考えられる。ZnO:Ga層の最表面はZn面となり、OとCuとの直接会合を抑制する。
Znセルシャッタ、Oセルシャッタ、Gaセルシャッタを閉じ、Cuセルシャッタを開いて、Cu層を形成する。Cuは不純物であり、限られた量のみを供給する。1原子層に満たないCu層となるので、Cu付着工程と呼ぶこともある。Cuの蒸発量は、セルの温度とシャッタの開期間による。例えば、Cuのセル温度を990℃とし、Cuセルシャッタの1回当たりの開期間を50秒とする。ZnO:Ga層成長工程とCu層形成工程とを交互に繰り返す。RHEEDにより、単結晶が成長することが確認された。
例えば、ZnO:Ga層成長工程における、ZnフラックスFZnは0.13nm/s(JZn=8.6×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)、Gaのセル温度TGaは600℃(FGaは検出下限値未満)とした。Cu付着工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとした。VI/IIフラックス比は0.94(Znリッチ条件)となる。
図2Cは、交互積層構造54の概略的な断面図である。交互積層構造54は、ZnO:Ga層54aとCu層54bが交互に積層された積層構造を有する。ZnO:Ga層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造54を得た。ZnO:Ga層54aの厚さは2.0nm程度、Cu層54bの厚さ(Cuの付着厚さ)は1原子層以下、たとえば約1/20原子層である。この場合、ZnO:Ga層54a表面のCu被覆率は5%程度となる。
図2Dに、ZnO:Ga層54a及びCu層54bの概略的な断面図を示す。たとえば約1/20原子層の厚さをもつCu層54bは、本図に示すように、ZnO:Ga層54a表面の一部に付着するCuで形成される。以後、図面の簡略化のため、このようなCuの付着態様も含め、交互積層構造を図2Cのような層構造で表す。
図3A、図3Bは、サンプルのアズグロウン状態における、交互積層構造54について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフである。測定は、電解液をショットキー電極に用いたエレクトロケミカルCV測定法(ECV法)により行った。グラフは並列モデルで解析した結果を示す。
図3Aのグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。図3Aのグラフを参照すると、右上がりの曲線(電圧が増加すると1/Cが増加する関係)が得られ、交互積層構造54がn型導電性を備えることが示されている。なお、傾きが不純物濃度(抵抗値)と対応する。
図3Bのグラフの横軸は、試料の深さ(厚さ)方向の位置(サンプル表面からの空乏層深さ)を単位「nm」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。図3Bのグラフを参照すると、交互積層構造54の不純物濃度(ドナー濃度)Nは1.0×1021cm−3程度であることが判る。
図3Cは、2次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、交互積層構造54における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、デプスプロファイルを示すグラフである。グラフの横軸は、試料の深さ方向の位置を単位「nm」で表し、縦軸は、Cu濃度[Cu]及びGa濃度[Ga]を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。n型不純物Ga,p型不純物Cuが交互積層構造の全厚さに亘って、ほぼ均一にドープされている。
交互積層構造54におけるCu濃度[Cu]は2.8×1021cm−3、Ga濃度[Ga]は9.4×1020cm−3であることが判る。[Ga]に対する[Cu]の比である[Cu]/[Ga]の値は2.9である。なお、吸着物の影響等により、[Cu]及び[Ga]の濃度は、表面近傍では正確に測定されない場合がある。
アズグロウンの状態では、p型不純物であるCuは、未だ活性化されていない。IB族のCuをp型不純物として機能させるには、CuがZnサイトに入ることが必要であろう。Cuを拡散するためにアニールすることが考えられる。従来から種々のアニールが試みられてきたが、未だ満足する結果は得られていない。たかだか、CV特性でp型が得られる程度である。
ZnO系結晶は種々のベーカンシ:格子欠陥(空孔)を含むと考えられる。IB族元素であるCuやAgがp型不純物として機能するためには、CuやAgがII族元素であるZnサイトを占有し、1個の電子を得て、1個の正孔を供給することが必要であろう。一方、ZnO結晶中には酸素(O)の空孔が存在する。O空孔は、ドナーとして機能する。より良好なp型結晶を得るには、ドナーであるO空孔を低減することが望まれるであろう。
本発明者らは、良好なp型導電性を得るために、p型不純物を活性化することと、ドナー濃度を抑制することを考えた。p型不純物を拡散し電気的に活性化するため、第1アニールを行う。第1アニールとして、例えば常圧酸素雰囲気下のアニールを行う。第2アニールとして、O空孔を減少させ、ドナー濃度を抑制する第2アニールを行う。O空孔を減少させるには、酸素を含み、強い酸化作用を有するモノを結晶中に供給することが望まれる。O空孔に酸素を供給できれば(酸化を生じさせれば)、O空孔は減少するであろう。酸化を生じさせる方法として、シリコンのウェット酸化で用いられているように、常圧で水蒸気を供給する方法(第1種)、減圧下で、化学的に酸化力が極めて強いOラジカルを供給する方法(第2種)を考えた。
図1Bは、常圧アニール装置30を示す。アニールチャンバ36は、ヒータ付きのサセプタ37と、常圧雰囲気ガスの入口、出口を有する。サンプルの基板78をサセプタ37上に配置する。酸素ボンベ等の酸素供給源に接続され、バルブV1〜V4を含む配管が、アニールチャンバ36に酸素を供給することができる。バルブV2に連動し、逆の状態を取るバルブV2rがバルブV2の上流側で分岐を形成し、分岐した配管32が純水34を収容する容器31内でバブラを構成する。純水34の液面上方で水蒸気を含んだ酸素を取込む配管33が、バルブV3rを介して、バルブV3下流の配管に合流する。バルブV3rはバルブV3と逆の状態を取る。バルブV2,V3を閉じて、バルブV2r,V3rを開くと、バブラを通った、水蒸気を含む酸素ガスがアニールチャンバ36に供給される。このガス供給システムは、アニールチャンバ36にドライ酸素ガスと、ウェット酸素ガスとのいずれかを供給できる。
図1Cは、減圧ラジカルアニール装置40を示す。アニールチャンバ41は、気密構造であり、ヒータ付きのサセプタ47と、RFコイル44を備えた無電極放電管43を含み、排気バルブを介して真空排気装置42a、42bに接続されている。無電極放電管43はバルブV6,V7、マスフローコントローラMFCを介して酸素配管に接続されている。アニールチャンバ41に基板78を導入し、チャンバ41内を真空排気し、無電極放電管内を減圧酸素雰囲気とし、RF電力を供給して酸素プラズマを発生させる。無電極放電管43からサンプル78上に酸素ラジカルを供給できる。なお、酸素ラジカルを発生できる、酸素以外の他のガスを用いても構わない。
第1種の実験においては、アニール装置30にサンプルを導入して、第1種の2段階アニール処理を施した。第1アニールは、酸素雰囲気でp型不純物を拡散させ、第2アニールは水蒸気を含む酸素雰囲気でアニール処理をして、結晶中のO空孔に酸素を供給する。まず、p型不純物としてCuを用いた。
図4A、図4Bは、第1種の実験の第1アニール、第2アニールの内容を示すグラフである。横軸は時間経過を示し、縦軸は温度を示す。図4Aに示すように、第1アニールは、チャンバ内を酸素ガス雰囲気とし、室温から570℃まで昇温して、10分間のアニールを行い、室温まで降温する。図2Cに示すように、結晶中で不純物GaとCuとは異なる位置に存在する。第1アニールは、少なくともCuを拡散させて、Ga近傍まで移動させる。このため、第1アニールの温度は相対的に高い温度である。
図4Bに示すように、第2アニールは、第1アニールの終了後、チャンバ内の雰囲気を切り替えて、水蒸気を含む酸素雰囲気とし、室温から350℃まで昇温し、45分間のアニールを行い、続いて400℃に昇温して15分間のアニールを行う。第2アニールを高い温度で行うと、不純物の拡散と共に、Oの逃散等も生じ得る、従って、第2アニールは相対的に低い温度(少なくとも第1アニールより低い温度)で、酸化力の高い処理を行うことが好ましい。例として、第1アニールを、流量1L/minの酸素雰囲気中、570℃で10分間実施し、第2アニールは、流量1L/minの酸素に水蒸気を含ませ、350℃で45分間と400℃で15分間実施した。なお、バブリングは、ボイリングした純水中にOガスを通して行った。
図5A、図5Bは、それぞれサンプルの第1アニール後の交互積層構造54形成位置における、CV特性、不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、各々図3A、図3Bに示すグラフのそれらに等しい。図5Aのグラフにおいて、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、交互積層構造54の形成位置がp型導電性を備えることが示されている。図5Bのグラフを参照すると、サンプルの第1アニール後における交互積層構造54形成位置(p型層形成位置)の不純物濃度(アクセプタ濃度)Nは6.0×1017cm−3程度であることがわかる。
図5Cは、第1アニール終了後の試料の交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Cのそれに等しい。なお、測定に当たり、p型層上に電極を設置したため、表面近傍(浅い位置)においては正確な測定が行われていない。交互積層構造54形成位置(p型層形成位置)におけるCu濃度[Cu]は1.8×1021cm−3、Ga濃度[Ga]は9.0×1020cm−3、測定が正確に行われていない表面近傍を除き、ともにp型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。Cu及びGaは、p型層内に均一に拡散している。[Cu]/[Ga]の値は約2.0である。なお本明細書において、濃度に関し「ほぼ一定」とは、濃度の平均値(たとえば本図の[Cu]の場合、1.8×1021cm−3)の50%〜150%の範囲をいう。
図6Aは、サンプルの第2アニール後の交互積層構造54形成位置(p型層形成位置)における、CV特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にCV特性、下欄に不純物濃度のデプスプロファイルを示すグラフを示した。グラフの両軸の意味するところは、図3A、図3Bに示すグラフのそれらに等しい。CV特性を示すグラフを参照すると、第2アニールの期間中において、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、交互積層構造54の形成位置(p型層形成位置)におけるp型導電性が維持されていることがわかる。
不純物濃度のデプスプロファイルを示すグラフを参照すると、第2アニール開始後15分(350℃で15分間のアニール実施時)のアクセプタ濃度Nは6.8×1017cm−3程度である。第2アニール開始後30分(350℃で合計30分間のアニール実施時)のアクセプタ濃度Nは8.3×1017cm−3程度に、更に、第2アニール開始後45分(350℃で合計45分間のアニール実施時)のアクセプタ濃度Nは1.1×1018cm−3程度に増加することが判る。また、第2アニール開始後60分(350℃で合計45分間のアニールと400℃で15分間のアニールを行った試料)のアクセプタ濃度Nは2.5×1018cm−3程度まで増加する。
図6Bは、第2アニール終了後の試料の交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Cのそれに等しい。また測定に当たり、p型層上に電極を設置したため、表面近傍において正確な測定が行われていない点は、図5Cに示す第1アニール終了後の試料の場合と同様である。
交互積層構造54形成位置(p型層形成位置)におけるCu濃度[Cu]は1.6×1021cm−3、Ga濃度[Ga]は7.5×1020cm−3、測定が正確に行われていない表面近傍を除き、ともにp型層の厚さ方向の全体にわたり、ほぼ一定であることが判る。Cu及びGaの、p型層内における分布は均一である。[Cu]/[Ga]の値は約2.1である。
図7は、サンプルの第1アニール後におけるアクセプタ濃度Nの時間変化を示すグラフである。グラフの横軸は、各々のアニール条件を示し、縦軸は、アクセプタ濃度Nを、単位「cm−3」で示す。
第2アニールにより、交互積層構造54形成位置(p型層形成位置)のアクセプタ濃度Nは増加する。具体的には、第2アニール開始前(第1アニール終了後)において、約6.0×1017cm−3であったアクセプタ濃度Nは、第2アニール終了後には、約2.5×1018cm−3に増加している。アクセプタ濃度Nの増加量は、1.9×1018cm−3程度であり、第2アニール終了後のアクセプタ濃度Nは、第2アニール開始前のそれの4.2倍程度である。また、実験においては、第2アニールを行う時間が長くなるにつれて、アクセプタ濃度Nが増加していることも判る。
サンプルの交互積層構造(ZnO:Ga層)は、アズグロウンでn型であり(図3A参照)、第1アニールによりp型化する(図5A参照)ことが理解される。第1アニールを行うことで、交互積層構造内にCuとGaが好ましくは均一に拡散する。CuとGaの拡散に伴って、交互積層構造はCuとGaがコドープされたp型ZnO単結晶層となる(p型化する)と考えられる。すなわち第1アニールは、CuとGaを拡散させ、交互積層構造をp型化するアニールと言える。
第2アニールにより、CuとGaがコドープされたp型ZnO単結晶層のアクセプタ濃度Nが増加する(図6A及び図7参照)ことが理解される。第1アニール終了後のCu、Gaコドープp型ZnO単結晶層には、ドナー源として作用するO空孔が存在する。第2アニールを行うことで、O空孔にOが補完され、O空孔が減少したと考えられる。
第1種の実験においては、酸素ガスに水蒸気(HO)を含ませた雰囲気の中で第2アニールを実施した。HOは酸化剤として機能し、酸素ガスは主にキャリアとして機能する。酸素ガス以外のガスをキャリアガスとして用いることも可能であろう。キャリアガスに特段の制限はないが、Cu、Gaコドープp型ZnO単結晶層から脱離する酸素を減少させるという観点からは、酸素を用いることが好ましいであろう。酸化剤を含む雰囲気中で第2アニールを行うことにより、O空孔を補完し、アクセプタ濃度Nを増加させることができよう。
以上第1アニール雰囲気として酸素を、第2アニール雰囲気として水蒸気を含んだ雰囲気中でのアニール工程について述べてきたが、上記第1、第2アニールに用いられる雰囲気としては、酸化力の大小が第1酸化剤<第2酸化剤の関係を保つように選択すれば、上記以外、NO、NO、オゾン、メチルアルコール、エチルアルコール等を酸化剤として使用することが可能であろう。
ZnO:Ga層成長工程とCu付着工程を交互に繰り返し形成した交互積層構造に第1種の2段階のアニール処理を施すことで、Cu及びGaが、層の厚さ方向の全体にわたってドープされ、アクセプタ濃度の高いCu、Gaコドープp型ZnO層(p型ZnO系半導体層)が得られることが判った。
Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造に第1アニールを行い、p型導電性を示すCu、GaコドープMgZn1−xO(0≦x≦0.6)単結晶層を形成(p型化)した。Cu(IB族元素)とGa(IIIB族元素)を含む交互積層構造がアニールされることで、CuがVIB族元素であるOと1価(Cu)の状態で結合しやすくなり、アクセプタとして機能する1価のCuが2価のCu2+より生じやすくなる結果、交互積層構造がp型化すると考えられる。Cuにかえて、またはCuとともに、Cuと同様に複数の価数を形成しうるIB族元素であるAgを用いることができる。
次に第2種の2段階アニールを行う第2種の実験について説明する。なお、第2種の実験におけるサンプルにはp型不純物としてAgを用いた。図2A、図2C,図2Dの断面図における、Cu層をAg層54bで置き換える。なお、p型不純物を第1種の実験ではCuとし、第2種の実験ではAgとしたことに、制限的な意味はない。p型不純物は、Cu、Agから適宜選択できる。Agをp型不純物として含むサンプルの形成工程を説明する。
ZnO基板51にサーマルクリーニングを施した後、基板51の温度を250℃まで下げ、成長温度250℃で、ZnフラックスFZn=0.15nm/s、O供給量2sccm、RF電力300Wで5分間、ZnO基板51上に厚さ30nmの低温成長ZnOバッファ層52を成長させた。成長後、950℃で30分間のアニールを行い、低温成長ZnOバッファ層52の結晶性及び表面平坦性が改善されることを期待した。基板温度を950℃で、ZnOバッファ層52上に、ZnフラックスFZnを0.15nm/s、RFパワー300W、O流量2.0sccmでOラジカルビームを15分間、供給し、厚さ100nmのアンドープZnO層53を成長させた。アンドープZnO層53はn型となる。
アンドープZnO層53を成長した後、基板温度を250℃に降温した。基板温度250℃、ZnフラックスFZn=0.15nm/s(JZn=9.9x1014atoms/cms)、O供給量2sccm、RF電力300W(J=8.1×1014atoms/cms)、VI/IIフラックス比0.82、Agソース温度830℃、Gaソース温度550℃で、アンドープZnO層53上に、10秒間のZnO:Ga層成長と40秒間のAg層成長を交互に60セット行い、厚さ150nmの交互積層構造54を形成した。このように形成した第2種のサンプルに対し、第2種の2段階アニールを行った。第1アニールは、第1種の2段階アニールの第1アニール同様、例えば酸素雰囲気中の常圧アニールである。p型不純物を拡散できる温度で行う。第2アニールは減圧雰囲気下で、酸化力の強い酸素ラジカルを照射して行う。
図8Aは、第2種の第1アニール工程を示すグラフである。図1Bに示すような常圧アニール装置30のチャンバ36内のステージ37上にp型不純物としてAgを含むサンプルを装荷し、常圧酸素ガス雰囲気下で、室温から450℃まで昇温し、10分間のアニールを行い、室温まで降温した。p型不純物Agが拡散し、p型を示した。その後、サンプルを常圧アニール装置30から取り出し、減圧ラジカルアニール装置40に装荷した。
図8Bは第2種の第2アニール工程を示すグラフである。10−1Pa以下、例えば10−2Pa程度の減圧酸素雰囲気で、室温から350℃まで昇温し、O流量2sccm、RF電力300W(J=8.1×1014atoms/cms)の条件下で酸素プラズマを発生させて、酸素ラジカルを基板78上に供給し、30分間、酸素ラジカルを照射した。その後プラズマを停止し、室温まで降温し、真空を解除して基板を取り出す。
図9は、第2種の2段階アニールを行ったサンプルで測定された、アズグロウン、第1アニール後、第2アニール後のCV特性、空乏層幅から得られた不純物濃度のデプスプロファイルを示す。
図9の上段のグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。
図9の下段のグラフの横軸は、電圧を単位「V」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。
アズグロウンではCV特性が右上がりで、n型であることを示す。ドナー濃度は9.0x1020cm−3であった。第1アニール後、CV特性が右下がりとなり、p型に反転したことを示す。アクセプタ濃度は7.0 x 1017 cm−3となった。第2アニール後は、アクセプタ濃度が8.0 x 1018 cm−3まで上昇した。第2アニールにより、約1桁のアクセプタ濃度の増加が得られた。OラジカルがO空孔を補完し、ドナー濃度を減少させたことが寄与すると考えられる。
このように、第1種の2段階アニール、第2種の2段階アニールによって、アクセプタ濃度の高いp型ZnO系半導体層を製造できることが判明した。第1種の実験、第2種の実験を、第1実施例、第2実施例とすることができる。これらの実施例によって得られる高いアクセプタ濃度を有するp型ZnO系半導体層を用いて種々のZnO系半導体素子を製造することができる。
以下、Cu、Gaコドープp型ZnO系半導体層を用い、ZnO系半導体発光素子を製造する例について説明する。なお、Cu,Gaコドープp型ZnO半導体層を、Ag,Gaコドープp型ZnO系半導体層に置換することができる。なお、p型不純物としてAgを用いる場合、Agと酸素を供給してAgO層を形成(AgO付着工程)してもよい。
図10A及び図10Bは、第1例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。なお、第1例においては半導体発光素子について説明するが、発光素子に限らず広く半導体素子について適用することができる。図10Aに示すように、第1例によるZnO系半導体発光素子の製造方法は、基板上方にn型ZnO系半導体層を形成する工程(ステップS101)と、ステップS101で形成されたn型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程(ステップS102)を含む。ステップS102のp型ZnO系半導体層形成工程は、図10Bに示すように、ステップS102a〜ステップS102eの5工程を含む。
p型ZnO系半導体層形成工程(ステップS102)においては、まずZn、O、必要に応じてMg、及びGaを供給して、Gaがドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102a)。次に、ステップS102aで形成された、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層上にCuを供給する(ステップS102b)。ステップS102aとステップS102bを交互に繰り返して積層構造を形成する(ステップS102c)。そしてステップS102cで形成された積層構造に第1アニールを施して、CuとGaがコドープされたp型MgZn1−xO(0≦x≦0.6)層を形成する(ステップS102d)。更に、ステップS102dで形成されたCu、Gaコドープp型MgZn1−xO(0≦x≦0.6)層を、酸化剤を含む雰囲気中でアニール(第2アニール)し、Cu、Gaコドープp型MgZn1−xO(0≦x≦0.6)層のアクセプタ濃度を増加させる(ステップS102e)。
図12は、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層を形成するため、交互積層構造を作製する際のZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスの一例を示すタイムチャートである。図2Bに示すシャッタシーケンスと比べると、Mgシャッタが追加されている。Mgシャッタは、Oシャッタ、Gaシャッタと同期して、開閉制御される。その他の点は同様である。
図11A及び図11Bを参照し、ホモ構造のZnO系半導体発光素子を製造する第1例について説明する。
図11Aは、第1例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1例においてはZnO基板1を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用してもよい。
ZnO基板1上に、成長温度300℃で、ZnフラックスFZnを0.15nm/s(JZn=9.9×1014atoms/cms)とし、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ30nmのZnOバッファ層2を成長させる。ZnOバッファ層2の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行う。ZnOバッファ層2上に、成長温度900℃で、Zn、O及びGaを同時に供給し、厚さ150nmのn型ZnO層3を成長させる(図10AのステップS101)。例えば、ZnフラックスFZnは0.15nm/s(JZn=9.9×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー250W、O流量1.0sccm(J=4.0×1014atoms/cms)、Gaのセル温度は460℃とする。n型ZnO層3のGa濃度は、例えば1.5×1018cm−3である。
n型ZnO層3上に、成長温度900℃、ZnフラックスFZnを0.03nm/s(JZn=2.0×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ15nmのアンドープZnO活性層4を成長させる。続いて、アンドープZnO活性層4上に、Cu、Gaコドープp型ZnO層5を形成する(図10AのステップS102)。
まず、基板温度を250℃とし、Zn、O及びGaと、Cuとを異なるタイミングで供給し、交互積層構造を形成する。具体的には、Zn、O及びGaを供給してZnO:Ga層を成長させる工程と、ZnO:Ga層上にCuを供給する工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造を形成する。例えば、1回当たりのZnO:Ga層成長期間は10秒、1回当たりのCu供給期間は50秒である。ZnO:Ga層成長工程でのZnフラックスFZnは0.13nm/s(JZn=8.6×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、Gaのセル温度TGaは600℃とする。VI/IIフラックス比は0.94である。また、Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとする。
図11Bは、交互積層構造5Aの概略的な断面図である。交互積層構造5Aは、ZnO:Ga層5aとCu層5bが交互に積層された積層構造を有する。ZnO:Ga層5aの厚さは2.0nm程度、Cu層5bの厚さは1原子層以下、たとえば約1/20原子層(ZnO:Ga層5a表面のCu被覆率が5%程度)である。交互積層構造5Aはn型導電性を示し、ドナー濃度Nは、たとえば1.0×1021cm−3である。
交互積層構造5Aに第1種の2段階アニールを行うこととする。第1アニールを施して、交互積層構造5Aをp型化する。たとえば流量1L/minの酸素雰囲気中で570℃、10分間のアニールを実施することにより、CuとGaを拡散させ、n型導電性を示す交互積層構造5Aを、CuとGaがコドープされたp型ZnO単結晶層とする。第1アニール終了後のp型ZnO単結晶層のアクセプタ濃度Nは、たとえば6.0×1017cm−3である。
流量1L/minの酸素に水蒸気を含ませた雰囲気中、第2アニールを350℃で45分間と400℃で15分間実施し、O空孔を補完して、Cu、Gaコドープp型ZnO層5を形成する。
その後、ZnO基板1の裏面にn側電極6nを形成する。Cu、Gaコドープp型ZnO層5上にはp側電極6pを形成し、p側電極6p上にボンディング電極7を形成する。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成することができる。p側電極6pは、サイズ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成し、ボンディング電極7は、サイズ100μm□で厚さ500nmのAu層で形成する。このようにして、第1例による方法でZnO系半導体発光素子が作製される。
第1例による製造方法で製造されるZnO系半導体発光素子のCu、Gaコドープp型ZnO層5は、CuとGaがコドープされ、たとえば2.5×1018cm−3の高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層である。たとえばCu濃度[Cu]は1.6×1021cm−3、Ga濃度[Ga]は7.5×1020cm−3であり([Cu]/[Ga]は2.1)、ともに層の厚さ方向にほぼ一定である。
第1例による製造方法によれば、Cu及びGaが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いCu、Gaコドープp型ZnO層5を備えるZnO系半導体発光素子を製造することができる。
次に、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層を備える、ダブルへテロ構造のZnO系半導体発光素子を製造する第2例及び第3例について説明する。
図13Aは、第2例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。
ZnO基板11上にZn及びOを同時に供給し、たとえば厚さ30nmのZnOバッファ層12を成長させる。一例として、成長温度を300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行う。
ZnOバッファ層12上にZn、O及びGaを同時に供給し、たとえば成長温度900℃で、厚さ150nmのn型ZnO層13を成長させる。ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー250W、O流量1.0sccm、Gaのセル温度を460℃とする。n型ZnO層13のGa濃度は、たとえば1.5×1018cm−3となる。
n型ZnO層13上にZn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層14を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層14のMg組成は、たとえば0.3である。
n型MgZnO層14上にZn及びOを同時に供給し、たとえば成長温度900℃で、厚さ10nmのZnO活性層15を成長させる。ZnフラックスFZnを0.1nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとする。
なお、図13Bに示すように、活性層15として、単層のZnO層ではなく、MgZnO障壁層15bとZnO井戸層15wが交互に積層された量子井戸構造を採用することができる。
基板温度をたとえば250℃まで下げ、Gaドープn型MgZnO単結晶層成長工程とCu付着工程を交互に繰り返し、活性層15上に交互積層構造を形成する。交互積層構造形成に当たってのZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスは、たとえば図12に示すそれと同様である。
たとえば、1回当たりのGaドープMgZnO単結晶層成長工程での成長期間を10秒とし、1回当たりのCu付着工程におけるCu供給期間を50秒とする。GaドープMgZnO単結晶層成長工程でのZnフラックスFZnは0.13nm/s、MgフラックスFMgは0.04nm/s、Oラジカルビーム照射条件は、RFパワー300W、O流量2.0sccm、Gaのセル温度TGaは600℃である。VI/IIフラックス比は0.79となる。Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとする。GaドープMgZnO単結晶層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造を得る。
図13Cは、交互積層構造16Aの概略的な断面図である。交互積層構造16Aは、GaドープMgZnO単結晶層16aとCu層16bが交互に積層された積層構造を有する。GaドープMgZnO単結晶層16aの厚さは2.0nm程度、Cu層16bの厚さは1原子層以下、たとえば約1/20原子層(GaドープMgZnO単結晶層16a表面のCu被覆率が5%程度)である。交互積層構造16Aはn型導電性を示し、ドナー濃度Nは、たとえば1.0×1020cm−3である。
次に、交互積層構造16Aに第1種の2段階アニールを行う。まず常圧酸素雰囲気中で第1アニールを施してp型化する。たとえば流量1L/minの酸素雰囲気中で570℃、10分間のアニールを実施することにより、CuとGaを拡散させ、n型導電性を示す交互積層構造16Aを、CuとGaがコドープされたp型MgZnO単結晶層とすることができる。第1アニール終了後のp型MgZnO単結晶層のアクセプタ濃度Nは、たとえば3.0×1017cm−3である。
更に、流量1L/minの酸素に水蒸気を含ませた雰囲気中で、第2アニールを350℃で45分間と400℃で15分間実施し、O空孔を補完して、活性層15上にCuとGaがコドープされたp型MgZnO層16を形成した。Cu、Gaコドープp型MgZnO層16のMg組成は、たとえば0.3である。
その後、ZnO基板11の裏面にn側電極17nを形成し、Cu、Gaコドープp型MgZnO層16上にp側電極17pを形成する。また、p側電極17p上にボンディング電極18を形成する。たとえばn側電極17nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極17pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極18は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、第2例による方法でZnO系半導体発光素子が作製される。
第2例においてはZnO基板11を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用することが可能である。
第2例によるZnO系半導体発光素子のCu、Gaコドープp型MgZnO層16は、CuとGaがコドープされ、たとえば1.0×1018cm−3の高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層である。たとえばCu濃度[Cu]は3.0×1020cm−3、Ga濃度[Ga]は1.59×1020cm−3であり([Cu]/[Ga]は1.89)、ともに層の厚さ方向にほぼ一定である。
第2例による製造方法によれば、Cu及びGaが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いCu、Gaコドープp型MgZnO層16を備えるZnO系半導体発光素子を製造することができる。
図14は、第3例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1及び第2例においては導電性基板上に結晶成長し、層形成を行った。第3例では絶縁性基板上に結晶成長する。
絶縁性基板であるc面サファイア基板21上にMg及びOを同時に供給し、たとえば厚さ10nmのMgOバッファ層22を成長させる。一例として、成長温度を650℃、MgフラックスFMgを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。MgOバッファ層22は、その上のZnO系半導体がZn面を表面として成長するように制御する極性制御層として機能する。
MgOバッファ層22上に、たとえば成長温度300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、Zn及びOを同時に供給し、厚さ30nmのZnOバッファ層23を成長させる。ZnOバッファ層23はZn面で成長する。ZnOバッファ層23の結晶性及び表面平坦性の改善のため、900℃で30分間のアニールを行う。
ZnOバッファ層23上にZn、O及びGaを同時に供給し、たとえば厚さ1.5μmのn型ZnO層24を成長させる。一例として成長温度を900℃、ZnフラックスFZnを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度を480℃とする。
n型ZnO層24上に、Zn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層25を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層25のMg組成は、たとえば0.3である。
n型MgZnO層25上に、たとえば厚さ10nmのZnO活性層26を成長させる。成長条件は、第2例における活性層15の場合と等しくすることができる。単層のZnO層のかわりに、量子井戸構造を採用してもよい。
活性層26上にCu、Gaコドープp型MgZnO層27を形成する。第2例と同様にして、Cu、GaコドープMgZnO層27を形成し、第1種の2段階アニールを行ってp型化する。その他の点は、第2例と同様である。
第3例のc面サファイア基板21は絶縁性基板であるため、基板21裏面側にn側電極を取ることができない。そこでCu、Gaコドープp型MgZnO層27の上面から、n型ZnO層24が露出するまでエッチングを行い、露出したn型ZnO層24上にn側電極28nを形成する。また、Cu、Gaコドープp型MgZnO層27上にp側電極28pを形成し、p側電極28p上にボンディング電極29を形成する。
n側電極28nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極28pは、厚さ0.5nmのNi層上に厚さ10nmのAu層を積層して形成することができる。ボンディング電極29は、厚さ500nmのAu層で形成する。このようにして、第3例による方法でZnO系半導体発光素子が作製される。
第3例によるZnO系半導体発光素子のCu、Gaコドープp型MgZnO層27は、第2例のCu、Gaコドープp型MgZnO層16と同様の性質を有するp型ZnO系半導体単結晶層である。
以上説明した例においては、p型ZnO系半導体層をGaとCuとをコドープしたZnO系半導体層で形成し、第1種の2段階アニールを行った。実験結果から明らかなように、水蒸気を含んだ常圧雰囲気中の第2アニールに代え、減圧雰囲気中で酸素ラジカルを照射する第2種の第2アニールを行う第2種の2段階アニールを行うこともできる。また、p型不純物として、Cuの代わりにAgを用いることもできる。これらの組み合わせにより1)p型不純物:Cu,第1種の2段階アニール、2)p型不純物:Ag,第1種の2段階アニール、3)p型不純物:Cu,第2種の2段階アニール、4)p型不純物:Ag,第2種の2段階アニール、の4通りのp型ZnO系層の製造方法が提供される。
Agを用いる場合はAgO層を付着させてもよい。p型不純物の元素に応じて、第1アニールの温度を調整することが好ましい。n型不純物としてGaを用いたが、B,Al、Ga、Inからなる群より選択された1以上の元素を用いることができる。その他種々の変更、置換、組み合わせなどが可能であろう。
例えば、実験及び例においては、MBE装置の酸素源としてOラジカルを用いたが、オゾンやHO、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。
Gaに限らず、Gaと同じくIIIB族元素であるB、Al及びInを使用することができる。使用されるIIIB族元素は、B、Ga、Al及びInからなる群より選択される一以上のIIIB族元素であればよい。
更に、本願発明者らは、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造だけでなく、Cu(IB族元素)とGa(IIIB族元素)を含む種々のn型ZnO系半導体単結晶構造を形成し、これに第1アニールを施すことによって、Cu(IB族元素)とGa(IIIB族元素)がコドープされたp型ZnO系半導体層を形成する方法、及び、該p型ZnO系半導体層を用いてZnO系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案に係るp型ZnO系半導体層についても、第2アニールを行うことにより、アクセプタ濃度Nを増加させることができる。
図15A〜図15Dは、第1アニール及び第2アニールを行うことで、高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層を形成可能なn型ZnO系半導体単結晶構造の例を示す概略的な断面図である。図15Aは、Cuドープn型MgZn1−xO(0≦x≦0.6)単結晶層61aとGa層61bが交互に積層された交互積層構造61Aを示す(たとえば特願2013−036824号参照)。
交互積層構造61Aは、たとえば(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)Cuまたは/及びAgであるIB族元素を供給して、IB族元素がドープされたMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給する工程を交互に繰り返して形成することが可能である。
図15Bは、n型MgZn1−xO(0≦x≦0.6)単結晶層62a、Cu層62b、n型MgZn1−xO(0≦x≦0.6)単結晶層62a、Ga層62cがこの順に交互に積層された交互積層構造62Aを示す(たとえば特願2013−085380号参照)。交互積層構造62Aは、たとえば第1のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgZn1−xO(0≦x≦0.6)単結晶層上に、Cuまたは/及びAgであるIB族元素を含むIB族元素層を形成する工程と、IB族元素層上に、第2のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第2のMgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を含むIIIB族元素層を形成する工程を繰り返して形成することが可能である。
図15Cは、n型MgZn1−xO(0≦x≦0.6)単結晶層63aとCu、Ga層63bが交互に積層された交互積層構造63Aを示す(たとえば特願2013−085381号参照)。交互積層構造63Aは、たとえばMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgZn1−xO(0≦x≦0.6)単結晶層上に、Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを供給する工程を交互に繰り返して形成することが可能である。
図15Dは、Cuドープn型MgZn1−xO(0≦x≦0.6)単結晶層64aとGaドープn型MgZn1−xO(0≦x≦0.6)単結晶層64bが交互に積層された交互積層構造64Aを示す(たとえば特願2013−138550号参照)。交互積層構造64Aは、たとえばCuまたは/及びAgであるIB族元素がドープされた第1のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされた第2のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程を交互に繰り返して形成することが可能である。
これらの構造に対しても第1種の2段階アニール又は第2種の2段階アニールを行うことにより、高いアクセプタ濃度Nを有するCu(IB族元素)、Ga(IIIB族元素)コドープp型MgZn1−xO(0≦x≦0.6)単結晶層を形成することができる。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
例による製造方法で製造されるp型ZnO系半導体層は、たとえば短波長(紫外〜青色波長領域)の光を発光する発光ダイオード(LED)やレーザダイオード(LD)に利用でき、また、これらの応用製品(各種インジケータ、LEDディスプレイ、CV/DVD用光源等)に利用可能である。更に、白色LEDやその応用製品(照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等)に利用できる。また、紫外センサに利用可能である。
1、11、51 ZnO基板、 2、12、52 ZnOバッファ層、
3、13、53 n型ZnO層 4 アンドープZnO活性層、
5 Cu、Gaコドープp型ZnO層、 5A 交互積層構造
5a ZnO:Ga層、 5b Cu層、
6n n側電極、 6p p側電極、
7 ボンディング電極、 14 n型MgZnO層、
15 活性層 15b MgZnO障壁層、
15w ZnO井戸層、 16 Cu、Gaコドープp型MgZnO層、
16A 交互積層構造 16a GaドープMgZnO単結晶層、
16b Cu層、 17n n側電極、
17p p側電極 18 ボンディング電極、
21 c面サファイア基板、 22 MgOバッファ層、
23 ZnOバッファ層、 24 n型ZnO層、
25 n型MgZnO層、 26 活性層、
27 Cu、Gaコドープp型MgZnO層、28n n側電極、
28p p側電極、 54 交互積層構造、
54a ZnO:Ga層、 54b Cu層、
61A〜64A 交互積層構造、 71 真空チャンバ、
72〜76 ソースガン、 77 ステージ、
78 基板、 79 膜厚計、
80 RHEED用ガン、 81 スクリーン。

Claims (12)

  1. (a)Cuまたは/及びAgであるIB族元素で形成されたp型不純物層と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素であるn型不純物を含むZnO系結晶層との交互積層構造を形成する工程と、
    (b)前記交互積層構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記交互積層構造形成位置に前記IB族元素と前記IIIB族元素がコドープされたp型層を形成する工程と、
    (c)前記p型層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施して、前記交互積層構造形成位置の前記p型層のアクセプタ濃度を増加させる工程と
    を有するp型ZnO系半導体層の製造方法。
  2. 前記第2アニールを、前記第1アニールよりも低い温度で行う請求項1に記載のp型ZnO系半導体層の製造方法。
  3. 前記常圧第1酸化剤雰囲気が、酸素雰囲気である請求項1又は2に記載のp型ZnO系半導体層の製造方法。
  4. 前記第2酸化剤雰囲気が水蒸気を含む常圧雰囲気である請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。
  5. 前記第2酸化剤雰囲気が酸素ラジカルを含む減圧雰囲気である請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。
  6. 前記第2酸化剤雰囲気の圧力が10−1Pa以下である請求項5に記載の請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。
  7. 前記工程(a)が、
    (a1)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給して、前記IIIB族元素がドープされたMgZn1−xO(0≦x≦0.6)結晶層を形成する工程と、
    (a2)前記MgZn1−xO(0≦x≦0.6)結晶層上にCuまたは/及びAgであるIB族元素を供給する工程と、
    (a3)前記工程(a1)と前記工程(a2)を交互に繰り返して交互積層構造を形成する工程と
    を含む請求項1〜6のいずれか1項に記載のp型ZnO系半導体層の製造方法。
  8. 基板上方に、n型ZnO系半導体層を形成する工程と、
    前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程と
    を有し、
    前記p型ZnO系半導体層を形成する工程は、
    (a)Cuまたは/及びAgであるIB族元素で形成されたp型不純物層と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とをであるn型不純物を含むZnO系結晶層との交互積層構造を形成する工程と、
    (b)前記交互積層構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記交互積層構造形成位置に前記IB族元素と前記IIIB族元素がコドープされたp型層を形成する工程と、
    (c)前記p型層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施して、前記交互積層構造形成位置の前記p型層のアクセプタ濃度を増加させる工程と
    を備えるZnO系半導体素子の製造方法。
  9. 前記第2アニールを、前記第1アニールよりも低い温度で行う請求項8に記載のZnO系半導体素子の製造方法。
  10. 前記常圧第1酸化剤雰囲気が、酸素雰囲気である請求項8又は9に記載のZnO系半導体素子の製造方法。
  11. 前記第2酸化剤雰囲気が水蒸気を含む常圧雰囲気である請求項8〜10のいずれか1項に記載のZnO系半導体素子の製造方法。
  12. 前記第2酸化剤雰囲気が酸素ラジカルを含む減圧雰囲気である請求項8〜10のいずれか1項に記載のZnO系半導体素子の製造方法。
JP2014156191A 2013-08-02 2014-07-31 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 Active JP6387264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014156191A JP6387264B2 (ja) 2013-08-02 2014-07-31 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013160956 2013-08-02
JP2013160956 2013-08-02
JP2014156191A JP6387264B2 (ja) 2013-08-02 2014-07-31 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015046593A JP2015046593A (ja) 2015-03-12
JP6387264B2 true JP6387264B2 (ja) 2018-09-05

Family

ID=52671847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156191A Active JP6387264B2 (ja) 2013-08-02 2014-07-31 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6387264B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516251B2 (ja) * 2015-03-19 2019-05-22 スタンレー電気株式会社 ZnO系半導体構造の製造方法
JP6516258B2 (ja) * 2015-07-22 2019-05-22 スタンレー電気株式会社 ZnO系半導体構造の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296796A (ja) * 2003-03-27 2004-10-21 Shin Etsu Handotai Co Ltd 発光素子および発光素子の製造方法
JP4965849B2 (ja) * 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体
JP5360789B2 (ja) * 2006-07-06 2013-12-04 独立行政法人産業技術総合研究所 p型酸化亜鉛薄膜及びその作製方法
JP5176254B2 (ja) * 2008-04-17 2013-04-03 国立大学法人九州工業大学 p型単結晶ZnO
JP5030909B2 (ja) * 2008-09-16 2012-09-19 スタンレー電気株式会社 酸化亜鉛単結晶層の成長方法
JP2012059874A (ja) * 2010-09-08 2012-03-22 Stanley Electric Co Ltd ZnO系半導体層の製造方法及びZnO系半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2015046593A (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
US9064791B2 (en) Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, and an n-type ZnO based compound semiconductor laminate structure
JP6100590B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2013211513A (ja) ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法
JP6387264B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6017243B2 (ja) ZnO系半導体素子、及び、ZnO系半導体素子の製造方法
JP6100591B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6219089B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6116989B2 (ja) Cuドープp型ZnO系半導体結晶層とその製造方法
JP6155118B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP5912968B2 (ja) p型ZnO系半導体膜の製造方法、及び、ZnO系半導体素子の製造方法
JP6092657B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6231841B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6619653B2 (ja) ZnO系半導体構造の製造方法
JP6092648B2 (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP5952120B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6334929B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2014027134A (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP6419472B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6470061B2 (ja) p型ZnO系半導体構造の製造方法、及び、ZnO系半導体素子の製造方法
JP2015115566A (ja) p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6267973B2 (ja) Agドープp型ZnO系半導体結晶層の製造方法
JP6516258B2 (ja) ZnO系半導体構造の製造方法
JP2014027135A (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP2016033934A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2016033935A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6387264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250