CN111785609B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN111785609B
CN111785609B CN201910269425.5A CN201910269425A CN111785609B CN 111785609 B CN111785609 B CN 111785609B CN 201910269425 A CN201910269425 A CN 201910269425A CN 111785609 B CN111785609 B CN 111785609B
Authority
CN
China
Prior art keywords
layer
gallium nitride
dry etching
substrate
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910269425.5A
Other languages
English (en)
Other versions
CN111785609A (zh
Inventor
林永丰
周钰杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201910269425.5A priority Critical patent/CN111785609B/zh
Publication of CN111785609A publication Critical patent/CN111785609A/zh
Application granted granted Critical
Publication of CN111785609B publication Critical patent/CN111785609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体结构及其制造方法。此方法包含提供一衬底；在衬底上形成硅层，其中衬底的上表面的边缘区域从硅层暴露出来；将氮化镓(GaN‑based)半导体材料外延成长在硅层与衬底上，以形成氮化镓半导体层于硅层上以及多个氮化镓颗粒于衬底的上表面的边缘区域上；以及进行第一干式蚀刻步骤以移除此些氮化镓颗粒，其中进行第一干式蚀刻步骤包含施加第一偏压功率，且第一偏压功率为等于或大于1500瓦。

Description

半导体结构及其制造方法
技术领域
本发明内容是有关于半导体制造技术，且特别是有关于具有氮化镓半导体材料的半导体结构及其制造方法。
背景技术
氮化镓(GaN-based)半导体材料具有许多优秀的材料特性，例如高抗热性、宽能隙(band-gap)、与高电子饱和速率。因此，氮化镓半导体材料适合应用于高速与高温的操作环境。近年来，氮化镓半导体材料已广泛地应用于发光二极管(light emitting diode，LED)器件、高频率器件，例如具有异质界面结构的高电子迁移率晶体管(high electronmobility transistor，HEMT)。
随着氮化镓半导体材料的发展，这些使用氮化镓半导体材料的半导体结构应用于更严苛的工作环境中，例如更高频、更高温或更高电压的工作环境。因此，具有氮化镓半导体材料的半导体结构的工艺条件也面临许多新的挑战。
发明内容
本发明内容的一些实施例提供半导体结构的制造方法，此方法包含提供一衬底；在衬底上形成硅层，其中衬底的上表面的边缘区域从硅层暴露出来；将氮化镓(GaN-based)半导体材料外延成长在硅层与衬底上，以形成氮化镓半导体层于硅层上以及多个氮化镓颗粒于衬底的上表面的边缘区域上；以及进行第一干式蚀刻步骤以移除此些氮化镓颗粒，其中进行第一干式蚀刻步骤包含施加第一偏压功率，且第一偏压功率为等于或大于1500瓦。
本发明内容的一些实施例提供半导体结构，此半导体结构包含氮化铝衬底、硅层以及氮化镓半导体层。硅层形成于氮化铝衬底上。氮化铝衬底的边缘区域的上表面从硅层暴露出来。氮化镓半导体层形成于硅层上。氮化镓半导体层的侧壁与底表面之间的夹角为小于90度。
本发明内容的半导体结构可应用于多种类型的半导体装置，为让本发明内容的特征和优点能更明显易懂，下文特举出应用于高电子迁移率晶体管的实施例，并配合所附图式，作详细说明如下。
附图说明
为让本发明内容的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：
图1A至图1F是根据本发明内容的一些实施例，说明形成半导体结构在各个不同阶段的剖面示意图。
图2A至图2E是根据本发明内容的一些实施例，说明使用图1F的半导体结构进一步形成高电子迁移率晶体管在各个不同阶段的剖面示意图。
附图标记说明
100～半导体结构；
102～衬底；
102a、106a、110a、112a～上表面；
102P～边缘区域；
104、104’～硅层；
104b、106b～底表面；
106、106’～氮化镓半导体层；
107～氮化镓颗粒；
110～遮罩材料层；
110P～外周部；
112、210～遮罩层；
150～晶边清除步骤；
160～第一干式蚀刻步骤；
170～清洗步骤；
200～高电子迁移率晶体管；
204～氮化镓半导体层；
206～氮化镓铝半导体层；
208～含硅绝缘层；
212～第一开口；
214～第二开口；
216、216’～第一凹陷；
218、218’～第二凹陷；
220～第一接触件；
222～第二接触件；
224～钝化层；
226～第三凹陷；
228～第三接触件；
510～第二干式蚀刻步骤；
520～第三干式蚀刻步骤；
A～装置区域；
D1、D2～距离；
E～边界；
P～直径；
R1～喷洒方向；
θ、θ1、θ2、θ3～夹角。
具体实施方式
以下的揭露内容提供了许多的实施例或范例，用于实施所提供的半导体结构的不同器件。各器件和其配置的具体范例描述如下，以简化本发明内容的实施例的说明。当然，这些仅仅是范例，并非用以限定本发明内容的实施例。举例而言，叙述中若提及第一器件形成在第二器件之上，可能包含第一和第二器件直接接触的实施例，也可能包含额外的器件形成在第一和第二器件之间，使得它们不直接接触的实施例。此外，同样或相似的器件标号可能会在本发明内容实施例的不同的范例中重复使用。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例之间的关系。
以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的器件符号被用来标示相似的器件。可以理解的是，在方法的前、中、后可以提供额外的步骤，且一些所叙述的步骤可在所述方法的其他实施例被取代或删除。
本发明内容的实施例提供了半导体结构及其制造方法。在将氮化镓半导体材料外延成长在硅层上时，也会形成附着于衬底上的氮化镓颗粒(nodule)，而这些氮化镓颗粒很有可能会在后续的工艺中脱落，因而污染后续的工艺，这导致氮化镓颗粒成为半导体结构的工艺中的可能缺陷源(defect source)，但采用湿式蚀刻方式无法有效移除氮化镓颗粒。根据本发明内容的实施例，采用等于或大于1500瓦的偏压功率来进行第一干式蚀刻步骤，能够有效地将氮化镓颗粒清除干净，避免氮化镓颗粒成为半导体结构的工艺中的缺陷源，因而可以提高半导体结构的工艺的良率。
图1A至图1F是根据本发明内容的一些实施例，说明形成如图1F所示的半导体结构100在各个不同阶段的剖面示意图。请参照图1A，提供衬底102。衬底102可以是圆形的，并且衬底102的直径P可以是4英寸或以上，例如6英寸、8英寸或12英寸，以适用于半导体工业的制造设备。
在一些实施例中，衬底102是陶瓷衬底，且是通过粉末冶金将陶瓷粉末高温烧结所形成。举例而言，衬底102是氮化铝(AlN)衬底、碳化硅(SiC)衬底、蓝宝石(Sapphire)衬底、适用的类似衬底、或上述的任意组合。在一实施例中，衬底102是氮化铝衬底。在一些实施例中，衬底102用于制造含有氮化镓(GaN-based)半导体层的半导体装置，例如发光二极管(light-emitting diode，LED)、高频装置、或高压装置。高频装置或高压装置可以是例如，高电子迁移率晶体管(HEMT)、肖特基二极管(schottky bipolar diode，SBD)、双极性晶体管(bipolar junction transistor，BJT)、接面场效晶体管(junction field effecttransistor，JFET)、或功率半导体器件(insulated gate bipolar transistor，IGBT)。
如图1A所示，在衬底102上形成硅层104，衬底102的上表面102a的边缘区域102P从硅层104暴露出来。在一些实施例中，从上视方向来看，边缘区域102P环绕硅层104(未绘示)。在一些实施例中，如图1A所示，硅层104的边缘与衬底102的边缘相隔一个距离D1，此距离D1也就是边缘区域102P的宽度。在一些实施例中，此距离D1可以是约1.5毫米(mm)至约3毫米，例如是大约2毫米。在一些实施例中，硅层104的厚度例如是约300纳米(nm)至约600纳米。
如图1B所示，将氮化镓(GaN-based)半导体材料外延成长在硅层104与衬底102上，以形成氮化镓半导体层106于硅层140上、以及多个氮化镓颗粒(nodules)107于衬底102的上表面102a的边缘区域102P上。在一些实施例中，氮化镓(GaN-based)半导体材料例如包含氮化镓(GaN)、氮化镓铝(AlGaN)、其他适用的类似的氮化镓半导体材料、或上述的任意组合。在一些实施例中，氮化镓半导体层106的厚度是约5微米至约15微米。在一些实施例中，氮化镓颗粒107的尺寸是约1微米至约50微米。
在本发明内容的一些实施例中，氮化镓半导体层106外延成长于硅层140的(111)晶面上，换言之，氮化镓半导体层106例如是氮化镓外延层，且直接形成于硅层104的(111)晶面上。在一些实施例中，外延成长的氮化镓半导体层106具有实质上垂直的侧壁，举例而言，氮化镓半导体层106的侧壁的延伸线与衬底102的上表面102a之间的夹角θ例如是约85°至约95°，例如是大约90°。此外，衬底102的上表面102a的边缘区域102P不具有硅(111)晶面，不利于外延成长氮化镓半导体层，因此形成具有不规则形状与大小的氮化镓颗粒107，且氮化镓颗粒107并未如氮化镓半导体层106一样地稳定地附着于衬底102上。
接着，在一些实施例中，如图1C至图1D所示，在氮化镓半导体层106上形成遮罩层112，使氮化镓半导体层106的边缘部分的上表面106a及衬底102的上表面102a的边缘区域102P从遮罩层112暴露出来。在一些实施例中，遮罩层112可以是光阻层、硬遮罩层(例如氮化物层)、或上述的组合。在本发明内容的一些实施例中，形成遮罩层112是在进行第一干式蚀刻步骤160之前进行，第一干式蚀刻步骤160的相关细节会在本文后段详述。
在一些实施例中，如图1C所示，在氮化镓半导体层106与衬底102上形成遮罩材料层110。在一些实施例中，遮罩材料层110可以包含光阻材料、硬遮罩材料(例如氮化物)、或上述的组合。在一些实施例中，可通过旋转涂布(spin-on coating)、化学气相沉积(CVD)、适用的类似方法、或上述的任意组合形成遮罩材料层110。如图1C所示，遮罩材料层110可覆盖氮化镓半导体层106、硅层104、氮化镓颗粒107、与衬底102的上表面102a。在一些实施例中，如图1C所示，遮罩材料层110的外周部(outer periphery)110P覆盖氮化镓半导体层106的侧壁、硅层104的侧壁、氮化镓颗粒107、与衬底102的上表面102a的边缘区域102P。
接着，如图1D所示，对遮罩材料层110的外周部110P进行晶边清除(edge bevelremoval，EBR)步骤150，以部分地移除遮罩材料层110，并形成遮罩层112。在一些实施例中，如图1D所示，遮罩层112覆盖装置区域A，装置区域A也就是定义来用于后续制作半导体装置的衬底102的有效区域。在一些实施例中，装置区域A的边界E与氮化镓半导体层106的边缘相隔一个距离D2，此距离D2小于距离D1(也就是边缘区域102P的宽度)。在一些实施例中，此距离D2大约是0.3毫米至1毫米，例如是大约0.5毫米。在一些实施例中，距离D1和距离D2的总和是等于或大于2.5毫米，例如是约2.5毫米至约3.5毫米。
在一些实施例中，如图1D所示，进行晶边清除(EBR)步骤150可包含从遮罩材料层110的侧面对外周部110P喷洒清除液，将遮罩材料层110的外周部110P融化并移除，从而暴露出氮化镓半导体层106的边缘部分的上表面106a。在一些实施例中，清除液可包含有机溶剂，例如可包含丙二醇单甲基醚(PGME)、丙二醇单甲基醚酯(PGMEA)、乙二醇单甲基醚酯(EGMEA)、乳酸乙酯、环己酮、或上述的任意组合。
在一些实施例中，如图1D所示的结构可设置于晶边清除装置的底座(未绘示)上，并且晶边清除装置的喷嘴(未绘示)设置于遮罩材料层110的侧面，而不设置在遮罩材料层110的上方。接着，晶边清除装置的底座可带动如图1D所示的结构相对于喷嘴旋转，而使得从喷嘴喷洒出来的清除液可以环绕并完整地喷洒在遮罩材料层110的整个外周部110P上，从而将外周部110P融化并移除，并暴露出氮化镓半导体层106的边缘部分的上表面106a。
在一些实施例中，如图1C至图1D所示，清除液的喷洒方向R1实质上平行于遮罩材料层110的上表面110a(也就是遮罩层112的上表面112a)，换言之，清除液的喷洒方向R1实质上垂直于之前被外周部110P所覆盖的氮化镓半导体层106的侧壁。举例而言，在一些实施例中，清除液的喷洒方向R1与遮罩材料层110的上表面110a(也就是遮罩层112的上表面112a)之间的夹角θ1例如是在约0°至约30°的范围内，使得清除液大致上仅喷洒至遮罩材料层110的外周部110P上，而不喷洒至遮罩材料层110的上表面110a。如此一来，清除液仅能移除遮罩材料层110的外周部110P，仅露出后续预定要被移除的氮化镓颗粒107，并不会从遮罩材料层110的上方对遮罩材料层110的厚度造成减损。因此，形成的遮罩层112可在后续的干式蚀刻步骤中用来保护位于装置区域A中的下方的氮化镓半导体层106不会受到干式蚀刻步骤的损伤，例如可以不受到干式蚀刻步骤的电浆的损伤。
接着，请参照图1E，进行第一干式蚀刻步骤160以移除氮化镓颗粒107。实施例中，进行第一干式蚀刻步骤160包含施加第一偏压功率，且第一偏压功率例如是等于或大于1500瓦(W)。
在将氮化镓半导体材料外延成长在硅层104上时，氮化镓半导体材料也会外延成长于衬底102上。由于附着于衬底102上的氮化镓颗粒107很有可能会在后续的工艺中脱落，因而污染后续的工艺，这导致氮化镓颗粒107成为半导体结构的工艺中的可能缺陷源(defect source)。另一方面，氮化镓颗粒107相对于衬底102又仍具有一定程度的附着力，不仅采用湿式蚀刻方式无法有效移除氮化镓颗粒107，采用能量不足的干式蚀刻工艺同样无法有效地将氮化镓颗粒107清除干净。根据本发明内容的实施例，采用等于或大于1500瓦的偏压功率来进行第一干式蚀刻步骤160，能够有效地将氮化镓颗粒107清除干净，避免氮化镓颗粒107成为半导体结构的工艺中的缺陷源，因而可以提高半导体结构的工艺的良率。
在一些实施例中，第一偏压功率例如是等于或大于1800瓦。在一些实施例中，第一偏压功率例如是约1800瓦至约2000瓦。
根据本发明内容的实施例，当第一偏压功率等于或大于1800瓦时，使得第一干式蚀刻步骤160的偏压功率基本上大于半导体结构的后续所有干式工艺所采用的偏压功率。因此，采用等于或大于1800瓦的偏压功率进行第一干式蚀刻步骤160，可以有效确保即使此阶段仍有部分的氮化镓颗粒107未被移除，也不可能在后续的工艺中被采用低于1800瓦的其他干式蚀刻工艺的较小能量所移除，因此可以有效避免氮化镓颗粒107成为半导体结构的工艺中的缺陷源，因而可以提高半导体结构的工艺的良率。
在一些实施例中，第一干式蚀刻步骤160可包含使用含氟蚀刻剂、含氯蚀刻剂、或上述的组合的蚀刻剂。在一些实施例中，蚀刻剂可包含SF6、CF4、CHF3、CH2F2、CH3F、Cl2、或上述的任意组合。在一实施例中，第一干式蚀刻步骤160所使用的蚀刻剂可包含SF6、CF4、Cl2、或上述的组合。
根据本发明内容的实施例，采用含氟蚀刻剂及/或含氯蚀刻剂，可以更有效地蚀刻移除氮化镓颗粒107及其残留在表面的污染物。
在一些实施例中，第一干式蚀刻步骤160例如是干式电浆蚀刻工艺，且进行约100秒至约400秒。在一实施例中，第一干式蚀刻步骤160例如进行约200秒。
根据本发明内容的实施例，干式电浆蚀刻工艺进行的时间在100秒以上而在400秒内，因此能够持续足够的时间以累积足够的能量将氮化镓颗粒107移除，同时又能够避免过长时间导致的过度的电浆蚀刻对衬底102的上表面102a可能造成的损伤，因此可以有效地移除氮化镓颗粒107并且保持衬底102的上表面102a的结构完整。
在一些实施例中，可将如图1D所示的结构放置在蚀刻设备的蚀刻腔室(未绘示)中的载台(未绘示)上，通过蚀刻设备的喷洒头(未绘示)将蚀刻剂均匀地分散至蚀刻腔室中，然后通过蚀刻设备的偏压功率产生源(未绘示)施加偏压功率至蚀刻腔室，以产生偏压电场在蚀刻设备的上电极(未绘示，通常设置于蚀刻腔室的顶部)与下电极(未绘示，通常设置于蚀刻腔室的载台内部)之间。蚀刻剂在蚀刻腔室中受到偏压电场的加速，且朝着载台的方向，从遮罩层112的上方对如图1D所示的结构进行非等向性(anisotrpic)干式蚀刻工艺。在一些实施例中，请参照图1D，非等向性干式蚀刻工艺例如是施加在从遮罩层112暴露出来的氮化镓半导体层106的边缘部分的上表面106a上及衬底102的上表面102a的边缘区域102P上。
在一些实施例中，如图1E所示，第一干式蚀刻步骤160移除衬底102的上表面102a的边缘区域102P上的氮化镓颗粒107。在一些实施例中，如图1E所示，第一干式蚀刻步骤160也部分地移除从遮罩层112暴露出来的氮化镓半导体层106与硅层104，使得形成的氮化镓半导体层106’在未被遮罩层112所保护的区域具有倾斜的侧壁，且形成的硅层104’在未被遮罩层112所保护的区域具有倾斜的侧壁。
在一些实施例中，如图1E所示，氮化镓半导体层106’的侧壁与硅层104’的侧壁形成一个连续倾斜侧壁，此连续倾斜侧壁与衬底102的上表面102a之间的夹角例如是小于90度。在一些实施例中，此连续倾斜侧壁与衬底102的上表面102a之间的夹角例如是约50度至约85度。
在一些实施例中，如图1E所示，氮化镓半导体层106’的侧壁与底表面106b之间的夹角θ2例如是小于90度。在一些实施例中，如图1E所示，氮化镓半导体层106’的侧壁与底表面106b之间的夹角θ2例如是约50度至约85度。
在一些实施例中，如图1E所示，硅层104’的侧壁与底表面104b之间的夹角θ3例如是小于90度。在一些实施例中，如图1E所示，硅层104’的侧壁与底表面104b之间的夹角θ3例如是约50度至约85度。在一些实施例中，夹角θ2与夹角θ3可以是相同的或相异的。
请参照图1F，在进行第一干式蚀刻步骤160之后，移除遮罩层112。一些实施例中，例如可以使用灰化(ash)工艺来移除遮罩层112。
在一些实施例中，移除遮罩层112之后，可进一步进行清洗步骤170，使用清洗液来清洗氮化镓半导体层106’与衬底102的上表面102a的边缘区域102P。在一些实施例中，清洗液可包含氨水(NH4OH)、硫酸(H2SO4)、双氧水(H2O2)、水、或上述的任意组合。
在一些实施例中，可以使用硫酸与双氧水(体积比为约2～4:1)的混合液以约130℃的温度清洗掉移除遮罩层112后可能残留的遮罩材料，并且可以使用氨水、双氧水与水(体积比为约0.05～1:1:1)的混合液以约70℃的温度清洗掉移除氮化镓颗粒107后可能残留的金属微粒。
根据本发明内容的实施例，使用清洗液来清洗氮化镓半导体层106’与衬底102的上表面102a的边缘区域102P可以进一步将残留的遮罩材料及/或残留的金属微粒清洗干净。至此，形成如图1F所示的半导体结构100。
接着，根据本发明内容的实施例，可在氮化镓半导体层106’之上形成半导体材料层，以及进行干式蚀刻工艺以在此半导体材料层中形成至少一凹陷，且进行此干式蚀刻工艺所施加的偏压功率小于第一干式蚀刻步骤160的第一偏压功率。在一些实施例中，在氮化镓半导体层106’之上形成的半导体材料层例如包含氮化镓半导体层、氮化镓铝(AlxGa1-xN，其中0<x<1)半导体层、其他适用的类似的氮化镓半导体层、或上述的任意组合。
本发明内容的实施例中，除了在氮化镓半导体层106’之上形成半导体材料层以形成不同实施例的半导体结构，亦可以进一步将包含氮化镓半导体材料的其他装置及/或器件形成于如图1F所示的半导体结构100上，以形成本发明内容的其他进一步实施例的半导体结构。举例而言，包含氮化镓半导体材料的半导体装置可以是例如发光二极管(LED)、高电子迁移率晶体管(HEMT)、肖特基二极管(SBD)、双极性晶体管(BJT)、接面场效晶体管(JFET)、功率半导体器件(IGBT)、或其他类似装置。以下，以高电子迁移率晶体管(HEMT)作为范例，说明将半导体装置形成于图1F的半导体结构100上的实施例。
图2A至图2E是根据本发明内容的一些实施例，说明使用图1F的半导体结构进一步形成高电子迁移率晶体管在各个不同阶段的剖面示意图。本实施例中与前述实施例相同或相似的器件沿用同样或相似的器件标号，且相同或相似器件的相关说明请参考前述，在此不再赘述。
在以下如图2A至图2E的实施例中，仅绘示本发明内容的实施例的半导体结构的装置区域A，用以说明进一步将其他装置及/或器件形成于图1F的半导体结构上，以形成其他进一步实施例的具有高电子迁移率晶体管的半导体结构。在以下如图2A至图2E的实施例中，图2A至图2E中的氮化镓(GaN)半导体层204例如是前述的氮化镓半导体层106’的一个范例，图2A至图2E中氮化镓铝半导体层206例如是前述的半导体材料层的一个范例，但本发明内容的实施例并不限于此。
请参照图2A，在氮化镓半导体层204(例如是前述的氮化镓半导体层106’)上形成氮化镓铝半导体层206(例如是前述的半导体材料层)。氮化镓半导体层204与氮化镓铝半导体层206之间具有异质界面，可使二维电子气(two-dimensional electron gas，2DEG)(未显示)形成于此异质界面上，因此，如图2E所示的高电子迁移率晶体管200可利用二维电子气作为导电载子。在一些实施例中，氮化镓铝半导体层206可由外延成长工艺形成，例如金属有机化学气相沉积(MOCVD)、氢化物气相外延法(HVPE)、分子束外延法(MBE)、适用的类似方法、或上述的任意组合。在一些实施例中，氮化镓半导体层204和氮化镓铝半导体层206可具有掺杂物，例如n型掺杂物或p型掺杂物。
接着，在氮化镓半导体层204(例如是前述的氮化镓半导体层106’)上形成含硅绝缘层208。在一些实施例中，含硅绝缘层208可以是利用原子层沉积(ALD)、热氧化工艺或类似沉积工艺形成的高品质薄膜，其材料可以是氧化硅、氮化硅、氮氧化硅、适用的类似材料、或上述的任意组合。在氮化镓铝半导体层206上形成高品质薄膜的含硅绝缘层208，可防止后续形成的源极接触件(第一接触件220)、漏极接触件(第二接触件222)和栅极接触件(第三接触件228)(显示于图2E)的漏电流。
如图2A所示，在含硅绝缘层208上形成遮罩层210的材料层，并且利用光学微影技术在遮罩层210的材料层中形成第一开口212和第二开口214，第一开口212和第二开口214暴露出含硅绝缘层208之上表面的一部份。
接着，请参照图2B，通过遮罩层210的第一开口212和第二开口214，进行第二干式蚀刻步骤510以在含硅绝缘层208中形成第一凹陷216’和第二凹陷218’。在一些实施例中，进行第二干式蚀刻步骤510包含施加第二偏压功率，且第二偏压功率小于第一偏压功率。根据本发明内容的实施例，因为第二偏压功率小于第一偏压功率，即使仍有部分氮化镓颗粒107未被第一干式蚀刻步骤160所移除，第二干式蚀刻步骤510仍不会造成氮化镓颗粒107脱落，因此能避免工艺良率受到不良的影响。在一些实施例中，第二偏压功率例如是约100瓦至约500瓦。
接着，请参照图2C，进行第三干式蚀刻步骤520以蚀刻氮化镓半导体层204(例如是前述的氮化镓半导体层106’)而将第一凹陷216’和第二凹陷218’延伸至氮化镓铝半导体层206中，而产生第一凹陷216和第二凹陷218。在一些实施例中，进行第三干式蚀刻步骤520包含施加第三偏压功率，且第三偏压功率小于第一偏压功率。根据本发明内容的实施例，因为第三偏压功率小于第一偏压功率，即使仍有部分氮化镓颗粒107未被第一干式蚀刻步骤160所移除，第三干式蚀刻步骤520仍不会造成氮化镓颗粒107脱落，因此能避免工艺良率受到不良的影响。在一些实施例中，第三偏压功率例如是约1000瓦至约1350瓦。
接着，请参照图2D，在第三干式蚀刻步骤520之后，可进行灰化工艺移除含硅绝缘层208上的遮罩层210。
接着，请参照图2D，在第一凹陷216和第二凹陷218中分别形成第一接触件220和第二接触件222。在一些实施例中，第一接触件220例如是源极接触件，第二接触件222例如是漏极接触件。第一接触件220和第二接触件222位于氮化镓铝半导体层206上，且与氮化镓铝半导体层206电接触。在一些实施例中，第一接触件220和第二接触件222可不填满第一凹陷216和第二凹陷218，而是沿着第一凹陷216和第二凹陷218的侧壁和底面形成，并延伸至部份含硅绝缘层208的表面上。在一些实施例中，第一接触件220和第二接触件222的材料可以是导电材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi2、适用的类似材料、或上述的任意组合，且第一接触件220和第二接触件222可由原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(physical vapor deposition，PVD)、溅镀、或适用的类似工艺形成。在一些实施例中，第一接触件220和第二接触件222可在相同的沉积工艺中一起形成。
接着，在一些实施例中，如图2E所示，在第一接触件220和第二接触件222上形成钝化层224，钝化层224覆盖第一接触件220和第二接触件222。在一些实施例中，钝化层224的材料可以是氮化硅、氧化硅、氮氧化硅、适用的类似材料、或上述的任意组合。在一些实施例中，钝化层224可由化学气相沉积(CVD)、电浆辅助化学气相沉积(PECVD)、原子层沉积(ALD)、或适用的类似方法形成。
接着，在一些实施例中，如图2E所示，利用光学微影技术和蚀刻工艺在钝化层224中形成第三凹陷226，第三凹陷226位于第一接触件220和第二接触件222之间。接着，在第一接触件220和第二接触件222之间的第三凹陷226中形成第三接触件228。在一些实施例中，第三接触件228例如是栅极接触件，至此则形成高电子迁移率晶体管200。在一些实施例中，第三接触件228位于含硅绝缘层208上，且位于第一接触件220和第二接触件222之间。在一些实施例中，第三接触件228可不填满第三凹陷226，而是沿着第三凹陷226的侧壁和底面形成，并延伸至部份钝化层224的表面上。在一些实施例中，第三接触件228的材料可以是导电材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi2、适用的类似材料、或上述的任意组合，且第三接触件228可由原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、溅镀、或适用的类似工艺形成。第一接触件220和第二接触件222最后可经由穿过钝化层224的金属层(未显示)与外部电路电连接。
以上概述数个实施例，以便在本发明所属技术领域中具有通常知识者可以更理解本发明的实施例的观点。在本发明所属技术领域中具有通常知识者应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中具有通常知识者也应该理解到，此类等效的工艺和结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围之下，做各式各样的改变、取代和替换。

Claims (20)

1.一种半导体结构的制造方法，其特征在于，所述半导体结构的制造方法包括：
提供一衬底；
在所述衬底上形成一硅层，其中所述衬底的一上表面的一边缘区域从所述硅层暴露出来；
将一氮化镓半导体材料外延成长在所述硅层与所述衬底上，以形成一氮化镓半导体层于所述硅层上以及多个氮化镓颗粒于所述衬底的所述上表面的所述边缘区域上；以及
进行一第一干式蚀刻步骤以移除所述氮化镓颗粒，其中进行所述第一干式蚀刻步骤包括施加一第一偏压功率，且所述第一偏压功率为等于或大于1500瓦。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一偏压功率为1800瓦至2000瓦。
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，进行所述第一干式蚀刻步骤包括使用一含氟蚀刻剂、一含氯蚀刻剂、或其组合。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一干式蚀刻步骤为一干式电浆蚀刻工艺，且进行100秒至400秒。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，还包括：
在进行所述第一干式蚀刻步骤之前，在所述氮化镓半导体层上形成一遮罩层，其中所述氮化镓半导体层的一边缘部分的一上表面及所述衬底的所述上表面的所述边缘区域从所述遮罩层暴露出来。
6.根据权利要求5所述的半导体结构的制造方法，其特征在于，形成所述遮罩层包括：
在所述氮化镓半导体层与所述衬底上形成一遮罩材料层；以及
对所述遮罩材料层的一外周部进行一晶边清除步骤以部分地移除所述遮罩材料层并形成所述遮罩层。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，进行所述晶边清除步骤包括：
从所述遮罩材料层的侧面对所述外周部喷洒一清除液。
8.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述第一干式蚀刻步骤为一非等向性干式蚀刻工艺，且从所述遮罩层的上方进行，所述非等向性干式蚀刻工艺施加在从所述遮罩层暴露出来的所述氮化镓半导体层的所述边缘部分的所述上表面上及所述衬底的所述上表面的所述边缘区域上。
9.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述第一干式蚀刻步骤部分地移除从所述遮罩层暴露出来的所述氮化镓半导体层与所述硅层，使得所述氮化镓半导体层的一侧壁与所述硅层的一侧壁形成一连续倾斜侧壁。
10.根据权利要求5所述的半导体结构的制造方法，其特征在于，还包括：
在进行所述第一干式蚀刻步骤之后，移除所述遮罩层；以及
使用一清洗液以清洗所述氮化镓半导体层与所述衬底的所述上表面的所述边缘区域，其中所述清洗液包括氨水、硫酸、双氧水、水、或其任意组合。
11.根据权利要求1所述的半导体结构的制造方法，其特征在于，还包括：
在所述氮化镓半导体层之上形成一半导体材料层；以及
进行一干式蚀刻工艺以在所述半导体材料层中形成至少一凹陷，其中进行所述干式蚀刻工艺所施加的一偏压功率小于所述第一干式蚀刻步骤的所述第一偏压功率。
12.根据权利要求1所述的半导体结构的制造方法，其特征在于，还包括：
在所述氮化镓半导体层上形成一含硅绝缘层；以及
进行一第二干式蚀刻步骤以在所述含硅绝缘层中形成一第一凹陷和一第二凹陷，其中进行所述第二干式蚀刻步骤包括施加一第二偏压功率，且所述第二偏压功率小于所述第一偏压功率。
13.根据权利要求12所述的半导体结构的制造方法，其特征在于，还包括：
进行一第三干式蚀刻步骤以蚀刻所述氮化镓半导体层而将所述第一凹陷和所述第二凹陷延伸至所述氮化镓铝半导体层中，其中进行所述第三干式蚀刻步骤包括施加一第三偏压功率，且所述第三偏压功率小于所述第一偏压功率。
14.根据权利要求13所述的半导体结构的制造方法，其特征在于，还包括：
在所述第一凹陷和所述第二凹陷中分别形成一第一接触件和一第二接触件；以及
在所述第一接触件和所述第二接触件之间形成一第三接触件。
15.一种半导体结构，其特征在于，所述半导体结构由权利要求1-14任一项所述的半导体结构的制造方法制备而成，所述半导体结构包括：
一氮化铝衬底；
一硅层，形成于氮化铝衬底上，其中所述氮化铝衬底的一边缘区域的一上表面从所述硅层暴露出来；以及
一氮化镓半导体层，形成于所述硅层上，其中所述氮化镓半导体层的一侧壁与一底表面之间的夹角为小于90度，且其中所述氮化镓半导体层的所述侧壁与所述硅层的一侧壁形成一连续倾斜侧壁。
16.根据权利要求15所述的半导体结构，其特征在于，所述氮化镓半导体层的所述侧壁与所述底表面之间的夹角为50度至85度。
17.根据权利要求15所述的半导体结构，其特征在于，所述硅层的一侧壁与一底表面之间的夹角为小于90度。
18.根据权利要求15所述的半导体结构，其特征在于，所述连续倾斜侧壁与所述氮化铝衬底的所述上表面之间的夹角为50度至85度。
19.根据权利要求15所述的半导体结构，其特征在于，所述氮化镓半导体层为一氮化镓外延层，直接形成于所述硅层的晶面上。
20.根据权利要求15所述的半导体结构，其特征在于，所述边缘区域环绕所述硅层。
CN201910269425.5A 2019-04-04 2019-04-04 半导体结构及其制造方法 Active CN111785609B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910269425.5A CN111785609B (zh) 2019-04-04 2019-04-04 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910269425.5A CN111785609B (zh) 2019-04-04 2019-04-04 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111785609A CN111785609A (zh) 2020-10-16
CN111785609B true CN111785609B (zh) 2023-06-23

Family

ID=72755200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910269425.5A Active CN111785609B (zh) 2019-04-04 2019-04-04 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111785609B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0935280B1 (en) * 1998-02-04 2004-06-09 Canon Kabushiki Kaisha SOI substrate
TWI451480B (zh) * 2010-10-08 2014-09-01 Academia Sinica 三族氮化物半導體之製造方法
TWI433231B (zh) * 2010-12-02 2014-04-01 Epistar Corp 一種半導體元件的製作方法
CN103400913B (zh) * 2013-07-22 2016-03-02 南昌黄绿照明有限公司 一种用于生长六方相GaN的矩形图形化硅衬底
CN104576840B (zh) * 2013-10-15 2017-08-04 江苏积汇新能源科技有限公司 在硅衬底上制备氮化镓led的方法
US9627199B2 (en) * 2013-12-13 2017-04-18 University Of Maryland, College Park Methods of fabricating micro- and nanostructure arrays and structures formed therefrom
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
CN108288583B (zh) * 2017-01-10 2020-07-10 清华大学 一种采用硅基底生长氮化镓外延的方法
TWI619249B (zh) * 2017-05-31 2018-03-21 環球晶圓股份有限公司 高電子遷移率電晶體結構及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
硅衬底生长的InGaN/GaN多层量子阱中δ型硅掺杂n-GaN层对载流子复合过程的调节作用;周之琰 等;;发光学报(12);80-87 *

Also Published As

Publication number Publication date
CN111785609A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
KR101716049B1 (ko) 반도체 디바이스 및 이의 제조 방법
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
JP5970736B2 (ja) 半導体装置の製造方法
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US8653558B2 (en) Semiconductor device and method of making
US10147811B2 (en) Process of forming a high electron mobility transistor (HEMT)
JP2008166469A (ja) 窒化物半導体装置とその製造方法
KR101932327B1 (ko) 반도체 웨이퍼 및 방법
CN103545360A (zh) 高电子迁移率晶体管及其形成方法
JP2006286951A (ja) 半導体装置の製造方法
CN112531025A (zh) 高电子迁移率晶体管
JP2008091699A (ja) 半導体トランジスタの製造方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US11011391B2 (en) Semiconductor structure and method for fabricating the same
US8815017B2 (en) Method of manufacturing semiconductor device and method of cleaning semiconductor substrate
CN111785609B (zh) 半导体结构及其制造方法
US11682713B2 (en) Methods of fabricating semiconductor structures with two-step etching
KR101105918B1 (ko) 질화물 반도체 소자의 제조방법
US20210167165A1 (en) Semiconductor devices and methods of manufacturing the same
TWI718506B (zh) 半導體結構及其製造方法
CN109755308B (zh) 半导体结构和高电子迁移率晶体管的制造方法
TWI653683B (zh) 半導體結構和高電子遷移率電晶體的製造方法
TW202010125A (zh) 半導體裝置及其製造方法
JP7057473B1 (ja) 半導体装置および半導体装置の製造方法
JP2013187285A (ja) エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant