KR101789586B1 - 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101789586B1
KR101789586B1 KR1020100123603A KR20100123603A KR101789586B1 KR 101789586 B1 KR101789586 B1 KR 101789586B1 KR 1020100123603 A KR1020100123603 A KR 1020100123603A KR 20100123603 A KR20100123603 A KR 20100123603A KR 101789586 B1 KR101789586 B1 KR 101789586B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light scattering
electrode
delete delete
Prior art date
Application number
KR1020100123603A
Other languages
English (en)
Other versions
KR20120062374A (ko
Inventor
조수범
이대우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100123603A priority Critical patent/KR101789586B1/ko
Priority to US13/181,611 priority patent/US8916892B2/en
Priority to TW100132775A priority patent/TW201225280A/zh
Priority to CN201110289594.9A priority patent/CN102487128B/zh
Publication of KR20120062374A publication Critical patent/KR20120062374A/ko
Priority to US14/535,806 priority patent/US9166205B2/en
Application granted granted Critical
Publication of KR101789586B1 publication Critical patent/KR101789586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/36—Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • B05D1/38—Successively applying liquids or other fluent materials, e.g. without intermediate treatment with intermediate treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0254—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/06—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain multicolour or other optical effects
    • B05D5/061—Special surface effect
    • B05D5/063—Reflective effect
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/008—Surface plasmon devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 박막화를 구현할 수 있으며 내열성이 향상된 광 산란 기판, 이의 제조 방법 및 이를 포함하는 표시 장치를 제공한다. 본 발명의 광 산란 기판은, 기판의 적어도 일 면에 부착된 복수의 금속 나노 입자로 이루어진 광 산란층을 포함하고, 상기 금속 나노 입자가 상기 기판 상에서 금속 입자의 응집으로 형성되며 표면 플라즈몬 현상을 나타낸다.

Description

광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{Light-scattering substrate, manufacturing method thereof, Organic light emitting display device comprising thereof and manufancturing method of the organic light emitting display device }
본 발명은 광 산란 기판, 이의 제조 방법 및 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 박막화를 구현할 수 있으며 내열성이 향상된 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.
최근 디스플레이의 대형화에 따라 화면을 균일하게 밝게 표시시키는 것이 관심이 되고 있으며, 이를 위해 중요한 요소가 산란이다. 많은 디스플레이 장치는 광원을 유효하게 이용하기 위해 광 산란 시트 또는 필름 등을 이용하고 있다.
광 산란 필름은 특정 방향에 입사한 좁은 영역의 빛을 광범위한 방향으로 분산시키는 기능을 한다. 이러한 광 산란 필름은 일반적으로 폴리머 필름의 내부에 광 확산 미립자를 삽입하는 구조를 취하고 있으며, 광 산란 특성을 실현하기 위해서 광 확산 미립자의 굴절률, 크기, 형상 등을 제어하는 시도가 계속되고 있다. 그러나, 이러한 광 산란 필름은 광 확산 미립자로 인해 대체로 약 5~10 μm의 두께가 되어야 원하는 수준의 광 산란 특성을 구현할 수 있어 박막화가 어렵다. 또한, 통상적인 플라스틱 필름의 경우 내열성이 약해 디스플레이 장치 제조시 후속 공정인 TFT 제조 공정 등에 노출되면 필름 특성이 열화된다.
본 발명이 해결하려는 과제는, 박막화를 구현할 수 있으며 내열성이 향상된 광 산란 기판을 제공하고자 하는 것이다.
본 발명이 해결하려는 다른 과제는, 상술한 광 산란 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 해결하려는 또 다른 과제는 상술한 광 산란 기판을 포함하는 유기 발광 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하려는 또 다른 과제는 상기 유기 발광 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 광 산란 기판은, 기판의 적어도 일 면에 부착된 복수의 금속 나노 입자로 이루어진 광 산란층을 포함하고, 상기 금속 나노 입자가 상기 기판 상에서 금속 입자의 응집으로 형성되며 표면 플라즈몬 현상을 나타낸다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 광 산란 기판의 제조 방법은 기판 상에 금속 박막을 형성하는 단계 및 상기 금속 박막을 열처리하여 금속 나노 입자로 이루어진 광 산란층을 형성시키는 단계를 포함한다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 기판 상에 형성된 금속 나노 입자로 이루어진 광 산란층, 상기 금속 나노 입자를 포함하도록 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 채널 영역과 소스 및 드레인 영역을 구비하는 활성층, 상기 활성층 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 상기 채널 영역과 중첩되도록 형성되는 게이트 전극, 상기 게이트 절연막 상에 상기 게이트 전극을 덮도록 형성되며, 상기 소스 및 드레인 영역을 노출시키는 콘택홀을 포함하는 층간 절연막, 상기 층간 절연막 상에 형성되고 상기 콘택홀을 통하여 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극, 상기 층간 절연막 상에 형성되고 상기 소스 및 드레인 전극과 연결되는 제1 전극, 및 상기 층간 절연막 상에 형성되고 상기 제1 전극을 노출시키는 화소정의막을 포함한다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 기판 상에 형성된 채널 영역과 소스 및 드레인 영역을 구비하는 활성층, 상기 기판 및 상기 활성층 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 상기 채널 영역과 중첩되도록 형성되는 게이트 전극, 상기 게이트 절연막 상에 상기 게이트 전극을 덮도록 형성되며, 상기 소스 및 드레인 영역을 노출시키는 제1 콘택홀을 포함하는 층간 절연막, 상기 층간 절연막 상에 형성되고 상기 제1 콘택홀을 통하여 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극, 상기 층간 절연막 상에 형성되고 상기 소스 및 드레인 전극중 어느 하나를 노출시키는 제2 콘택홀을 포함하는 패시베이션층, 상기 패시베이션층 상에 상기 제2 콘택홀을 통하여 상기 소스 및 드레인 전극 중 어느 하나와 연결되는 투명 제1 전극, 상기 층간 절연막 상에 형성되고 상기 제1 전극의 소정 영역을 노출시키는 화소정의막, 상기 화소정의막에 의해 노출된 상기 제1 전극 상에 형성된 유기 발광층, 상기 화소정의막 및 상기 유기 발광층 상에 형성된 투명 제2 전극, 및 상기 제2 전극의 상면에 부착된 복수의 금속 나노 입자로 이루어진 광 산란층을 포함한다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 투명 기판 상에 금속 박막을 적층하고 이를 열처리하여 상기 금속을 응집시켜 상기 기판 상에 부착된 복수의 금속 입자를 형성하는 단계, 및 상기 금속 입자가 포함되도록 상기 기판 상에 버퍼층을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따른 광 산란 기판의 제조 방법은 기판의 적어도 일 면에 부착된 금속 나노 입자를 기판 상에서 직접 형성할 수 있다.
본 발명의 일 실시예에 따른 광 산란 기판은 기판 상에 부착된 금속 나노 입자가 광 산란 효과를 일으키므로 광 산란 입자를 필름 또는 시트 등에 삽입할 필요가 없다.
본 발명의 일 실시예에 따른 광 산란 기판은 광 산란 입자를 내포할 수 있는 필름 또는 시트 등의 장착이 필요없으므로 박막화가 가능하다.
본 발명의 일 실시예에 따른 광 산란 기판은 내열성이 우수하여, 광 산란 기판이 사용되는 표시 장치의 후속 공정시 고온에 노출되더라도 물성의 변성이 일어나지 않는다.
본 발명의 일 실시예에 따른 광 산란 기판은 액정 디스플레이 장치 또는 유기 발광 표시 장치 등에 기판을 대체하여 사용 가능하다. 본 발명의 일 실시예에 따른 광 산란 기판이 표시 장치의 기판으로 사용되는 경우 별도의 광 확산 시트 또는 필름 등의 장착이 필요없다.
도 1은 본 발명의 일 실시예에 따른 광 산란 기판의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 광 산란 기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 광 산란 기판의 제조 방법의 공정순서도이다.
도 4 내지 도 6는 본 발명의 일 실시예에 따른 광 산란 기판의 제조 방법을 공정 순서에 따라 도시한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 12 내지 도 23은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도들이다.
도 24는 본 발명의 일 실시예에 따른 광 산란 기판의 광 산란층의 두께에 따른 산란도를 측정한 결과이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 광 산란 기판에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 광 산란 기판의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 광 산란 기판(100)은 기판 (110)상에 형성된 광 산란층(120)을 포함한다.
기판(110)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 저마늄(SiGe) 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등이 될 수 있으며, 디스플레이용으로 사용되는 기판이라면 제한없이 이용될 수 있다. 또한, 셀룰로오스 트리아세테이트(TAC) 등과 같은 셀룰로오스 유도체, 폴리에틸렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리아릴레이트와 같은 폴리에스테르계 수지, 폴리술폰, 폴리에테르술폰(PES)과 같은 폴리술폰계 수지, 폴리에테르케톤(PEK), 폴리에테르에테르케톤(PEEK)과 같은 폴리에테르케톤계 수지, 폴리카보네이트계 수지, 폴리올레핀 아크릴계 수지, 스티렌계 수지 및 이들의 공중합체로 이루어진 군으로부터 선택된 단독 또는 이들의 혼합물로 형성될 수 있다.
기판(110)은 10 nm 내지 100 nm의 두께로 형성될 수 있다. 상기 범위의 두께로 형성되는 경우 광 산란 기판의 박막화를 구현할 수 있으며, 광 산란 기판에 적절한 강도를 부여할 수 있다.
광 산란층(120)은 기판(110) 상에 형성되며 복수의 금속 나노 입자로 이루어진다.
상기 금속 나노 입자는 기판(110)의 상면에 부착되어 있으며, 기판(110)의 전면을 덮고 있지 않아도 무방하고, 기판(110)의 일부는 노출될 수 있다. 본 실시예에 따른 광 산란층(120)은 시트 또는 필름 내에 광 산란 입자가 삽입되어 있는 형태가 아닌 기판 상에 부착된 복수의 금속 나노 입자가 광 산란층(120)을 구성하게 되므로 금속 나노 입자를 내포하기 위한 별도의 필름 또는 시트 등이 필요없어 박막화의 구현이 가능하다.
상기 금속 나노 입자는 원형, 타원형, 무정형 등 그 형태에 제한이 없으며, 복수의 입자가 서로 중첩되어 다층으로 형성되어도 무방하다.
상기 금속 나노 입자의 직경은 50 nm 내지 500 nm로 형성될 수 있다. 상기 금속 나노 입자들의 직경이 균일하지 않으므로 상기 직경은 평균 직경을 의미한다. 상기 금속 나노 입자의 직경이 상기 범위 내인 경우 박막화를 구현할 수 있으며, 광 산란 효율을 높여 표시 화면의 밝기를 균일하게 할 수 있을 뿐만 아니라 고휘도를 부여한다.
상기 금속 나노 입자는 표면 플라즈몬(surface plasmon)현상을 나타내는 금속으로 형성될 수 있다. 상기 표면 플라즈몬 현상을 나타내는 금속은 외부 자극에 의해 전자의 방출이 쉽고 음의 유전 상수를 갖는 것으로서, 구체적으로 상기 금속 나노 입자는 구리(Cu), 니켈(Ni), 코발트(Co), 철(Fe), 아연(Zn), 티탄(Ti), 크롬(Cr), 은(Ag), 금(Au), 백금(Pt), 알루미늄(Al), 팔라듐(Pd) 및 이들의 합금으로 이루어진 군으로부터 선택된 단독 또는 이들의 혼합물을 사용할 수 있다. 바람직하게는, 상기 금속 나노 입자는 산란성이 우수하고 표면 안정성이 우수한 은, 금 및 이들과 구리, 팔라듐 등과의 합금으로 형성될 수 있다.
표면 플라즈몬은 금속의 표면에서 자유전자가 집단적으로 진동하는 유사 입자를 의미한다. 본 실시예에서는 빛이 표면 플라즈몬 현상을 나타내는 상기 금속 나노 입자의 표면에 도달하면 도달된 빛이 상기 금속 나노 입자를 진동시킴으로써 빛을 산란시키므로 산란 현상이 나타난다.
상기 금속 나노 입자는 기판(110) 상에서 금속의 응집으로 형성된다. 기판(110) 상에 도포된 금속의 응집으로 형성되는 바, 기판(110)의 일부는 금속 의 응집으로 인해 노출될 수도 있다.
상기 금속의 응집은 열처리로 인해 일어날 수 있다. 따라서, 상기 금속 나노 입자는 표면 플라즈몬 현상을 나타내는 금속 중 표면 에너지가 커서 열처리 시 기판(110) 상에서 응집이 가능한 금속으로 형성되는 것이 바람직하며, 구체적으로 은, 금, 이들의 혼합물 또는 이들과 구리, 니켈, 코발트, 철, 아연, 티탄, 크롬, 백금, 알루미늄, 팔라듐 등과의 합금으로 형성될 수 있다. 이 때, 은 또는 금은 총 합금에 대하여 80 중량% 이상으로 포함될 수 있다. 80 중량% 이상으로 포함되는 경우 응집에 의한 금속 나노 입자가 형성될 수 있으며, 광 산란 효과도 우수하다.
본 실시예에 따른 광 산란층(120)은 시트 또는 필름 등의 내부에 금속 나노 입자를 삽입시키는 것이 아니라 기판(110) 상에서 금속 입자의 응집으로 광 산란층(120)이 형성되므로 박막화에 유리하다. 또한, 필름 또는 시트를 사용하지 않으므로 내열성이 증가되고, 기판(110)을 플라스틱이 아닌 유리, 실리콘 또는 석영 등을 사용하는 경우에는 내열성이 더욱 향상될 수 있다.
이하, 도 2를 참조하여 본 발명의 다른 실시예에 따른 광 산란 기판에 대해 설명한다. 도 2는 본 발명의 다른 실시예에 따른 광 산란 기판의 단면도이다. 본 실시예에 따른 광 산란 기판은 도 1의 광 산란 기판과 비교시 광 산란층이 다중층으로 형성되고 투명 전도층을 포함한다는 점이 상이하고, 동일한 구성을 갖는다. 이에 이하에서는 이를 중심으로 설명하고 동일한 구성은 동일한 부호를 붙이며 자세한 설명을 생략한다.
도 2를 참조하면, 본 실시예에 다른 광 산란 기판(200)은 기판(110), 제1 투명 전도층(230), 제2 투명 전도층(210), 제1 광 산란층(220) 및 제2 광 산란층(240)을 포함한다.
제1 투명 전도층(230)은 제2 투명 전도층(210) 및 제1 광 산란층(220) 상에 형성되며, 제1 광 산란층(220)이 제1 투명 전도층(230) 내에 포함되도록 형성될 수 있다. 제1 투명 전도층(230)은 제1 광 산란층(220)의 금속 나노 입자로 인한 광 산란 현상을 극대화시키며, 후속 공정이 고온에서 진행되는 경우 금속 나노 입자가 다시 응집되는 현상을 방지하는 역할을 할 수 있다.
제1 투명 전도층(230)은 투명하고 전도성을 부여할 수 있는 물질이라면 제한이 없으나, 바람직하게는 투명성, 전도성 및 내열성 등이 우수한 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO 또는 In2O3 등의 물질을 사용할 수 있다.
제1 투명 전도층(230)은 1 내지 50 nm의 두께로 형성될 수 있다. 상기 범위의 두께로 형성되는 경우 광 산란 효과를 더욱 증대시킬 수 있으며, 광 산란 시트에 내열성을 부가할 수 있다.
제2 투명 전도층(210)은 기판(110)과 제1 광 산란층(220)의 사이에 형성될 수 있다. 제2 투명 전도층(210)은 금속 나노 입자로 인한 광 산란 현상을 극대화시키며, 광 산란 기판에 내열성을 부여할 뿐만 아니라 제1 광 산란층(220)과 기판(110)의 접착력을 향상시키는 역할을 할 수 있다.
제2 투명 전도층(210)은 투명하고 전도성을 부여할 수 있는 물질이라면 제한이 없으나, 바람직하게는 투명성, 전도성 및 내열성 등이 우수한 ITO, IZO, ZnO 또는 In2O3 등의 물질을 사용할 수 있다. 제2 투명 전도층(210)은 당업자의 필요에 따라 생략할 수 있다.
도 2는 이중층의 투명 전도층 및 이중층의 광 산란층을 포함하는 경우를 예시하나, 본 발명은 이에 한정되지 않는다. 제1 광 산란층(220) 상에 제1 광 산란층(220)을 내포할 수 있도록 제1 투명 전도층(230)을 형성하고, 제1 투명 전도층(230) 상에 제2 광 산란층(240)을 형성할 수 있으며, 이와 같은 과정을 반복하여 복수의 광 산란층을 갖는 광 산란 기판을 형성할 수 있다. 복수의 광 산란층을 포함하는 경우 광 산란 효과가 더욱 증대된다.
상술한 바와 같이 본 발명에 따른 광 산란 기판은 별도의 필름 또는 시트 등을 삽입할 필요가 없어 박막화가 가능하며, 통상적인 필름 또는 시트보다 내열성이 우수하다.
이하, 도 3 및 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 광 산란 기판의 제조 방법에 대해 설명한다. 도 3은 본 실시예에 따른 광 산란 기판의 제조 방법의 공정순서도이며, 도 4 내지 도 6은 본 실시예에 따른 광 산란 기판의 제조 방법을 공정순서별로 도시한 단면도들이다.
도 3을 참조하면, 본 실시예에 따른 광 산란 기판의 제조 방법은 금속 박막 형성 단계(S10), 열처리 단계(S20) 및 투명 전도층 형성 단계(S30)를 포함한다.
도 4를 참조하면, 금속 박막 형성 단계(S10)는 기판(310) 상에 금속 박막(320)을 형성하는 단계이다.
구체적으로, 기판(310)의 적어도 일 면에 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition)의 방법 등으로 금속 박막(320)을 증착하는 단계이다.
기판(310)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 저마늄(SiGe) 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등이 될 수 있으며, 디스플레이용으로 사용되는 기판이라면 제한없이 이용될 수 있다. 또한, 수지로 형성될 수 있으며, 바람직하게는 TAC 등의 내열성이 우수한 수지를 사용할 수 있다.
금속 박막(320)은 기판(310)의 적어도 일 면에 형성될 수 있으며, 기판(310)의 양 면에 모두 형성되어도 무방하다.
금속 박막(320)은 은, 금, 이들의 혼합물 또는 이들과 구리, 니켈, 코발트, 철, 아연, 티탄, 크롬, 백금, 알루미늄, 팔라듐 등과의 합금으로 형성될 수 있다. 상기 은 또는 금은 표면 에너지가 커서 열처리시 입자의 응집이 일어날 수 있으며, 표면 플라즈몬 현상을 나타낼 수 있다. 구체적으로는, 은, 팔라듐 및 구리와의 합금으로 형성될 수 있다. 이 때, 상기 은(Ag)은 합금 총 중량에 대하여 80 중량% 이상으로 포함될 수 있다.
금속 박막(320)은 100 내지 200 Å의 두께로 형성될 수 있다. 상기 두께로 형성되는 경우 후속 열처리 단계(S20)에서 금속 입자의 응집에 의한 금속 나노 입자가 형성될 수 있으며 박막화의 구현이 가능하다.
도 5를 참조하면, 열처리 단계(S20)는 금속 박막(320)을 열처리하여 금속 나노 입자로 이루어진 광 산란층(330)을 형성하는 단계이다.
구체적으로, 금속 박막(320)을 열처리(annealing)하여 금속 박막 내의 금속 입자를 응집(agglomeration)시켜 기판(310) 상에 부착된 복수의 금속 나노 입자를 생성하는 단계이다.
금속 박막(320)에 열을 가하면 은 또는 금 등은 표면 에너지가 커서 주위의 입자들과 응집되어 금속 나노 입자를 형성하게 된다. 이와 같이 형성된 금속 나노 입자는 그 크기 및 형태가 다양하며, 기판(310) 상에 입자의 형태로 부착되어 존재하면서 빛이 도달하면 표면 플라즈몬으로 인해 빛을 산란시킨다.
금속 박막(320)의 두께가 증가할 수록 금속 나노 입자의 직경이 증가하는 경향을 나타낸다. 또한, 순수한 금속으로 금속 박막(320)을 형성하는 경우 합금으로 형성하는 경우보다 동일 조건에서 더 큰 직경을 갖는 금속 나노 입자가 형성된다. 구체적으로, 순수한 은을 증착시켜 열처리하여 금속 나노 입자를 형성하는 경우 은의 응집으로 기판이 노출되는 면적이 상대적으로 넓으나, 은, 팔라듐 및 구리의 합금을 열처리하여 금속 나노 입자를 형성하는 경우에는 팔라듐 또는 구리가 은의 응집을 저해하는 작용을 하여 기판이 노출되는 면적이 감소하는 경향을 나타낸다. 상기 금속 나노 입자의 직경이 증가함에 따라 산란도가 증가하는 경향을 나타내기는 하나 당업자가 원하는 산란도를 고려하여 금속 재료를 선택함으로써 금속 나노 입자의 직경을 조절할 수 있다. 구체적으로, 상기 금속 나노 입자는 평균 직경이 50 내지 500 nm가 되도록 형성될 수 있다. 상기 직경 범위 내에서 산란도가 우수하다.
상기 열처리는 퍼니스(furnace)를 이용한 열 어닐링, 레이저 어닐링, 또는 순간 어닐링(Rapid Thermal Annealing, RTA)등의 방법으로 수행될 수 있으며, 공기 또는 질소와 같은 불활성 대기하에 1시간 동안 200 내지 350 ℃의 온도에서 수행될 수 있다. 상기 열처리는 당업자가 임의로 그 조건을 변형할 수 있으나, 200 내지 350 ℃의 온도에서 수행하는 것이 바람직하다. 상기 온도 범위 내에서 기판(310)의 다른 물성에 영향을 미치지 않으면서 금속 입자들의 응집이 원활히 이루어질 수 있다. 이와 같이 본 실시예의 광 산란층(330)은 필름 또는 시트 등의 내부에 금속 나노 입자를 삽입시키지 않고 기판(310) 상에서 열처리로 형성된 금속 나노 입자로 이루어지므로 박막화의 구현이 가능하며, 내열성이 향상된다.
도 6을 참조하면, 투명 전도층 형성 단계(S30)는 기판(310) 상에 투명 전도성 물질을 증착시켜 상기 금속 나노 입자를 포함하는 투명 전도층(340)을 형성하는 단계이다.
구체적으로, 기판(310) 및 광 산란층(330) 상에 화학 기상 증착 등의 방법으로 ITO 또는 IZO 등의 투명하고 전도성이 우수한 물질을 증착시켜 투명 전도층(340)을 형성하는 단계이다.
투명 전도층(340)은 상기 금속 나노 입자의 광 산란 효과를 더욱 증대시킬 수 있으며, 후속 공정 등에서 고온에 노출시 금속 나노 입자를 보호하는 역할을 수행할 수 있다.
이와 같은 금속 박막 형성 단계(S10), 열처리 단계(S20) 및 투명 전도층 형성 단계(S30)를 반복하여 수행하여 투명 전도층과 광 산란층이 반복적으로 형성된 광 산란 기판을 제조할 수 있다. 또한, 상기 금속 박막 형성 단계(S10) 전에 기판 상에 투명 전도층을 형성하고 상기 투명 전도층 상에 금속 박막을 형성할 수도 있다.
이하, 도 7을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명한다. 도 7은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 7을 참조하면, 본 실시예에 따른 유기 발광 표시 장치는 기판(110), 광 산란층(120), 버퍼층(20), 활성층(30), 게이트 절연막(40), 게이트 전극(41), 층간 절연막(51), 소스 및 드레인 전극(52, 53), 패시베이션층(61), 제1 전극(70) 및 화소정의막(80)을 포함한다.
기판(110)은 투명 기판, 석영, 세라믹, 실리콘 기판, 플라스틱 등의 플렉시블 기판 등 당업자의 필요에 따라 적절히 선택할 수 있으며, 바람직하게는 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 상기 플라스틱은 폴리에틸렌나프탈레이트(polyethylenennapthalate), 폴리이미드(polyimide), 폴리알릴레이트(polyallylate), 폴리페닐렌설파이드(polyphenylenesulfide), 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리카보네이트(polycarbonate), 폴리에틸렌테레프탈레이드(polyethyeleneterepthalate), 폴리술폰(polysulphone), 폴리에테르이미드(polyetherimide), 셀룰로오스 트리아세테이트(cellulosetriacetate), 및 셀룰로오스아세테이트프로피오네이트 (celluloseacetatepropionate)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
광 산란층(120)은 기판(110)의 전면 상에 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition)의 방법 등으로 금속 박막을 형성하고 이를 열처리하여 형성된 금속 나노 입자로 이루어진다. 본 실시예의 유기 발광 표시 장치는 이와 같이 기판(110) 상에 직접 금속 나노 입자로 이루어진 광 산란층(120)이 형성되므로 별도의 광 확산 시트 또는 필름을 삽입할 필요가 없다.
광 산란층(120)은 표면 플라즈몬 현상을 나타내는 복수의 금속 나노 입자로 구성되어 유기 발광 표시 장치의 유기 발광층(미도시)에서 발생한 빛을 산란시키는 역할을 한다. 상기 금속 나노 입자는 그 직경이 다양하고, 원형 또는 타원형 등 그 형태에 제한이 없다. 또한, 상기 금속 나노 입자는 복수의 입자가 중첩되어 다층을 이룰 수도 있다. 상기 금속 나노 입자가 형성되는 과정에서 기판(110)의 일부는 노출될 수 있다. 상기 금속 나노 입자는 평균 직경이 50 nm 내지 500 nm로 형성될 수 있다.
버퍼층(20)은 기판(10)의 상부에 평활한 면을 형성하고 기판(110)으로 불순물이 침투하는 것을 차단하기 위하여 형성된다. 버퍼층(20)은 이러한 역할을 수행할 수 있는 것이라면 그 재료에 구애받지 않으며, 바람직하게는 SiO2 및/또는 SiNx 등으로 형성할 수 있다.
버퍼층(20)은 기판(110)의 전면 상에 형성되며, 광 산란층(120)을 완전히 덮을 수 있도록 형성된다. 즉, 버퍼층(20) 내에 광 산란층(20)의 금속 나노 입자가 포함되게 된다.
활성층(30)은 버퍼층(20) 상에 형성되며, 비정질 실리콘 또는 다결정 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있다. 활성층(30)은 불순물 이온이 주입되지 않은 채널 영역(32) 및 채널 영역(32)의 양측으로 p형 또는 n형의 불순물 이온이 주입된 소스 및 드레인 영역(31, 33)을 포함한다. 상기 불순물 이온은 트랜지스터의 종류에 따라 달라질 수 있다. N형 박막트랜지스터를 제조하는 경우에는 P, As, Sb 등의 5가 불순물 이온을 주입할 수 있으며, P형 박막트랜지스터를 제조하는 경우에는 B, Al, Ga, In 등의 3가 불순물 이온을 주입할 수 있다.
게이트 절연막(40)은 기판(110)의 전면 상에 형성되며, 버퍼층(20) 및 활성층(30) 상에 형성된다. 게이트 절연막(40)은 화학 기상 증착, 플라즈마 화학 기상 증착 등의 당업계에 공지된 통상의 방법으로 형성될 수 있다. 게이트 절연막(40)은 무기물, 유기물 또는 유기물과 무기물의 혼합물로 형성될 수 있으며, 상기 무기물로는 예를 들어, SiO2, SiNx 또는 SiON 등을 사용할 수 있다.
게이트 전극(41)은 게이트 절연막(40) 상에 형성되며, 활성층(30)의 채널 영역(32)과 중첩된다. 게이트 전극(41)은 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag 의 이중층 또는 다중층 구조로 형성할 수 있다. 즉, 배선 저항을 줄이기 위해 다중층의 도전막을 순차적으로 적층하여 형성할 수 있으며, 구체적으로, Mo/Al/Mo. MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo 로 이루어진 다중층 구조를 취할 수 있다.
층간 절연막(51)은 게이트 전극(41)을 덮도록 게이트 절연막(40) 상에 형성되며, 층간 절연막(51)의 상부면은 평탄하게 형성될 수 있다. 층간 절연막(51)에는 활성층(30)의 소스 및 드레인 영역(31, 33)을 노출하는 콘택홀(54, 55)이 형성된다.
층간 절연막(51)은 무기 절연막 또는 유기 절연막으로 형성될 수 있다. 층간 절연막(51)을 형성하는 무기 절연막으로는 예를 들어, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있고, 유기 절연막으로는 예를 들어, 일반 범용고분자(PMMA, PS), phenol 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함될 수 있다. 층간 절연막(51)은 무기 절연막과 유기 절연막의 복합 적층체로도 형성될 수 있다.
소스 및 드레인 전극(52, 53)은 층간 절연막(51) 상에 형성되며, 각각 콘택홀(54, 55)을 통하여 활성층(30)의 소스 및 드레인 영역(31, 33)에 접한다.
소스 및 드레인 전극(52, 53)은 Mo, W, MoW, AlNd, Ti, Al, Al 합금, Ag 및 Ag 합금 등으로 이루어진 군에서 선택되는 하나의 물질로 단일층으로 형성하거나, 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag의 2층 구조 또는 그 이상의 다중막 구조, 즉, Mo/Al/Mo, MoW/Al-Nd/MoW, Ti/Al/Ti, Mo/Ag/Mo 및 Mo/Ag-합금/Mo 등으로 이루어진 군에서 선택되는 하나의 적층구조로 형성될 수 있다.
패시베이션층(61)은 층간 절연막(51) 및 소스 및 드레인 전극(52, 53)상에 형성되며, 소스 및 드레인 전극(52, 53)중 어느 하나를 노출하는 콘택홀(62)이 형성되어 있다. 패시베이션층(61)은 무기 절연막 또는 유기 절연막으로 형성될 수 있다.
제1 전극(70)은 패시베이션층(61) 상에 형성되며, 콘택홀(62)을 통하여 소스 및 드레인 전극(52, 53) 중 어느 하나와 연결된다. 제1 전극(70)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함하는 투명 도전막으로 형성될 수 있다.
화소정의막(80)(Pixel Difined Layer)은 패시베이션층(61) 상에 형성되며, 제1 전극(70)을 노출시킨다. 화소정의막(80)은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지 및 벤조사이클로부텐으로 이루어진 군으로부터 선택된 단독 또는 이들의 혼합물로 형성될 수 있다.
이하, 도 8을 참조하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 8은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대한 단면도이다. 본 실시예에 따른 유기 발광 표시 장치를 도 7의 유기 발광 표시 장치와 비교할 때, 투명 전도층(130)이 형성되는 점을 제외하고는 동일한 구성을 갖는다. 이에 이하에서는 이를 중심으로 설명하고 동일한 구성을 동일한 부호를 붙이며 자세한 설명을 생략한다.
도 8을 참조하면, 본 실시예에 따른 유기 발광 표시 장치는 기판(110), 광 산란층(120), 투명 전도층(130), 버퍼층(20), 활성층(30), 게이트 절연막(40), 게이트 전극(41), 층간 절연막(51), 소스 및 드레인 전극(52, 53), 패시베이션층(61), 제1 전극(70) 및 화소정의막(80)을 포함한다.
투명 전도층(130)은 기판(110) 및 광 산란층(120) 상에 형성되며, 광 산란층(120)을 덮으면서 형성되어, 광 산란층(120)의 금속 나노 입자는 투명 전도층(130) 상에 포함되게 된다. 투명 전도층(130)은 광 산란층(120)의 금속 나노 입자의 광 산란 효과를 증대시키며, 후속 공정에서 고온으로 인해 금속 나노 입자들끼리 다시 응집하는 현상을 억제한다. 투명 전도층(130)은 ITO, IZO, ZnO 또는 In2O3 등으로 형성될 수 있다.
투명 전도층(130)은 1 내지 50 nm의 두께로 형성될 수 있다. 상기 범위의 두께로 형성되는 경우 광 산란 효과를 더욱 증대시킬 수 있으며, 유기 발광 표시 장치의 내열성이 향상된다.
도 8은 광 산란층(120) 및 투명 전도층(130)이 단일층으로 형성된 경우를 예시하나, 본 발명은 이에 한정되지 않는다. 투명 전도층(130) 상에 금속 박막을 형성하고 열처리하여 금속 나노 입자로 이루어진 제2 광 산란층(미도시)을 형성하고 제2 광 산란층 상에 다시 제2 투명 전도층(미도시)을 형성할 수 있으며, 이러한 과정을 반복하여 다중층의 광 산란층 및 투명 전도층을 포함하는 유기 발광 표시 장치를 제조할 수 있다.
이하, 도 9를 참조하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대한 단면도이다. 본 실시예에 따른 유기 발광 표시 장치를 도 8의 유기 발광 표시 장치와 비교할 때, 광산란층(120) 및 투명 전도층(130)이 기판(110)의 하부에 형성되는 점을 제외하고는 동일한 구성을 갖는다. 이에 이하에서는 이를 중심으로 설명하고 동일한 구성은 동일한 부호를 붙이며 자세한 설명을 생략한다.
도 9를 참조하면, 본 실시예에 따른 유기 발광 표시 장치는 광 산란층(120), 투명 전도층(130), 기판(110), 버퍼층(20), 활성층(30), 게이트 절연막(40), 게이트 전극(41), 층간 절연막(51), 소스 및 드레인 전극(52, 53), 패시베이션층(61), 제1 전극(70) 및 화소정의막(80)을 포함한다.
광 산란층(120)은 기판(110)의 하부 면에 형성되어 있으며, 복수의 금속 나노 입자로 이루어진다. 광 산란층(120)은 상기 복수의 금속 나노 입자가 기판(110)의 하부 면에 부착되어 있는 형태이다. 광 산란층(120)은 기판(120) 상에서 직접 형성되므로 상기 복수의 금속 나노 입자가 기판에 부착되어 있는 형태로 형성되며, 기판과 연결되지 않은 입자는 나타나지 않는다. 본 실시예에 따른 유기 발광 표시 장치는 빛이 기판 방향으로 방출되는 배면발광형 구조로 기판(110)은 투명한 재료로 형성되는 것이 바람직하다. 빛이 기판(110)을 통하여 방출되면서 광 산란층(120)을 이루고 있는 상기 금속 나노 입자에 의해 산란되게 된다.
투명 전도층(130)은 기판(110)의 하부에 광 산란층(120)보다 두껍게 형성된다. 따라서, 광 산란층(120)의 금속 나노 입자는 투명 전도층(130) 내에 포함되게 된다.
이하, 도 10을 참조하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대한 단면도이다. 본 실시예에 따른 유기 발광 표시 장치를 도 7의 유기 발광 표시 장치와 비교할 때, 제1 전극(70) 상에 광산란층(140), 투명 전도층(141), 유기 발광층(72) 및 제2 전극(73)이 형성되는 점을 제외하고는 동일한 구성을 갖는다. 이에 이하에서는 이를 중심으로 설명하고 동일한 구성은 동일한 부호를 붙이며 자세한 설명을 생략한다.
광 산란층(140)은 제1 전극(70) 상에 형성되며, 복수의 금속 나노 입자로 이루어진다. 상기 복수의 금속 나노 입자는 제1 전극(70) 상에 부착되어 광 산란층(140)을 구성하게 된다. 본 실시예에 따른 유기 발광 표시 장치는 기판(110) 방향으로 화상이 구현되는 배면 발광형으로 제1 전극(70)은 투명한 재료로 형성되는 것이 바람직하며, 유기 발광층(71)에서 발생한 빛이 제1 전극(70)을 투과하기 전에 광 산란층(140)에서 산란된다.
광 산란층(140)은 도 7의 유기 발광 표시 장치와 동일한 방법에 의해 형성될 수 있다. 보다 구체적으로, 상기 금속 나노 입자는 노출된 제1 전극(70)상에 스퍼터링, 화학 기상 증착의 방법 등으로 금속 박막을 형성하고 이를 열처리하여 금속을 응집시켜 형성한다. 이렇게 형성된 금속 나노 입자는 제1 전극(70)상에 부착된 상태로 존재하며, 유기 발광층(71)에서 발생된 빛을 산란시킨다.
투명 전도층(141)은 제1 전극(70) 상에 광 산란층(140)보다 두껍게 형성된다. 따라서, 광 산란층(140)의 광 산란 입자는 투명 전도층(141) 상에 내포되게 된다. 투명 전도층(141)은 ITO, IZO, ZnO 또는 In2O3 등으로 형성될 수 있으며, 상기 금속 나노 입자의 광 산란 효과를 증가시킨다. 투명 전도층(141)은 당업자의 필요에 따라 생략하여도 무방하며, 광 산란층(140) 상에 바로 유기 발광층(71)이 형성되기도 한다.
유기 발광층(71)은 투명 전도층(141) 상에 형성되며, 제1 전극(72)과 제2 전극(73)의 전기적 구동에 의해 발광한다. 유기 발광층(71)은 저분자 또는 고분자 유기물이 사용될 수 있다. 유기 발광층(71)이 저분자 유기물로 형성되는 경우, 유기 발광층(71)을 중심으로 제1 전극(70)의 방향으로 홀 수송층 및 홀 주입층 등이 적층되고, 제2 전극(72) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 상기 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리 스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등이 사용될 수 있으며, 이에 한정되는 것은 아니다.
한편, 고분자 유기물로 형성된 고분자 유기층의 경우에는 유기 발광층(71)을 중심으로 제1 전극(70)의 방향으로 홀 수송층(Hole Transport Layer:HTL)만이 포함될 수 있다. 상기 홀 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(2,4)-ethylene-dihydroxythiophene) 또는 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(70) 상에 형성된다. 유기 발광층(71)은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
제2 전극(72)은 유기 발광층(71) 상에 형성된다. 본 실시예에 따른 유기 발광 표시 장치의 경우, 제1 전극(70)은 애노드 전극으로 사용되고, 제2 전극(72)은 캐소드 전극으로 사용된다. 물론 전극의 극성이 반대로 적용될 수도 있다. 기판(110)의 방향으로 화상이 구현되는 배면 발광형의 경우, 제1 전극(70)은 투명 전극이 되고 제2 전극(72)은 반사 전극이 된다. 상기 제2 전극(72)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li 또는 Ca 등으로 형성될 수 있다. 제2 전극(72) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층(71)을 보호하기 위한 밀봉 부재(미도시)등이 더 구비될 수 있다
이하, 도 11을 참조하여 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다. 도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다. 본 실시예에 따른 유기 발광 표시 장치를 도 7에 따른 유기 발광 표시 장치와 비교할 때, 기판(110) 상에 광 산란층(120)이 형성되어 있지 않고, 제2 전극(72) 상에 광산란층(150) 및 투명 전도층(160)이 형성되는 점을 제외하고는 동일한 구성을 갖는다. 이에 이하에서는 이를 중심으로 설명하고 동일한 구성은 동일한 부호를 붙이며 자세한 설명을 생략한다.
광 산란층(150)은 제2 전극(72) 상에 형성된다. 광 산란층(150)은 도 10의 광 산란층(120, 140)과 마찬가지로 제2 전극(72)상에 부착된 복수의 금속 나노 입자로 이루어진다. 본 실시예에 따른 유기 발광 표시 장치는 기판(110)의 반대 방향으로 화상이 구현되는 전면 발광형으로 제2 전극(72)은 투명 전극이 되고 제1 전극(70)은 반사 전극이 된다. 따라서, 기판(110)의 상부 또는 하부에 광 산란층이 형성될 필요가 없다. 유기 발광층(71)에서 발생한 빛은 제2 전극(72)을 통과하여 광 산란층(150)의 금속 나노 입자에 의해 산란된다.
투명 전도층(160)은 제2 전극(72) 상에 형성되며, 제2 전극(72)과 동일한 물질로 형성될 수 있다. 투명 전도층(160)은 제2 전극(72) 상에 광 산란층(150)보다 두껍게 형성되어 광 산란층(150)의 금속 나노 입자는 투명 전도층(160) 에 내포되게 된다. 투명 전도층(160)은 상기 금속 나노 입자의 광 산란 효과를 증가시키는 역할을 하며, 당업자의 필요에 따라 생략하여도 무방하다.
상술한 바와 같이 본 발명에 따른 유기 발광 표시 장치는 기판(110) 상에 직접 광 산란층(120)을 형성할 수 있으므로 별도로 광 확산 필름 또는 시트를 사용할 필요가 없다. 또한, 유기층 또는 무기층 내에 광 확산 입자 등이 삽입되는 구조가 아닌 금속 나노 입자가 기판(110) 상에 바로 부착되는 구조로 박막화에 유리하고 내열성이 우수하다.
본 발명에 따른 광 산란 기판은 상기 유기 발광 표시 장치 뿐만 아니라, 임의의 광학 기기 및 장치, 예를 들어 액정 표시 장치 등에 사용될 수 있다.
액정 표시 장치는 박막 트랜지스터 등이 배치되어 있는 박막 트랜지스터 기판, 이와 대향되는 대향 기판 및 상기 박막 트랜지스터 기판과 대향 기판 사이에 끼워진 액정층을 포함한다. 본 발명의 실시예에 따른 광 산란 기판은 상기 액정 표시 장치의 박막 트랜지스터 기판 또는 대향 기판 등으로 사용될 수 있다. 본 발명의 실시예에 따른 광 산란층이 기판 상에 직접적으로 형성되어 있는 광 산란 기판을 상기 박막 트랜지스터 기판 또는 대향 기판으로 사용하게 되면 별도로 광 확산 필름을 장착할 필요가 없다. 광 산란 기판에 부착된 금속 나노 입자가 패널에 입사되는 빛을 산란시켜 디스플레이 화면을 밝게 할 수 있을 뿐만 아니라 선명한 화상을 표시할 수 있도록 한다.
또한, 본 발명에 따른 광 산란 기판은 상기 기판이 수지로 구성된 경우에는 필름 또는 시트의 형태로 액정 표시 장치 또는 유기 발광 표시 장치 등에 삽입될 수 있다.
백라이트형(또는 투과형) 액정 표시 장치는 한 쌍의 기판(박막 트랜지스터 기판 및 이와 대향하는 대향 기판)과 상기 한 쌍의 기판 사이의 액정층을 포함하는 액정 셀과 상기 액정 셀의 후방에 배치되어 액정 셀을 비추는 백라이트 유닛을 구비하고 있다. 상기 백라이트 유닛은 광원, 상기 광원의 빛을 액정 셀로 인도하는 도광판 및 반사판을 포함한다. 본 발명의 일 실시예들에 따른 광 산란 기판의 배치 위치는 특별히 제한되지 않으며, 예를 들어, 상기 도광판과 액정 셀 사이, 도광판 표면, 액정 셀의 뒷면, 액정 셀의 표면 등에 배치될 수 있다. 반사형 액정 표시 장치는 액정 셀 및 상기 액정 셀의 후방에 배치되어 입사광을 반사시키는 반사 수단을 포함한다. 본 발명의 실시예들에 따른 광 산란 기판은 상기 반사 수단보다 앞 쪽에 배치되어 있는 한, 그 배치 위치가 한정되지 않는다. 또한, 박막 트랜지스터 액정 표시 장치의 경우 본 발명의 실시예들에 따른 광 산란 기판은 박막 트랜지스터 기판과 대향하는 대향 기판과 편광 필름 사이 등에 위치할 수 있으며, 그 배치 위치가 제한되지 않는다.
유기 발광 표시 장치는 기판의 일 면에 형성된 음극, 유기 전계 발광층 및 양극을 구비하는 표시 패널을 구비한다. 본 발명의 실시예들에 따른 광 산란 기판은 상기 기판의 일 면에 배치할 수 있으며, 그 배치 위치는 특별히 제한되지 않는다.
이하, 도 12 및 도 23을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 설명한다. 도 12 내지 도 23은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 공정순서에 따라 나타낸 단면도이다.
도 12를 참조하면, 기판(110)상에 금속 박막(121)을 증착한다.
기판(110)은 SiO2 를 주성분으로 하는 글라스재로 형성될 수 있으나, 이에 한정되지 않고 플라스틱재 기판 등 다양한 재질로 이루어질 수 있다. 그러나, 본 실시예에 의한 유기 발광 표시 장치는 기판(110) 방향으로 화상이 구현되는 배면 발광형이므로 기판(110)은 투명한 재질로 형성되어야 한다. 금속 박막(121)은 스퍼터링 또는 화학 기상 증착 등의 방법으로 기판(110) 상에 증착될 수 있다. 금속 박막(121)은 표면 플라즈몬 현상을 나타내는 금속 중 표면 에너지가 커서 열처리 시 기판(110) 상에서 응집이 가능한 금속으로 형성되는 것이 바람직하며, 구체적으로 은, 금, 이들의 혼합물 또는 이들과 구리, 니켈, 코발트, 철, 아연, 티탄, 크롬, 백금, 알루미늄, 팔라듐 등과의 합금으로 형성될 수 있다. 이 때, 은 또는 금은 총 합금에 대하여 80 중량% 이상으로 포함될 수 있다. 80 중량% 이상으로 포함되는 경우 응집에 의한 금속 나노 입자가 형성될 수 있으며, 광 산란 효과도 우수하다.
도 12 및 도 13을 참조하면, 금속 박막(121)에 열처리를 하여 광 산란층(120)을 형성한다. 상기 열처리는 퍼니스를 이용한 열 어닐링, 레이저 어닐링, 또는 순간 어닐링 등의 방법으로 수행될 수 있으며, 공기 또는 질소와 같은 불활성 대기하에 1시간 동안 200 내지 350 ℃의 온도에서 수행될 수 있다. 상기 열처리는 당업자가 임의로 그 조건을 변형할 수 있으나, 200 내지 350 ℃의 온도에서 수행하는 것이 바람직하다. 금속 박막(121)에 열처리를 하면 금속이 응집되어 복수의 금속 나노 입자가 형성되며, 이는 기판(110)에 부착된 형태로 존재하게 된다. 또한, 금속이 응집하여 금속 나노 입자가 형성되면서 기판(110)의 일부 영역은 노출되게 된다. 상기 광 산란층(120) 형성 방법은 상술한 광 산란 기판의 제조 방법과 동일하므로 여기서는 자세한 설명을 생략한다.
도 14를 참조하면, 기판(110) 상에 기판(110)의 평활성과 불순 원소의 침투를 차단하기 위하여 버퍼층(20)을 형성한다. 버퍼층(20)은 SiO2 및/또는 SiNx 등을 이용하여 PECVD법, APCVD법, LPCVD법, ERC법 등 다양한 방법에 의해 증착될 수 있다. 버퍼층(20)은 기판(110) 상에 광 산란층(120)보다 두껍게 형성되므로 광 산란층(120)의 금속 나노 입자는 버퍼층(20)에 포함되게 된다.
도 15를 참조하면, 버퍼층(20) 상에 반도체막을 적층하고 이를 패터닝하여 활성층(30)을 형성한다. 상기 반도체막은 비정질 실리콘 또는 다결정 실리콘 등으로 형성될 수 있으며, 상기 패터닝은 마스크를 사용하는 사진 식각 (photolithography) 공정을 이용한다. 상기 다결정 실리콘은 버퍼층(20)상에 직접적으로 증착되어 형성하거나 비정질 실리콘을 증착한 뒤 RTA(Rapid Thermal Ammealing)공정, SPC법(Solid Phase Crystallzation), ELA법(Excimer Laser Annealing), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SLS법(Sequential Lateral Solidification)등 다양한 방법에 의해 결정화될 수 있다.
도 16을 참조하면, 버퍼층(20) 및 활성층(30) 상에 절연 물질을 스퍼터링 또는 화학 기상 증착 등의 방법으로 증착하여 게이트 절연막(40)을 형성한다. 게이트 절연막(40)은 무기물, 유기물 또는 유기물과 무기물의 혼합물로 형성될 수 있으며, 상기 무기물로는 예를 들어, SiO2, SiNx 또는 SiON 등을 사용할 수 있다.
도 17을 참조하면, 게이트 절연막(40) 상에 스퍼터링의 방법 등으로 게이트 전극용 도전막을 형성하고 패터닝하여 활성층(30)의 채녈 영역(30b)과 중첩되는 게이트 전극(41)을 형성한다.
상기 게이트 전극용 도전막은 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag 의 이중층 또는 다중층 구조로 형성할 수 있다.
도 18을 참조하면, 게이트 전극(41)을 마스크로 하여 N형 또는 P형 불순물을 주입하여 전자들의 통로가 되고 불순물이 주입되는 않은 채널 영역(30b) 및 채널 영역(30b)의 양측에 불순물이 주입되어 형성되는 소스 및 드레인 영역(30a, 30c)을 포함하는 활성층(30)을 형성한다. 상기 불순물 이온은 N형 박막트랜지스터를 제조하는 경우에는 P, As, Sb 등의 5가 불순물 이온을 주입할 수 있으며, P형 박막트랜지스터를 제조하는 경우에는 B, Al, Ga, In 등의 3가 불순물 이온을 주입할 수 있다.
도 19를 참조하면, 게이트 절연막(40) 상에 상기 게이트 전극(41)보다 기판으로부터 높게 층간 절연막(51)이 형성된다. 층간 절연막(51)은 스퍼터링 또는 화학 기상 증착 등의 방법으로 형성될 수 있으며, 당업자의 필요에 따라 2중층 이상의 다중층으로 형성될 수 있다. 다중층 구조에서 각 층의 두께에는 제한이 없으며 당업자의 필요에 따라 다양한 두께로 형성될 수 있다. 다중층 구조에서 최상부의 층간 절연막은 상부면이 평탄하도록 형성될 수 있다. 층간 절연막(51)은 무기 절연막, 유기 절연막 또는 무기 절연막과 유기 절연막의 복합체로 형성될 수 있다.
층간 절연막(51) 내에 사진 식각 공정으로 활성층(30)의 소스 및 드레인 영역(30a, 30c)를 노출하는 콘택홀(54, 55)을 형성할 수 있다. 이 때, 층간 절연막(51)의 식각은 건식 식각 또는 습식 식각을 이용할 수 있다.
도 20을 참조하면, 층간 절연막(51)상에 콘택홀(54, 55)을 매립하는 소스 및 드레인 전극용 도전막을 적층하고 이를 패터닝하여 소스 및 드레인 전극(52. 53)을 형성한다.
도 21을 참조하면, 층간 절연막(51) 상에 소스 및 드레인 전극(52. 53)을 덮도록 패시베이션층(61)을 형성한다. 구체적으로, 층간 절연막(51) 상에 유기물 또는 무기물을 스퍼터링 또는 화학 기상 증착 등의 방법으로 증착하여 패시베이션층(61)을 형성한다. 패시베이션층(61)내에 소스 및 드레인 전극(52, 53)중 어느 하나의 소정 영역을 노출하는 콘택홀(62)을 형성한다. 콘택홀(62)은 마스크를 이용한 사진 식각 공정에 의해 식각에 의해 형성될 수 있으며, 습식 식각 또는 건식 식각으로 형성될 수 있다.
도 22를 참조하면, 패시베이션층(61) 상에 제1 전극용 도전막을 콘택홀(62)을 매립하면서 스퍼터링, 화학 기상 증착 등의 방법으로 증착하고, 사진 식각 공정으로 패터닝하여 제1 전극(70)을 형성한다. 본 실시예에 따른 유기 발광 표시 장치는 배면 발광형으로 제1 전극(70)은 투명 전극으로 형성된다.
도 23을 참조하면, 패시베이션층(61) 및 제1 전극(70) 상에 화학 기상 증착 등의 방법으로 화소정의막용 물질을 증착하고 제1 전극(70)의 소정 영역이 노출되도록 패터닝하여 화소정의막(80)을 형성한다. 화소 정의막(80)은 발광 영역을 정의하는 것 외에, 제1 전극(70)의 가장자리와 제2 전극(72) 사이의 간격을 넓혀 제1 전극(70) 가장자리에 전계가 집중되는 현상을 방지함으로써 제1 전극(70)과 제2 전극(72) 사이의 단락을 방지하는 역할을 한다.
상기 화소정의막(80)에 의해 노출된 제1 전극(70) 상에 스퍼터링 등의 방법으로 금속 박막을 증착하고 이를 열처리하여 상기 제1 전극(70)의 상면에 부착된 복수의 금속 나노 입자를 형성할 수 있으며, 이에 의해 상기 금속 나노 입자로 이루어진 광 산란층을 상기 제1 전극(70) 상에 형성할 수 있다. 이는 상기 광 산란층(120)의 형성 방법과 동일하다. 또한, 제1 전극(70) 상에 형성된 광 산란층 상에 광 산란층의 금속 나노 입자가 포함되도록 투명 전도층이 형성될 수도 있다.
상술한 바와 같이, 본 발명의 유기 발광 표시 장치의 제조 방법은 기판 상에 광 산란층을 직접 형성하여 광 산란 효과가 우수한 유기 발광 표시 장치를 제조할 수 있다.
이하, 실험예를 통하여 본 발명의 실시예에 따른 광 산란 기판의 효과를 측정하였다. 이는 본 발명의 설명을 위한 것일 뿐 이로 인해 본 발명의 범위가 제한되지 않는다.
< 실험예 > 산란도( haze )의 측정
유리 기판 상에 은, 팔라듐 및 구리의 합금을 소정의 두께로 증착하고 N2 의 존재 하에 250 ℃에서 1시간 동안 열처리하여 금속 나노 입자를 형성한 후, 상기 은, 팔라듐 및 구리의 합금 박막의 두께에 따른 헤이즈를 측정하여 그 결과를 도 24에 나타내었다.
도 24에 나타난 바와 같이, 금속 박막이 100 내지 200 Å의 두께로 형성되는 경우 양호한 산란도를 나타내며, 금속 나노 입자의 크기가 증가할수록 산란도가 증가하는 경향을 나타내는 것을 알 수 있다. 금속 박막의 두께를 약 150Å 정도로 형성한 경우 금속 나노 입자의 평균 직경은 약 400 nm 수준이었다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판의 일 면에 부착된 복수의 금속 나노 입자로 이루어진 제1 광 산란층;
    상기 제1 광 산란층 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 채널 영역과 소스 및 드레인 영역을 구비하는 활성층;
    상기 기판 및 상기 활성층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 상기 채널 영역과 중첩되도록 형성된 게이트 전극;
    상기 게이트 절연막 상에 상기 게이트 전극을 덮도록 형성되며, 상기 소스 및 드레인 영역의 소정 영역을 노출시키는 콘택홀을 포함하는 층간 절연막;
    상기 층간 절연막 상에 형성되고 상기 콘택홀을 통하여 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극;
    상기 층간 절연막 상에 상기 소스 및 드레인 전극을 덮도록 형성된 패시베이션층;
    상기 패시베이션 상에 형성되고 상기 소스 및 드레인 전극중 어느 하나와 연결되는 제1 전극; 및
    상기 패시베이션층 상에 형성되고 상기 제1 전극의 소정 영역을 노출시키는 화소정의막을 포함하는 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 금속 나노 입자가 은, 팔라듐 및 구리의 합금으로 형성된 유기 발광 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 광 산란층 상에 형성된 투명 전도층을 더 포함하고,
    상기 버퍼층은 상기 투명 전도층 상에 위치하는 유기 발광 표시 장치.
  19. 제16 항에 있어서,
    상기 금속 나노 입자가 상기 기판 상에 금속 박막을 적층하고 열처리하여 상기 금속을 응집시켜 형성된 유기 발광 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 전극의 상면에 부착된 복수의 금속 나노 입자로 이루어진 제2 광 산란층을 더 포함하는 유기 발광 표시 장치.
  21. 제20 항에 있어서,
    상기 제2 광 산란층 상에 형성된 투명 전도층; 및
    상기 투명 전도층 상에 형성된 유기 발광층을 더 포함하는 유기 발광 표시 장치.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 기판 상에 금속 박막을 적층하고 이를 열처리하여 상기 금속을 응집시켜 상기 기판 상에 부착된 복수의 금속 입자를 형성하는 단계;
    상기 금속 입자가 포함되도록 상기 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 채널 영역과 소스 및 드레인 영역을 구비하는 활성층을 형성하는 단계;
    상기 기판 및 상기 활성층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 활성층의 채널 영역과 중첩되도록 게이트 전극을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계;
    상기 층간 절연막 및 상기 소스 및 드레인 전극 상에 패시베이션층을 형성하는 단계;
    상기 패시베이션층 상에 상기 소스 및 드레인 전극 중 어느 하나와 연결되는 제1 전극을 형성하는 단계;
    상기 패시베이션층 및 상기 제1 전극 상에 상기 제1 전극의 소정 영역을 노출하는 화소정의막을 형성하는 단계; 및
    상기 화소정의막에 의해 노출된 상기 제1 전극 상에 금속 박막을 적층하고 상기 금속 박막을 열처리하여 상기 제1 전극 상에 부착된 복수의 금속 나노 입자를 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020100123603A 2010-12-06 2010-12-06 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 KR101789586B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100123603A KR101789586B1 (ko) 2010-12-06 2010-12-06 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US13/181,611 US8916892B2 (en) 2010-12-06 2011-07-13 Light-scattering substrate, method of manufacturing the same, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device
TW100132775A TW201225280A (en) 2010-12-06 2011-09-09 Light-scattering substrate, method of manufacturing the same, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device
CN201110289594.9A CN102487128B (zh) 2010-12-06 2011-09-20 光散射基底、有机发光显示装置及它们的制造方法
US14/535,806 US9166205B2 (en) 2010-12-06 2014-11-07 Light-scattering substrate, method of manufacturing the same, organic light-emitting display device including the same, and method of manufacturing the organic light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100123603A KR101789586B1 (ko) 2010-12-06 2010-12-06 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120062374A KR20120062374A (ko) 2012-06-14
KR101789586B1 true KR101789586B1 (ko) 2017-10-26

Family

ID=46152598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100123603A KR101789586B1 (ko) 2010-12-06 2010-12-06 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (4)

Country Link
US (2) US8916892B2 (ko)
KR (1) KR101789586B1 (ko)
CN (1) CN102487128B (ko)
TW (1) TW201225280A (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979932B2 (ja) * 2011-03-31 2016-08-31 住友化学株式会社 有機エレクトロルミネッセンス素子
JP6018774B2 (ja) 2011-03-31 2016-11-02 住友化学株式会社 金属系粒子集合体
KR101912923B1 (ko) * 2011-12-12 2018-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101421026B1 (ko) * 2012-06-12 2014-07-22 코닝정밀소재 주식회사 유기발광소자용 광추출층 기판 및 그 제조방법
KR101681932B1 (ko) * 2012-06-15 2016-12-02 코닝정밀소재 주식회사 유기 발광소자용 기판, 그 제조방법 및 이를 구비하는 유기 발광소자
JP5903644B2 (ja) * 2012-11-29 2016-04-13 パナソニックＩｐマネジメント株式会社 透明導電層付き基材及び有機エレクトロルミネッセンス素子
DE102012112999B4 (de) * 2012-12-21 2017-05-11 Technische Universität Dresden Verfahren zum Herstellen eines organischen lichtemittierenden Bauelementes
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
CN104969372B (zh) * 2013-02-06 2018-01-19 夏普株式会社 发光装置
CN104051658A (zh) * 2013-03-12 2014-09-17 海洋王照明科技股份有限公司 一种有机电致发光器件及其制备方法
CN104218180A (zh) * 2013-05-30 2014-12-17 海洋王照明科技股份有限公司 一种有机电致发光器件及其制备方法
KR20140141528A (ko) * 2013-05-31 2014-12-10 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
US9245573B2 (en) 2013-06-24 2016-01-26 Seagate Technology Llc Methods of forming materials for at least a portion of a NFT and NFTs formed using the same
DE102013108039A1 (de) * 2013-07-26 2015-01-29 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
KR20150017602A (ko) 2013-08-07 2015-02-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101488660B1 (ko) * 2013-08-14 2015-02-02 코닝정밀소재 주식회사 유기발광소자용 기판, 그 제조방법 및 이를 포함하는 유기발광소자
CN103490018B (zh) * 2013-09-25 2016-03-09 京东方科技集团股份有限公司 有机电致发光器件及其制备方法
US10032944B2 (en) * 2013-10-25 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Transparent cover for solar cells and modules
DE102013112253A1 (de) 2013-11-07 2015-05-07 Osram Oled Gmbh Optoelektronisches Bauelement, Verfahren zum Betreiben eines optoelektronischen Bauelementes und Verfahren zum Herstellen eines optoelektronischen Bauelementes
US20150132503A1 (en) * 2013-11-13 2015-05-14 Seagate Technology Llc Methods of forming near field transducers
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
KR102137748B1 (ko) * 2014-02-19 2020-07-24 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
FR3019941A1 (fr) * 2014-04-09 2015-10-16 Saint Gobain Support extracteur de lumiere et dispositif oled l'incorporant
CN105336869A (zh) * 2014-07-22 2016-02-17 上海和辉光电有限公司 电极结构及oled显示器
KR102319933B1 (ko) * 2014-12-05 2021-11-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN108291988B (zh) * 2015-09-30 2021-03-05 香港浸会大学 纳米双材料电磁频谱移频器
CN105489633B (zh) * 2016-01-15 2018-06-29 京东方科技集团股份有限公司 显示基板及其制备方法、oled显示面板及其制备方法
US9532448B1 (en) * 2016-03-03 2016-12-27 Ford Global Technologies, Llc Power electronics modules
CN106067516A (zh) * 2016-07-01 2016-11-02 京东方科技集团股份有限公司 一种发光器件以及发光显示装置
KR20180011924A (ko) * 2016-07-25 2018-02-05 삼성디스플레이 주식회사 표시 장치
US11164600B1 (en) 2016-08-26 2021-11-02 Seagate Technology Llc Methods of forming materials
CN106684095B (zh) * 2016-10-31 2020-02-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN206441732U (zh) * 2017-02-22 2017-08-25 京东方科技集团股份有限公司 一种显示屏和显示装置
CN108630727B (zh) 2017-03-21 2023-04-07 宸鸿光电科技股份有限公司 有机发光二极管显示装置
CN108735904B (zh) * 2017-04-20 2020-11-17 Tcl科技集团股份有限公司 一种可提高出光效率的qled及制备方法
CN107170781B (zh) 2017-05-18 2019-11-05 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板和显示装置
CN107290809A (zh) 2017-07-20 2017-10-24 武汉华星光电技术有限公司 抗眩层的制作方法及显示面板
KR102420526B1 (ko) * 2017-09-25 2022-07-14 삼성디스플레이 주식회사 표시 장치용 커버 윈도우 및 이를 포함하는 표시 장치
CN109671826B (zh) * 2017-10-17 2021-01-12 京东方科技集团股份有限公司 发光二极管及其制作方法以及显示装置
CN109713109B (zh) * 2017-10-25 2021-07-16 Tcl科技集团股份有限公司 一种薄膜及其制备方法与应用
CN107706306B (zh) * 2017-10-26 2020-02-04 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
CN110277502A (zh) * 2018-03-14 2019-09-24 Tcl集团股份有限公司 量子点发光二极管及其制备方法
CN108963106B (zh) * 2018-07-24 2020-11-13 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
US11315982B2 (en) 2018-12-05 2022-04-26 Boe Technology Group Co., Ltd. Light emitting diode with a patterned scattering layer and fabrication method thereof, display substrate and display panel
CN111384284B (zh) 2018-12-29 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板、电子设备及显示面板的制作方法
CN110047904B (zh) * 2019-04-30 2021-07-23 Tcl华星光电技术有限公司 Oled显示面板和电子设备
CN110137233B (zh) * 2019-05-28 2022-01-14 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
CN110943113A (zh) * 2019-11-26 2020-03-31 武汉华星光电半导体显示技术有限公司 一种阵列基板、oled显示面板及其制备方法
CN111477663B (zh) * 2020-04-22 2022-10-04 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法
CN113380966A (zh) * 2021-06-08 2021-09-10 安徽熙泰智能科技有限公司 一种oled器件结构及其制备方法
CN113410410B (zh) * 2021-06-15 2022-11-25 安徽熙泰智能科技有限公司 一种提高硅基oled发光效率的器件及其制备方法
CN113921739A (zh) * 2021-09-30 2022-01-11 Oppo广东移动通信有限公司 Oled显示模组、oled显示模组的制备方法及电子设备
CN114188352B (zh) * 2021-12-01 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示基板、显示面板及显示基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066804A (ja) * 2004-08-30 2006-03-09 Sharp Corp 微粒子含有体及び微粒子含有体の製造方法並びに記憶素子、半導体装置及び電子機器
JP2007501443A (ja) 2003-05-22 2007-01-25 イーストマン コダック カンパニー ナノ粒子を含む光学エレメント
JP2008168396A (ja) * 2007-01-12 2008-07-24 Fujifilm Corp 微細構造体及びその製造方法、ラマン分光用デバイス、ラマン分光装置
JP2009532032A (ja) 2006-03-30 2009-09-10 パシフィック バイオサイエンシーズ オブ カリフォルニア， インコーポレイテッド 上部に配置された局在化分子を有する物品およびそれを作製する方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002035890A1 (fr) * 2000-10-25 2002-05-02 Matsushita Electric Industrial Co., Ltd. Element lumineux, dispositif d'affichage et dispositif d'eclairage mettant cet element en application
US7119873B2 (en) 2001-04-27 2006-10-10 Fuji Photo Film Co., Ltd. Polarizing plate and liquid crystal display using the same
JP3822102B2 (ja) 2001-12-27 2006-09-13 富士写真フイルム株式会社 光拡散フイルム、その製造方法、偏光板および液晶表示装置
KR100834344B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100581850B1 (ko) * 2002-02-27 2006-05-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치와 그 제조 방법
AU2005246415B8 (en) * 2004-05-19 2011-09-01 Vp Holding, Llc Optical sensor with layered plasmon structure for enhanced detection of chemical groups by SERS
KR100704281B1 (ko) 2005-07-06 2007-04-06 한국생산기술연구원 능동형 도광판 금형／성형 제조
US7531955B2 (en) * 2005-07-12 2009-05-12 Eastman Kodak Company OLED device with improved efficiency and robustness
CN1967901A (zh) * 2005-11-18 2007-05-23 精工电子有限公司 电致发光元件及使用该电致发光元件的显示装置
JP2007165284A (ja) * 2005-11-18 2007-06-28 Seiko Instruments Inc エレクトロルミネッセンス素子及びこれを用いた表示装置
US7851995B2 (en) * 2006-05-05 2010-12-14 Global Oled Technology Llc Electroluminescent device having improved light output
KR100853545B1 (ko) * 2007-05-15 2008-08-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
FR2924723B1 (fr) * 2007-12-11 2010-12-17 Centre Nat Rech Scient Support solide revetu d'au moins un film de metal et d'au moins une couche d'oxyde transparent et conducteur pour la detection par spr et/ou par une methode electrochimique
GB2455991B (en) * 2007-12-28 2010-12-01 Hauzer Techno Coating Bv A method of giving an article a coloured appearance and an article having a coloured appearance
CN101429644B (zh) * 2008-03-21 2012-01-25 中国科学院上海硅酸盐研究所 金属或金属氧化物纳米颗粒的薄膜制备方法
US7957621B2 (en) * 2008-12-17 2011-06-07 3M Innovative Properties Company Light extraction film with nanoparticle coatings
TW201104237A (en) * 2009-07-16 2011-02-01 Univ Nat Taiwan Localized surface plasmon resonance sensor and fabrication thereof and method for forming a metal neon-structure
US8045107B2 (en) * 2009-11-06 2011-10-25 Sharp Laboratories Of America, Inc. Color-tunable plasmonic device with a partially modulated refractive index
US20110187264A1 (en) * 2010-01-29 2011-08-04 Fujifilm Corporation Light emitting device
WO2011149690A1 (en) * 2010-05-25 2011-12-01 Synos Technology, Inc. Protective structure enclosing device on flexible substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501443A (ja) 2003-05-22 2007-01-25 イーストマン コダック カンパニー ナノ粒子を含む光学エレメント
JP2006066804A (ja) * 2004-08-30 2006-03-09 Sharp Corp 微粒子含有体及び微粒子含有体の製造方法並びに記憶素子、半導体装置及び電子機器
JP2009532032A (ja) 2006-03-30 2009-09-10 パシフィック バイオサイエンシーズ オブ カリフォルニア， インコーポレイテッド 上部に配置された局在化分子を有する物品およびそれを作製する方法
JP2008168396A (ja) * 2007-01-12 2008-07-24 Fujifilm Corp 微細構造体及びその製造方法、ラマン分光用デバイス、ラマン分光装置

Also Published As

Publication number Publication date
KR20120062374A (ko) 2012-06-14
US8916892B2 (en) 2014-12-23
CN102487128B (zh) 2016-06-08
US9166205B2 (en) 2015-10-20
TW201225280A (en) 2012-06-16
CN102487128A (zh) 2012-06-06
US20120138937A1 (en) 2012-06-07
US20150064826A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR101789586B1 (ko) 광 산란 기판, 이의 제조 방법, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11296151B2 (en) Display panel
US9887251B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
CN109768082B (zh) 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
US8129718B2 (en) Amorphous oxide semiconductor and thin film transistor using the same
KR101912923B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7772768B2 (en) Polarizer and flat panel display apparatus including the same
TW200937534A (en) Method for manufacturing field-effect transistor
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20140059576A (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이 장치
KR20160073923A (ko) 박막트랜지스터 어레이 기판
JP2010186860A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US9419028B1 (en) Method of manufacturing display device and forming an alignment mark having concave and convex portions formed along a first pattern
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
US7868527B2 (en) Polarizer, method of manufacturing the same, and flat panel display device including the polarizer
US20180145097A1 (en) Array substrate, liquid crystal display panel and method of manufacturing the array substrate
KR20060001753A (ko) 유기 전계 발광 소자 및 그 제조 방법
US20230137922A1 (en) Array substrate, manufacturing process of array substrate, and display panel
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US9024523B2 (en) Organic light emitting display apparatus and manufacturing method thereof
KR20210120177A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20090013089A (ko) 박막소자와 그 제조 방법, 반도체 장치
KR101889950B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant