KR20230153478A - 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법 - Google Patents

탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법 Download PDF

Info

Publication number
KR20230153478A
KR20230153478A KR1020237034319A KR20237034319A KR20230153478A KR 20230153478 A KR20230153478 A KR 20230153478A KR 1020237034319 A KR1020237034319 A KR 1020237034319A KR 20237034319 A KR20237034319 A KR 20237034319A KR 20230153478 A KR20230153478 A KR 20230153478A
Authority
KR
South Korea
Prior art keywords
layer
temporary substrate
microns
carrier layer
silicon carbide
Prior art date
Application number
KR1020237034319A
Other languages
English (en)
Inventor
지웰타츠 고댕
크리스토프 말르빌
이오누트 라두
휴고 비아르드
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20230153478A publication Critical patent/KR20230153478A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 반도체 구조 생산 방법으로서:
a) 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판을 제공하는 단계;
b) 임시 기판의 전면 상에 직접 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층을 증착하는 단계,
c) 복합 구조를 형성하기 위해 단결정 탄화 규소로 만들어진 작업층을 캐리어층에 직접 또는 중간층을 통해 전달하는 단계로서, 상기 전달은 분자 접착에 의한 결합을 사용하는, 상기 전달 단계,
d) 작업층 상에 활성층을 형성하는 단계,
e) 임시 기판을 제거하여 활성층, 작업층 및 캐리어층을 포함하는 반도체 구조를 형성하는 단계를 포함하는, 상기 반도체 구조 생산 방법에 관한 것이다.
본 발명은 또한 생산 방법의 중간 단계에서 얻어지는 복합 구조에 관한 것이다.

Description

탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법
본 발명은 마이크로전자 구성요소들을 위한 반도체 재료들의 분야에 관한 것이다. 특히, 전자 구성요소들을 포함하거나 수용하도록 의도된 고품질 단결정 탄화 규소로 만들어진 활성층을 포함하는 반도체 구조를 생산하는 방법에 관한 것으로, 상기 활성층은 다결정 탄화 규소로 만들어진 캐리어층 상에 배치된다. 본 발명은 또한 상기 방법에서 얻어진 중간 복합 구조에 관한 것이다.
탄화 규소(SiC)에 대한 관심은 이 반도체 재료가 에너지 처리 용량을 증가시킬 수 있기 때문에 지난 몇 년 동안 상당히 증가했다. SiC는 특히 전기 자동차들과 같이 증가하는 전자 분야들의 요구들을 충족하기 위해 혁신적인 전력 디바이스들을 생산하는 데 점점 더 널리 사용되고 있다.
단결정 탄화 규소를 기반으로 하는 전력 디바이스들 및 통합 전원 공급 시스템들은 규소로 만들어진 기존의 동족체들에 비해 훨씬 더 높은 전력 밀도를 관리할 수 있으며, 더 작은 크기의 활성 영역들로 관리할 수 있다. SiC에서 전력 디바이스들의 치수를 더 줄이기 위해서는, 측면 구성요소들 대신 수직 구성요소들을 생산하는 것이 유리하다. 이를 위해, 구성요소들의 조립체의 전면 상에 배치된 전극과 후면 상에 배치된 전극 사이에서 수직 전기 전도가 상기 조립체에 의해 허용되어야 한다.
그럼에도 불구하고 마이크로전자 산업을 위한 단결정 SiC로 만들어진 벌크 기판들은 여전히 비싸고 큰 크기들로 공급하기가 어렵다. 또한 벌크 기판 상에서 생산될 때, 전자 구성요소들의 조립체는 종종, 수직 전기 저항을 줄이고 및/또는 공간 및 소형화 사양들을 충족하기 위하여, 통상적으로 약 100 미크론 정도로 기판의 후면이 얇아져야 한다.
따라서 전자 구성요소들을 형성하는 데 사용되는 얇은 층과 함께, 저비용 캐리어 기판 상에 단결정 SiC로 만들어진 얇은 층을 통상적으로 포함하는 복합 구조들을 생산하기 위해 얇은 층들을 전달(transfer)하기 위한 솔루션들을 사용하는 것이 유리하다. 얇은 층들을 전달하기 위한 하나의 잘 알려진 솔루션은 가벼운 이온들(light ions)의 주입 및 직접 결합에 의한 접합(joining)을 기반으로 하는 Smart CutTM 방법이다. 이러한 방법은, 예를 들어 다결정 SiC(p-SiC)로 만들어진 캐리어 기판과 직접 접촉하는, c-SiC로 만들어진 도너 기판으로부터 취해지고 수직 전기 전도를 허용하는 단결정 SiC(c-SiC)로 만들어진 얇은 층을 포함하는 복합 구조를 생산하는 것을 가능하게 한다. 구성요소들의 형성과 양립할 수 있을 만큼 충분히 두꺼워야 하는 캐리어 기판은 집적될 준비가 된 전자 구성요소들의 조립체를 얻기 위해 최종적으로 얇아진다. 상기 캐리어 기판이 더 낮은 품질일지라도, 박막화 단계들 및 재료 손실은 여전히 제거되는 것이 바람직한 비용 기여 요인들이다.
문서 US 8436363호가 또한 알려져 있으며, 이 문서는 금속 캐리어 기판 상에 배치된 c-SiC로 만들어진 얇은 층을 포함하는 복합 구조를 생산하는 방법을 설명하고, 이 기판의 열팽창 계수는 얇은 층의 계수와 일치한다. 이 생산 방법은:
- 상기 매립된 약화 평면과 도너 기판의 전면 사이에 얇은 층을 규정하는, c-SiC로 만들어진 도너 기판에 매립된 약화 평면(buried weakened plane)을 형성하는 단계,
- 보강재로서 작용하기에 충분히 두꺼운 캐리어 기판을 형성하기 위해 도너 기판의 전면 상에, 예를 들어 텅스텐 또는 몰리브덴으로 만들어진 금속층을 증착하는 단계,
- 한편으로는 금속 캐리어 기판 및 c-SiC로 만들어진 얇은 층을 포함하는 복합 구조를, 다른 한편으로는 c-SiC로 만들어진 도너 기판의 나머지 부분을 형성하기 위해 매립된 약화 평면을 따라 분리하는 단계를 포함한다.
이 접근법의 단점은 금속 캐리어 기판이 전자 구성요소들을 위한 생산 라인들과 항상 양립할 수 있는 것이 아니라는 점이다. 캐리어 기판은 또한 용도에 따라 얇아져야 할 수도 있다.
본 발명은 종래 기술에 대한 대안적인 솔루션에 관한 것으로, 전술한 단점들의 전부 또는 일부를 개선하는 것을 목적으로 한다. 특히, 다결정 탄화 규소로 만들어진 캐리어층 상에 배치된 고품질 단결정 탄화 규소로 만들어진 활성층 상에 및/또는 활성층 내에서 생산되는 전자 구성요소들, 유리하게는 수직 구성요소들을 위한 반도체 구조를 생산하는 방법에 관한 것이다. 본 발명은 또한 상기 생산 방법의 중간 단계에서 얻어지는 복합 구조에 관한 것이다.
본 발명은, 반도체 구조 생산 방법으로서:
a) 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판을 제공하는 단계;
b) 임시 기판의 전면 상에 직접 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층을 증착하는 단계,
c) 복합 구조를 형성하기 위해 단결정 탄화 규소로 만들어진 작업층을 캐리어층에 직접 또는 중간층을 통해 전달하는 단계로서, 상기 전달은 분자 접착에 의한 결합을 사용하는, 상기 전달 단계,
d) 작업층 상에 활성층을 형성하는 단계,
e) 임시 기판을 제거하여 활성층, 작업층 및 캐리어층을 포함하는 반도체 구조를 형성하는 단계를 포함하는, 상기 반도체 구조 생산 방법에 관한 것이다.
개별적으로 또는 임의의 기술적으로 실현 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
● 증착 단계 b)는 또한 제2 캐리어층을 형성하기 위해 임시 기판의 후면 상에, 및/또는 상기 기판의 주변 에지 상에서 수행되고;
● 전달 단계 c)는:
ｏ 도너 기판의 전면과 함께 작업층을 규정하는 매립된 약화 평면을 형성하기 위해 단결정 탄화 규소로 만들어진 도너 기판에 경종들(light species)을 도입하는 단계,
ｏ 도너 기판의 전면을 캐리어층에 직접 또는 중간층을 통해 분자 접착에 의한 결합에 의해 접합하는 단계,
ｏ 작업층을 캐리어층에 전달하기 위해 매립된 약화 평면을 따라 분리하는 단계를 포함하고;
● 중간층은 텅스텐, 규소, 탄화 규소 또는 다른 전도성 또는 반도체 재료들로 형성되고;
● 분리는 800℃ 내지 1200℃의 온도에서 열처리시 발생하고;
● 단계 d)는 작업층 상에 도핑된 단결정 탄화 규소로 만들어진 적어도 하나의 추가층의 에피택셜 성장을 포함하고, 상기 추가층은 활성층의 전부 또는 일부를 형성하고;
● 생산 방법은 활성층 상에 및/또는 활성층 내에 전자 구성요소들의 전부 또는 일부를 생산하는 단계 d')를 포함하고, 단계 d')는 단계 d)와 단계 e) 사이에 삽입되고;
● 단계 e)는 기계적 응력을 가한 후 임시 기판을 통해 균열(crack)을 전파함에 의한 기계적 분리를 포함하고, 균열은 임시 기판과 캐리어층 사이의 계면의 평면에 실질적으로 평행하게 연장되고;
● 단계 e)는 측면 화학적 에칭에 의해 캐리어층과 임시 기판 사이의 화학적 분리를 포함하고;
● 단계 e)는 임시 기판의 전부 또는 일부의 화학적 에칭을 포함하고;
● 단계 e)는 임시 기판의 흑연을 열적으로 손상시킴에 의한 분리를 포함하고;
● 단계 c)는 단결정 탄화 규소로 만들어진 제2 작업층을 제2 캐리어층에 직접 또는 제2 중간층을 통해 전달하는 단계를 포함하며, 상기 전달은 분자 접착에 의한 결합을 사용하고;
● 단계 d)는 제2 작업층 상에 제2 활성층을 형성하는 단계를 포함하고;
● 단계 e)는 제2 활성층, 제2 작업층 및 제2 캐리어층을 포함하는 제2 반도체 구조가 형성되도록 하고; 단계 a)에서 제공되는 임시 기판은 원형 웨이퍼의 형태를 취하고 반도체 구조에 대한 목표 직경보다 5% 내지 10% 더 넓은 직경을 갖고;
● 단계 a)에서 제공되는 임시 기판은 원형 웨이퍼의 형태를 취하고 반도체 구조에 대한 목표 직경보다 약간 작은 직경을 가지므로, 증착 단계 b)는 임시 기판의 주변 에지 상에서도 수행되어 상기 목표 직경에 도달되게 한다.
본 발명은 또한 복합 기판으로서:
- 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판,
- 적어도 임시 기판의 전면 상에 배치되고 전면과 접촉하는, 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층,
- 캐리어층 상에 배치된 단결정 탄화 규소로 만들어진 작업층을 포함하는 상기 복합 구조에 관한 것이다.
개별적으로 또는 임의의 기술적으로 실현 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징들에 따르면:
● 작업층은 100nm 내지 1500nm의 두께를 갖고;
● 임시 기판은 100 미크론 내지 2000 미크론의 두께를 갖고;
● 임시 기판은 70 W.m-1.K-1 내지 130 W.m-1.K-1의 열 전도성을 갖고;
● 임시 기판 및 캐리어층은 110 미크론 내지 500 미크론, 통상적으로 350 미크론 +/- 25 미크론의 총 두께를 갖는다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 제공되는 본 발명의 다음의 상세한 설명으로부터 명백해질 것이다:
도 1은 본 발명에 따른 생산 방법에 따라 생산된 반도체 구조를 도시한다;
도 2a, 도 2b, 도 2c, 도 2d, 도 2da 및 도 2e는 본 발명에 따른 생산 방법의 단계들을 도시한다;
도 3a 및 도 3b는 본 발명에 따른 생산 방법의 하나의 특정 실시예의 단계들을 도시한다;
도 4a 내지 도 4c는 본 발명에 따른 생산 방법의 전달 단계 c)를 도시한다.
도면들에서, 동일한 참조부호들은 동일한 유형의 요소들에 사용될 수 있다.
도면들은 가독성을 위해 축척에 맞지 않는 개략적인 표현들이다. 특히, z-축을 따르는 층들의 두께들은 x-축 및 y-축을 따르는 측면 치수에 대해 축척에 맞지 않고; 서로에 대한 층들의 상대적 두께들이 도면들에서 필수적으로 준수되지 않았다.
본 발명은 반도체 구조(100)를 생산하는 방법에 관한 것이다(도 1). 반도체 구조(100)가 의미하는 것은 복수의 마이크로전자 구성요소들을 수용하도록 의도된 적어도 층들의 스택(4, 3, 2)이다; 이는 또한 상기 전자 구성요소들(40)을 갖는 층들의 스택(4, 3, 2)을 의미하는 것으로 이해되며, 이들은 캐리어층(2)에 의해 웨이퍼 형태로 유지되는 활성층(4) 상에서 및/또는 활성층(4) 내에서 웨이퍼-스케일 생산(wafer-scale production)으로부터 발생되고, 패키징되기 전에 단일화 단계들을 거칠 준비가 되어 있다.
생산 방법은 수직 마이크로전자 구성요소들에 유리하게 적용할 수 있으며, 이는 상기 구성요소들(40)을 위한 기계적 캐리어를 형성하는 캐리어층(2)을 통한 수직 전기 전도를 필요로 한다.
생산 방법은 먼저 전면(1a), 후면(1b) 및 주변 에지(1c)를 갖는 흑연으로 만들어진 임시 기판(1)을 제공하는 단계 a)를 포함한다(도 2a). 흑연으로 만들어진 기판(1)은 예를 들어 플라즈마 증착, 이온 스퍼터링, 음극 아크 증착, 흑연의 레이저 증발(laser evaporation of graphite), 수지의 탄화 등에 의해 생산될 수 있다.
임시 기판(1)의 흑연은 4 미크론 내지 35 미크론의 평균 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃(주변 온도와 1000℃ 사이)의 열팽창 계수를 갖는다. 이러한 특성들은 특히 이후 캐리어층(2)으로 지칭되는 다결정 탄화 규소(p-SiC)로 만들어진 층을 증착하기 위한 우수한 시드를 제공하도록 선택되며, 이는 방법의 단계 b)를 참조하여 설명될 것이다.
평균 입자 크기는 100nm 이상의 입자 크기들의 산술 평균에 해당한다는 점에 유의해야 한다. 이러한 입자 크기들은 예를 들어 스캐닝 전자 현미경(SEM: scanning electron microscopy)에 의해 또는 전자 후방 산란 회절(EBSD: electron backscatter diffraction)에 의해 측정될 수 있다.
특히, 평균 입자 크기들의 범위는 면들(1a, 1b)의 평면에서, 캐리어층(2)에 대해 예상되는 평균 입자 크기와 동일한 크기가 되도록 규정된다. 따라서 캐리어층(2)의 열 전도성이 보장되는데, 상기 층의 입자들이 너무 작지 않을 것이기 때문이다; 또한, 캐리어층(2)이 증착될 때 입자 크기가 커지게 되더라도, 이것은 흑연의 평균 입자 크기들의 규정된 범위로 인해 여전히 제어된 크기 범위 내에 있으며, 이는 증착된 캐리어층(2)의 자유 표면에 대한 거칠기를 제한한다. 공극률 범위는 또한 캐리어층(2)의 후속 증착(단계 b)) 후에 캐리어층(2)의 표면 거칠기를 제어하기 위해 제한된다. 통상적으로, 표면 거칠기는 캐리어층(2)이 증착된 후 임의의 평활화 처리들을 감소시키기 위해, 1 미크론 RMS 미만, 또는 심지어 10nm RMS 미만으로 제한될 수 있다. 최종적으로, 열팽창 계수는 높은 온도들을 관련시키는 처리들(본 방법에서 나중에 설명) 동안 구조의 기계적 응력들을 제한하기 위해, 탄화 규소의 열팽창 계수와 일치하도록 규정된다. 임시 기판(1)은 대기가 제어될 때, 즉 산소 없이 최대 1400℃의 범위일 수 있는 온도와 양립할 수 있다; 이는 공기에 노출되면 흑연이 낮은 온도 범위, 통상적으로 400℃ 내지 600℃ 내에서 연소되기 시작하기 때문이다. 완전히 캡슐화하는 보호층으로 보호되면, 흑연으로 만들어진 임시 기판(1)은 매우 높은 온도들, 심지어 1400℃보다 높은 온도와 양립할 수 있다.
그 다음 생산 방법은 다결정 탄화 규소(p-SiC)로 만들어진 캐리어층(2)을 임시 기판(1)의 전면(1a) 상에 직접 증착하는 b) 단계를 포함한다(도 2b).
증착은 1100℃ 내지 1400℃ 정도의 온도에서 임의의 알려진 기술, 특히 화학 증착(CVD: chemical vapour deposition)을 사용하여 실행될 수 있다. 예를 들어, 대기압 CVD(APCVD) 또는 저압 CVD(LPCVD)과 같은 열 CVD 기술이 언급될 수 있으며, 전구체들은 메틸실란, 디메틸디클로로실란 또는 디클로로실란 + i-부탄에서 선택될 수 있다. 예를 들어 사염화 규소 및 메탄을 전구체들로서 사용하는 플라즈마-강화 CVD(PECVD) 기술이 또한 사용될 수 있다; 바람직하게는, 플라즈마를 생성하는 전기 방전을 발생시키는 데 사용되는 소스의 주파수는 3.3MHz 정도이고, 보다 일반적으로는 10kHz 내지 100GHz이다.
증착 전에, 자유면들(1a, 1b) 상에 잠재적으로 존재하는 미립자, 금속 또는 유기 오염물들의 전부 또는 일부를 제거하기 위해 종래의 세정 시퀀스들이 임시 기판(1)에 적용될 수 있다.
p-SiC로 만들어진 캐리어층(2)의 두께는 10 미크론 내지 200 미크론이다. 이 두께는 반도체 구조(100)에 대해 예상되는 두께 사양들에 따라 선택된다. 유리하게는, 임시 기판(1) 및 캐리어 기판(2)은 110 미크론 내지 500 미크론, 통상적으로 350 미크론 +/- 25 미크론의 총 두께를 갖는다. 250 미크론의 임시 기판(1) 및 100 미크론의 캐리어층(2) 또는 300 미크론의 임시 기판(1) 및 50 미크론의 캐리어층(2)의 특정 예를 언급하는 것이 가능하다.
캐리어층(2)이 반도체 구조(100)에서 기계적 기판으로서 작용할 것이고 잠재적으로 수직 전기 전도를 보장해야 할 것이다. 전술한 전기 전도 특성(낮은 저항률)을 보장하기 위해, 캐리어층(2)은 유리하게는 필요에 따라 n- 또는 p-도핑된다.
하나의 유리한 실시예에 따르면, 증착 단계 b)는 또한 제2 캐리어층(2')을 형성하기 위해 임시 기판(1)의 후면(1b) 상에서 및/또는 상기 기판(1)의 주변 에지(1c) 상에서 수행된다.
제2 캐리어층(2')(및 주변 에지(1c) 상에 증착된 p-SiC)의 역할은 본질적으로 본 방법에서 다음에 나오는 매우 높은 온도에서의 열처리 동안 흑연으로 만들어진 임시 기판(1)을 보호하는 것일 수 있다; 그러면 제2 캐리어층(2')의 두께 및 주변 에지(1c) 상에 증착된 p-SiC(이하 보호층으로도 지칭됨)의 두께는 일 미크론 또는 수 미크론 정도로 제한될 것이다.
제2 캐리어층(2')은 대안적으로 상기 기판(1)의 양면(1a, 1b) 상에 본 방법의 다음 단계들을 수행하기 위해 임시 기판(1)의 후면(1b) 상에 증착될 수 있다(도 3a). 그러면 제2 캐리어층(2')은 임시 기판(1)의 전면(1a) 측에 배치된 제1 캐리어층(2)과 동일한 크기의 두께를 갖는다.
일반적으로, 캐리어층(2)(및 잠재적으로 제2 캐리어층(2'))의 증착 후에, 작업층(3)을 전달하는 다음 단계를 고려하여, 캐리어층(2)의 표면 거칠기 및/또는 구조의 에지들의 품질을 개선하기 위해 표면 처리가 실행된다.
종래의 화학적 에칭(습식 또는 건식) 및/또는 기계적 연삭 및/또는 화학적-기계적 연마 기술들은 0.5nm RMS 정도, 바람직하게는 0.3nm RMS 미만인 p-SiC의 표면 거칠기를 달성(예를 들어 20 미크론 x 20 미크론 스캔에서 원자력 현미경(AFM: atomic force microscopy)을 사용한 거칠기 측정)하기 위해 사용될 수 있다. 그럼에도 불구하고 임시 기판(1)을 형성하는 흑연의 전술한 특성들은 적용되는 표면 처리들이 제한되게 한다.
제1 변형에 따르면, 통상적으로 원형 웨이퍼의 형태를 취하는 단계 a)에서 제공되는 임시 기판(1)은 최종 반도체 구조(100)에 대한 목표 직경보다 5% 내지 10% 더 넓은 직경을 갖는다. 이것은 증착 단계 b) 동안 에지 문제들을 제한하고 반도체 구조(100) 상에서 향후 구성요소들(40)이 차지하는 영역을 최대화하는 것을 가능하게 할 수 있다.
제2 변형에 따르면, 단계 a)에서 제공되는 임시 기판(1)은 최종 반도체 구조(100)에 대한 목표 직경보다 약간 작은(통상적으로 5% 미만) 직경을 가지므로, 증착 단계 b)는 이 경우 임시 기판(1)의 주변 에지에서 수행되어 상기 목표 직경에 도달하도록 한다.
다음으로, 본 발명에 따른 생산 방법은 복합 구조(10)를 형성하기 위해, 단결정 탄화 규소(c-SiC)로 만들어진 작업층(3)을 직접 캐리어층(2)에 또는 중간층을 통해 전달하는 단계 c)를 포함한다(도 2c). 전달은 분자 접착에 의한 결합을 사용하고, 결과적으로 결합 계면(5)을 구현한다. 중간층은 상기 결합을 촉진하기 위해, 작업층(3) 측 및/또는 캐리어층(2) 측에 형성될 수 있다.
유리하게는, 그리고 Smart CutTM 방법과 관련하여 알려진 바와 같이, 전달 단계 c)는 연속적으로:
- 도너 기판(30)의 전면(30a)과 함께, 작업층(3)을 규정하는 매립된 약화 평면(31)을 형성하기 위해, 단결정 탄화 규소로 만들어진 도너 기판(30)에 경종들을 도입하는 단계(도 4a),
- 도너 기판(30)의 전면(30a)을 캐리어층(2) 상에 직접 또는 중간층을 통해, 결합 계면(5)을 따라, 분자 접착에 의한 결합에 의해, 접합하는 단계(도 4b),
- 작업층(3)을 캐리어층(2)에 전달하기 위해, 매립된 약화 평면(31)을 따라 분리하는 단계(도 4c)를 포함한다.
경종들은 바람직하게는 수소, 헬륨 또는 이들 두 종들의 동시-주입이고, 의도된 작업층(3)의 두께와 일치하는 결정된 깊이로 도너 기판(30)에 주입된다(도 4a). 이들 경종들은, 결정된 깊이 주위에서, 도너 기판(30)의 자유 표면(30a)에 평행한, 즉 도면들에서 (x, y)-평면에 평행한 얇은 층으로서 분포된 미세 공동들(microcavities)을 형성할 것이다. 이 얇은 층은 단순함을 위해, 매립된 약화 평면(31)으로 지칭된다.
경종들의 주입 에너지는 결정된 깊이에 도달하도록 선택된다. 예를 들어, 수소 이온들은 100nm 내지 1500nm 정도의 두께를 갖는 작업층(3)의 경계를 정하기 위해, 10keV 내지 250keV의 에너지와 5E16/cm2 내지 1E17/cm2의 선량(dose)으로 주입된다. 이온 주입 단계 이전에 도너 기판(30)의 전면(30a) 상에 추가층이 증착될 수 있다는 점에 유의해야 한다. 이러한 추가층은 예를 들어 산화 규소 또는 질화 규소와 같은 재료로 구성될 수 있다. 이는 다음 단계를 위해 유지될 수 있거나(그리고 전술한 중간층의 전부 또는 일부를 형성하거나) 제거될 수 있다.
도너 기판(30)은 각각의 전면들에서 캐리어층(2)에 접합되고 접합 계면(5)을 따라 결합된 조립체를 형성한다(도 4b). 그 자체로 잘 알려진 바와 같이, 분자 접착에 의한 결합은 접합된 표면들 사이의 원자 수준에서 결합들이 이루어지기 때문에, 접착 재료를 필요로 하지 않는다. 분자 접착에 의한 몇 가지 유형의 결합이 존재하며, 특히 표면들을 접촉시키기 전의 온도, 압력, 대기 조건들 또는 처리들이 상이하다. 접합될 표면들의 사전 플라즈마 활성화가 있거나 없는 주변 온도에서의 결합, 원자 확산 결합(ADB: atomic diffusion bonding), 표면-활성화 결합(SAB: surface-activated bonding) 등이 언급될 수 있다.
접합 단계는 접합될 면들을 접촉시키기 전에, 접합 계면(5)의 품질(낮은 결함률, 양호한 접착 에너지)을 촉진하기 쉬운 종래의 세정, 표면 활성화 또는 다른 표면 준비 시퀀스들을 포함할 수 있다.
이미 언급한 바와 같이, 도너 기판(30)의 전면(30a) 및/또는 캐리어층(2)의 자유면은 선택적으로 수직 전기 전도를 촉진하기 위해 중간층, 예를 들어 금속(텅스텐 등) 또는 도핑된 반도체(규소 등) 층을 포함할 수 있거나, 또는 수직 전기 전도를 필요로 하지 않는 용도들을 위한 절연층(산화 규소, 질화 규소 등)을 포함할 수 있다. 중간층은, 특히 접합될 면들에 존재하는 잔류 거칠기 또는 표면 결함들을 제거함으로써, 분자 접착에 의한 결합을 촉진하기가 쉽다. 결합에 유리한 1nm RMS 미만 또는 심지어 0.5nm RMS 미만의 거칠기를 달성하기 위해, 평탄화 또는 평활화 처리들을 거칠 수 있다.
매립된 약화 평면(31)을 따른 분리는 일반적으로 800℃ 내지 1,200℃의 온도에서 열처리를 적용하여 발생한다(도 4c). 이러한 열처리는 공동들 및 미세균열들이 매립된 약화 평면(31)에서 발생하고, 상기 약화 평면(31)을 따라 파단(fracture)이 전파될 때까지 기체 형태로 존재하는 경종들에 의한 이들의 가압을 발생시킨다. 대안적으로 또는 공동으로, 분리를 야기하는 파단의 기계적 전파를 전파하거나 지원하기 위해, 기계적 응력이 결합된 조립체에, 특히 매립된 약화 평면(31)에 가해질 수 있다. 이러한 분리가 완료되면, 한편으로는 흑연으로 만들어진 임시 기판(1), p-SiC로 만들어진 캐리어층(2) 및 c-SiC로 만들어진 전달된 작업층(3)을 포함하는 복합 구조(10)가 얻어지고, 다른 한편으로는 도너 기판의 나머지(30')가 얻어진다. 작업층(3)은 통상적으로 100nm 내지 1500nm 두께이다. 작업층(3)의 도핑 정도 및 유형은 도너 기판(30)의 특성들의 선택에 의해 규정되거나 반도체층들을 도핑하기 위한 알려진 기술들을 통해 나중에 조정될 수 있다.
작업층(3)의 자유 표면은 일반적으로 분리 후에 거칠다: 예를 들어, 그 거칠기는 5nm 내지 100nm RMS(AFM, 20 미크론 x 20 미크론 스캔)이다. 우수한 표면 마감을 복원하기 위해 세정 및/또는 평활화 단계들이 적용될 수 있다(통상적으로 20 미크론 x 20 미크론 AFM 스캔에 대해 몇 옹스트롬 RMS 미만의 거칠기).
대안적으로, 작업층(3)의 자유 표면은 본 방법의 다음 단계가 이러한 거칠기를 허용할 때, 분리된 상태로 거칠게 남아 있을 수 있다.
임시 기판(1)의 에지들(1c) 및 후면(1b)이 보호층으로 덮이지 않은 경우, 분리 열처리는 산소가 없는 통제된 대기하에서 실행된다.
유리하게는, 상기 처리를 위한 대기 조건들을 완화하기 위해, 이 열처리 전에 보호층이 증착된다. 보호층은 제2 캐리어층(2')을 관련시키는 특정 실시예를 참조하여 언급된 바와 같이 p-SiC로 형성될 수 있거나 비정질 SiC로 만들어질 수 있다.
제2 캐리어층(2')을 사용하는 특정 실시예에서, 단계 c)는 c-SiC로 만들어진 제2 작업층(3')을, 제2 결합 계면(5')이 관련되게되는, 제2 캐리어층(2')에 직접 또는 제2 중간층을 통해 전달하는 단계를 또한 포함할 수 있다(도 3b).
본 발명에 따른 생산 방법은 작업층(3) 상에 활성층(4)을 형성하는 단계 d)를 포함한다(도 2d).
유리하게는, 활성층(4)은 작업층(3) 상에 도핑된 단결정 탄화 규소로 이루어진 적어도 하나의 추가층을 에피택셜 성장시킴으로써 생산된다. 이 에피택셜 성장은 종래의 온도 범위, 즉 1500℃ 내지 1900℃에서 발생하고, 의도된 전자 구성요소들에 따라, 두께가 1 미크론에서 수십 미크론 정도인 층을 형성한다.
복합 구조(10)에서, 흑연으로 이루어진 임시 기판(1)의 에지들(1c) 및 후면(1b) 상의 보호층의 존재는 흑연이 전술한 매우 높은 온도 처리들에 의해 손상되는 것을 방지하기 위해 필요하다. 전술한 바와 같이, 이 보호층은 예를 들어 다결정 탄화 규소로 이루어진 층(제2 캐리어층(2')) 또는 비정질층으로 구성될 수 있다.
본 발명에 따른 생산 방법은 활성층(4) 상에 및/또는 활성층(4) 내에 전자 구성요소들(40)의 전부 또는 일부를 생산하는 단계 d')를 더 포함할 수 있다(도 2da). 전자 구성요소들(40)은 예를 들어 트랜지스터들 또는 다른 고전압 및/또는 고주파 구성요소들로 구성될 수 있다.
활성층(4) 상에 및/또는 활성층(4) 내에서 이들이 생산되기 위해, 세정, 증착, 리소그래피, 주입, 에칭, 평탄화 및 열처리의 종래의 단계들이 실행된다. 특히, 언급된 열처리들 중 일부는 활성층(4)(또는 작업층(3))에 국부적으로 도입된 도펀트들을 활성화하기 위한 것이며, 통상적으로 1600℃ 이상의 온도에서 실행된다.
임시 기판(1)의 후면 상에 제2 캐리어층(2')을 사용하는 특정 실시예에서, 단계 d)는 또한 제2 작업층(3') 상에 제2 활성층을 형성하는 단계를 포함할 수 있고; 단계 d')는 상기 제2 활성층 상에 및/또는 상기 제2 활성층 내에 제2 전자 구성요소들의 전부 또는 일부를 생산하는 단계를 포함할 수 있다는 것에 유의해야 한다.
최종적으로, 본 발명에 따른 생산 방법은 반도체 구조(100)를 형성하기 위해 임시 기판(1)을 제거하는 단계 e)를 포함하고, 상기 구조는 활성층(4), 작업층(3) 및 캐리어층(2)을 포함하고(도 2e(ⅰ)), 잠재적으로 단계 d'가 실행된 경우, 전자 구성요소들(40)을 포함한다(도 2e(ⅱ)).
몇 가지 변형들이 이 단계에 대해 사용될 수 있다: 일부 변형들(아래에서 설명되는 제1 및 제2 변형들)은 상기 기판(1)의 분리를 기반으로 하므로, 잠재적으로 새로운 용도를 위한 재활용을 포함할 수 있다; 다른 변형들(제3 및 제4 변형들)은 임시 기판(1)의 부분적 또는 전체적 제거를 관련시킨다.
제1 변형에 따르면, 단계 e)는 기계적 응력의 인가 후에 임시 기판(1)을 통해 균열을 전파함으로써 기계적 분리를 포함하고, 균열은 임시 기판(1)과 캐리어층(2, 2') 사이의 계면의 평면에 실질적으로 평행하게 연장된다. 예를 들어, 상기 계면에 대향하거나 가까이에 베벨형 도구(bevelled tool)를 삽입하면, 반도체 구조(100)와 임시 기판(1) 사이에 완전한 분리가 있을 때까지, 임시 기판(1)의 흑연에서 또는 이 계면에서 개구가 개시되어 전파되게 한다. 유리하게는, 흑연에서 균열의 개시를 촉진하기 위해, 임시 기판(1)의 에지들(1c) 상에 존재하는 보호층이 제거된다.
제2 변형에 따르면, 단계 e)는 측면 화학적 에칭에 의해 캐리어층(2, 2')과 임시 기판(1) 사이의 화학적 제거를 포함한다. 복합 구조(10)에서 임시 기판(1)의 에지들(1c) 상에 위치한 보호층은 흑연에 대한 접근을 허용하기 위해 화학적으로 또는 기계적으로 제거되어야 한다. 측면 화학적 에칭은 특히 질산 및/또는 황산에 기초한 용액, 예를 들어 농축된 황산 및 중크롬산 칼륨 용액, 또는 황산, 질산 및 염소산 칼륨 용액을 사용할 수 있다. 알칼리성 용액(수산화 칼륨(KOH) 또는 수산화 나트륨(NaOH)과 같이)을 사용하는 화학적 에칭도 적용될 수 있다.
물론, 활성층(4) 및 전자 구성요소들(40)이 존재하는 경우, 이 화학적 제거 동안에 이들이 손상되는 것을 피하기 위해, 이들의 자유면 및 에지들의 보호 및/또는 에칭 용액과의 접촉 시간 제한에 세심한 주의를 기울일 것이다.
제3 변형에 따르면, 단계 e)는 임시 기판(1)의 전부 또는 일부의 화학적 에칭을 포함한다. 전술한 바와 같이, 복합 구조(10)의 임시 기판(1)의 에지들(1c) 및 후면(1b)(제2 캐리어층(2')) 상의 보호층은 흑연에 접근하기 위해 제거되어야 할 것이다. 기계적 제거는 통상적으로 예를 들어 에지들을 연삭하고 후면을 연삭하여 수행되거나, 보호층의 특성에 따라 화학적 제거를 수행할 수 있다. 임시 기판(1)의 화학적 에칭은 예를 들어 활성층(4) 및 잠재적으로 구성요소들(40)을 보호하도록 주의하면서 제2 변형에 대해 위에서 주어진 솔루션들 중 하나를 사용할 수 있다.
제4 변형에 따르면, 단계 e)는 임시 기판(1)을 형성하는 흑연을 열적으로 손상시켜 분리하는 단계를 포함한다. 여기서 다시, 적어도 임시 기판(1)의 에지들 상에 존재하는 보호층은 제거되어야 한다. 복합 구조(10)의 후면 상에 제2 작업층(3')이 없을 때, 보호층도 이 면에서 제거될 수 있다.
열적 손상에 의한 분리는 산소의 존재 하에 600℃ 내지 1000℃의 온도에서 발생할 수 있다: 임시 기판(1)의 흑연은 그 후에 연소되고 부서져 반도체 구조(100)만 온전하게 남게 된다.
물론, 전자 구성요소들(40)이 단계 d'에서 생산된 경우, 이러한 분리 변형은 상기 구성요소들(40)이 적용된 온도와 양립할 수 있는 경우에만 적용될 수 있다.
전술한 변형들은 임의의 기술적으로 실현 가능한 방식으로 선택적으로 서로 조합될 수 있음에 유의해야 한다.
구현된 변형에 상관없이, 임시 기판(1)의 제거는 캐리어층(2)의 후면(2b)에 잔류물들을 남길 수 있다. 이러한 잔류물들은 그 후 기계적 연삭에 의해, 화학적-기계적 연마에 의해, 화학적 에칭에 의해 및/또는 열적 손상에 의해 제거된다. 필요하다면 캐리어층(2)의 후면(2b)의 거칠기를 감소시키기 위해 화학적-기계적 연마 또는 화학적 에칭 기술들이 또한 사용될 수 있다.
제2 캐리어층(2'), 제2 작업층(3') 및 제2 활성층이 임시 기판(1)의 후면(1b) 상에 배치되는 상기 언급된 특정 실시예에서, 임시 기판(1)을 제거하는 단계 e)는 또한 제2 반도체 구조가 형성되도록 하며, 이 구조는 제2 활성층(및 잠재적으로 전자 구성요소들), 제2 작업층(3') 및 제2 캐리어층(2')을 포함한다.
반도체 구조(100)가 임시 기판(1)의 제거 동안 및 제거 후에 취급되어야 하고, 그 전체 두께가 이 취급 작업에서 기계적으로 유지되기에 불충분하다면, 탈착식 핸들을 사용하는 것을 고려하는 것이 가능하다: 상기 핸들은 예를 들어, 단일화 단계까지의 취급을 실행하기 위해 활성층(4) 상에 배치되고 이에 일시적으로 고정된다.
본 발명에 따른 생산 방법의 완료시에 얻어지는 반도체 구조(100)는 활성층(4)을 포함하고, 잠재적으로 전자 구성요소들(40)로 완성되고, 응용을 위해 의도된 두께로 캐리어층(2) 상에 배치된다. 상당한 재료 손실을 관련시키는 기계적 박막화는 필요하지 않는다. 캐리어층(2)은 양질의 p-SiC로 만들어지지만(상대적으로 높은 온도들에서 증착되기 때문에), 구성요소들의 단일화 전에 상당히 얇아져야 하는 단결정 또는 다결정 SiC의 벌크 기판과 비교하면 저렴하다. 흑연으로 만들어진 임시 기판(1)은 유리하게 재활용을 위해 회수된다. 재사용되지 않더라도, 흑연은 저가 재료이기 때문에, 본 발명에 따른 생산 방법은 SiC로 만들어진 벌크 기판을 사용하는 솔루션과 관련하여 여전히 경제적으로 유리하다. 흑연으로 만들어진 임시 기판(1)의 물리적 특성들(입자 크기, 공극률, 열팽창 계수)의 선택은, 견고한 고품질 복합 구조(10)가 얻어질 수 있고 신뢰할 수 있고 고성능 반도체 구조(100)가 얻어질 수 있도록 하는 캐리어층(2)의 형성을 보장한다. 구성요소들(40)의 성능은 특히 복합 구조(10)가 활성층(4)을 형성하기 위한 매우 높은 온도 처리들을 허용한다는 사실로부터 발생한다.
본 발명은 또한 생산 방법을 참조하여 상술되고 상기 방법에서 얻어진 중간 구조에 대응하는 복합 구조(10)에 관한 것이다(도 2c, 도 2d, 도 3b).
복합 구조(10)는:
- 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판(1),
- 적어도 임시 기판(1)의 전면(1a) 상에 배치되고 전면(1a)과 접촉하는, 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층(2),
- 캐리어층(2) 상에 직접 또는 중간층을 통해 배치된 단결정 탄화 규소로 만들어진 작업층(3)을 포함한다.
바람직하게는, 작업층(3)의 두께는 100nm 내지 1500nm이다. 임시 기판(1)의 두께는 100 미크론 내지 2000 미크론이다.
마이크로전자 구성요소들에 대한 응용 분야의 경우, 캐리어층(2)은 유리하게는 우수한 전기 전도성, 즉 0.015ohm.cm 내지 0.03ohm.cm, 높은 열 전도성, 즉 200 W.m-1.K-1 이상, 및 작업층(3)의 열팽창 계수와 유사한 열팽창 계수, 즉 주변 온도에서 통상적으로 3.8.10-6/℃ 내지 4.2.10-6/℃를 나타낸다.
임시 기판(1)은 유리하게는, 생산 방법의 매우 높은 온도의 열 처리 단계들 동안 임시 기판(1)에 대해 균일한 온도를 제공하도록, 70 W.m-1.K-1 내지 130 W.m-1.K-1의 열 전도성을 갖는다. 특히 이것은 증착된 층들의 균일성과 생산된 층들 및 구성요소들의 물리적 특성들의 재생력(reproducibility)을 개선한다.
최종적으로, 본 발명에 따른 생산 방법을 참조하여 설명된 바와 같이, 복합 구조(10)는 "양면(double-sided)"일 수 있으며, 즉 이것은:
- 임시 기판(1) 상에 배치된, 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 제2 캐리어층(2'),
- 제2 캐리어층(2') 상에 배치된 단결정 탄화 규소로 만들어진 제2 작업층(3')을 포함할 수 있다(도 3b).
이러한 복합 구조(10)는 2개의 활성층들(4)이 제1 작업층(3) 및 제2 작업층(3') 상에 각각 형성될 수 있게 하고, 본 발명에 따른 생산 방법의 완료시, 단일 임시 기판(1)으로부터 2개의 반도체 구조들(100)이 얻어지게 할 수 있다.
물론, 본 발명은 설명된 실시예들 및 예들에 제한되지 않으며, 청구범위에 의해 규정된 본 발명의 범위를 벗어나지 않고 변경들이 이루어질 수 있다.

Claims (14)

  1. 반도체 구조(100) 생산 방법에 있어서:
    a) 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판(1)을 제공하는 단계;
    b) 상기 임시 기판(1)의 전면(1a; front face) 상에 직접 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층(2)을 증착하는 단계,
    c) 복합 구조(10)를 형성하기 위해 단결정 탄화 규소로 만들어진 작업층(3)을 상기 캐리어층(2) 상에 직접 또는 중간층을 통해 전달하는 단계로서, 상기 전달은 분자 접착에 의한 결합을 사용하는, 상기 전달 단계,
    d) 상기 작업층(3) 상에 활성층(4)을 형성하는 단계,
    e) 상기 임시 기판(1)을 제거하여 상기 활성층(4), 상기 작업층(3) 및 상기 캐리어층(2)을 포함하는 상기 반도체 구조(100)를 형성하는 단계를 포함하는 반도체 구조 생산 방법.
  2. 제1항에 있어서, 상기 증착 단계 b)는 또한:
    - 제2 캐리어층(2')을 형성하기 위해 상기 임시 기판(1)의 후면(1b; back face) 상에, 및/또는
    - 상기 기판(1)의 주변 에지(1c) 상에서
    수행되는, 반도체 구조 생산 방법.
  3. 제1항 또는 제2항에 있어서, 전달 단계 c)는:
    - 단결정 탄화 규소로 만들어진 도너 기판(30)에 경종들(light species)을 도입하여 상기 도너 기판(30)의 전면(30a)과 함께 상기 작업층(3)을 규정하는 매립된 약화 평면(31; buried weakened plan)을 형성하는 단계,
    - 상기 도너 기판(30)의 상기 전면(30a)을 상기 캐리어층(2)에 직접 또는 중간층을 통해 분자 접착에 의한 결합에 의해 접합하는(joining) 단계,
    - 상기 작업층(3)을 상기 캐리어층(2)에 전달하기 위해 상기 매립된 약화 평면(31)을 따라 분리하는 단계를 포함하는, 반도체 구조 생산 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중간층은 텅스텐, 규소, 탄화 규소 또는 다른 전도성 또는 반도체 재료들로 형성되는, 반도체 구조 생산 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 단계 d)는 상기 작업층(3) 상에 도핑된 단결정 탄화 규소로 만들어진 적어도 하나의 추가층의 에피택셜 성장을 포함하고, 상기 추가층은 상기 활성층(4)의 전부 또는 일부를 형성하는, 반도체 구조 생산 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 활성층(4) 상에 및/또는 상기 활성층(4) 내에 전자 구성요소들(40)의 전부 또는 일부를 생산하는 단계 d')를 포함하고, 단계 d')는 단계 d)와 단계 e) 사이에 삽입되는, 반도체 구조 생산 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    - 단계 e)는 기계적 응력을 가한 후 상기 임시 기판(1)을 통해 균열(crack)을 전파함에 의한 기계적 분리를 포함하고, 상기 균열은 상기 임시 기판(1)과 상기 캐리어층(2) 사이의 계면의 평면에 실질적으로 평행하게 연장되고, 및/또는
    - 단계 e)는 측면 화학적 에칭에 의해 상기 캐리어층(2)과 상기 임시 기판(1) 사이의 화학적 분리를 포함하고, 및/또는
    - 단계 e)는 상기 임시 기판(1)의 전부 또는 일부의 화학적 에칭을 포함하고, 및/또는
    - 단계 e)는 상기 임시 기판(1)의 상기 흑연을 열적으로 손상시킴에 의한 분리를 포함하는, 반도체 구조 생산 방법.
  8. 제2항에 있어서,
    - 단계 c)는 단결정 탄화 규소로 만들어진 제2 작업층(3')을 상기 제2 캐리어층(2')에 직접 또는 제2 중간층을 통해 전달하는 단계를 포함하며, 상기 전달은 분자 접착에 의한 결합을 사용하고,
    - 단계 d)는 상기 제2 작업층(3') 상에 제2 활성층을 형성하는 단계를 포함하고,
    - 단계 e)는 상기 제2 활성층, 상기 제2 작업층(3') 및 상기 제2 캐리어층(2')을 포함하는 제2 구조 반도체(100)가 형성되도록 하는, 반도체 구조 생산 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 단계 a)에서 제공되는 상기 임시 기판(1)은 원형 웨이퍼의 형태를 취하고 상기 반도체 구조(100)에 대한 목표 직경보다 5% 내지 10% 더 넓은 직경을 갖는, 반도체 구조 생산 방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 단계 a)에서 제공되는 상기 임시 기판(1)은 원형 웨이퍼의 형태를 취하고 상기 반도체 구조(100)에 대한 목표 직경보다 약간 작은 직경을 가지므로, 상기 증착 단계 b)는 상기 임시 기판(1)의 주변 에지(1c) 상에서도 수행되어 상기 목표 직경에 도달되게 하는, 반도체 구조 생산 방법.
  11. 복합 구조(10)에 있어서:
    - 4 미크론 내지 35 미크론의 입자 크기, 6% 내지 17%의 공극률 및 4.10-6/℃ 내지 5.10-6/℃의 열팽창 계수를 갖는 흑연으로 만들어진 임시 기판(1),
    - 적어도 상기 임시 기판(1)의 전면 상에 배치되고 상기 전면과 접촉하는, 10 미크론 내지 200 미크론의 두께를 갖는 다결정 탄화 규소로 만들어진 캐리어층(2),
    - 상기 캐리어층(2) 상에 배치된 단결정 탄화 규소로 만들어진 작업층(3)을 포함하는 복합 구조.
  12. 제11항에 있어서, 상기 작업층(3)은 100nm 내지 1500nm의 두께를 갖는, 복합 구조.
  13. 제11항 또는 제12항에 있어서, 상기 임시 기판(1)은 100 미크론 내지 2000 미크론의 두께를 갖는, 복합 구조.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 임시 기판(1)은 70 W.m-1.K-1 내지 130 W.m-1.K-1의 열 전도성을 갖는, 복합 구조.
KR1020237034319A 2021-03-09 2022-03-03 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법 KR20230153478A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2102306A FR3120736B1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FRFR2102306 2021-03-09
PCT/FR2022/050379 WO2022189732A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Publications (1)

Publication Number Publication Date
KR20230153478A true KR20230153478A (ko) 2023-11-06

Family

ID=75439061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237034319A KR20230153478A (ko) 2021-03-09 2022-03-03 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 생산 방법

Country Status (8)

Country Link
US (1) US20240170284A1 (ko)
EP (1) EP4305664A1 (ko)
JP (1) JP2024509678A (ko)
KR (1) KR20230153478A (ko)
CN (1) CN117083705A (ko)
FR (1) FR3120736B1 (ko)
TW (1) TW202301554A (ko)
WO (1) WO2022189732A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
JP6371143B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP3514130A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
FR3120736A1 (fr) 2022-09-16
EP4305664A1 (fr) 2024-01-17
WO2022189732A1 (fr) 2022-09-15
JP2024509678A (ja) 2024-03-05
US20240170284A1 (en) 2024-05-23
CN117083705A (zh) 2023-11-17
FR3120736B1 (fr) 2024-10-04
TW202301554A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP2538438A1 (fr) Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
TW202139261A (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
US20240145294A1 (en) Method for manufacturing a silicon-carbide-based semiconductor structure and intermediate composite structure
KR102711398B1 (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic의 박층을 포함하는 복합 구조체의 제조 방법
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
US11424156B2 (en) Removable structure and removal method using the structure
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
TW202240653A (zh) 製作含凝聚物之交界區之半導體結構之方法
CN118056263A (zh) 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法