CN106257619B - 碳化硅半导体装置的制造方法 - Google Patents
碳化硅半导体装置的制造方法 Download PDFInfo
- Publication number
- CN106257619B CN106257619B CN201610121660.4A CN201610121660A CN106257619B CN 106257619 B CN106257619 B CN 106257619B CN 201610121660 A CN201610121660 A CN 201610121660A CN 106257619 B CN106257619 B CN 106257619B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- protective film
- film
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 171
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 169
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 65
- 238000010438 heat treatment Methods 0.000 claims abstract description 55
- 230000001681 protective effect Effects 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 230000004913 activation Effects 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000012300 argon atmosphere Substances 0.000 claims description 9
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 60
- 230000007547 defect Effects 0.000 abstract description 18
- 238000012545 processing Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003705 background correction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004937 angle-resolved X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Physical Vapour Deposition (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Materials Engineering (AREA)
Abstract
本发明提供能够抑制碳化硅基板的表面缺陷的碳化硅半导体装置的制造方法。首先，在碳化硅基板1的离子注入面，形成依次层叠了硅膜2以及碳膜3的双层结构的保护膜4，进行活化热处理。硅膜2的厚度t为1nm以上且3nm以下。碳膜3的厚度为20nm以上。通过在活化热处理后除去碳膜3，进行其后的工序而在碳化硅基板1的离子注入面形成单元结构。在除去碳膜3后，使用XPS法以X射线入射角度45°分析碳化硅基板1的离子注入面的情况下，在碳化硅基板1的离子注入面，以使出现在结合能285eV～286eV的sp2键的碳的峰值强度相对于出现在结合能283eV～284eV的碳化硅的峰值强度的比值为0.4以下的方式设定保护膜厚度。
Description
技术领域
本发明涉及碳化硅半导体装置的制造方法。
背景技术
以往，在使用碳化硅(SiC)基板、或者在初始基板上层叠外延层而成的碳化硅外延基板(以下，统称为碳化硅基板)来制作各种器件的情况下，需要进行用于形成单元结构的离子注入工序。并且，在离子注入工序后，需要进行用于使向碳化硅基板进行离子注入的杂质活化的活化热处理，在使用碳化硅作为半导体材料的情况下，活化热处理需要在1600℃～1800℃程度的高温度下进行。已知由于这样在非常高的温度下进行活化热处理，所以在没有用保护膜保护碳化硅基板的表面的状态下进行活化热处理的情况下，会引起碳化硅基板的表面缺陷。
作为降低因活化热处理而导致的碳化硅基板的表面缺陷的方法，提出了在添加了甲硅烷(SiH4)气体的氩(Ar)气气氛中进行活化热处理的方法。另外，作为降低因活化热处理而导致的碳化硅基板的表面缺陷的另一方法，公知有在碳化硅基板离子注入杂质后，在利用碳(C)膜覆盖碳化硅基板的表面的状态下进行活化热处理的方法(例如，参照下述专利文献1)。作为碳膜的成膜(形成)方法，可使用溅射法和/或化学气相生长(CVD：ChemicalVapor Deposition)法，使涂覆于碳化硅基板的表面的抗蚀剂碳化的方法等。
现有技术文献
专利文献
专利文献1：日本专利第5673107号公报
发明内容
技术问题
然而，发明人反复进行了深入的研究，其结果判定，在添加了甲硅烷气体的气体气氛中进行活化热处理的方法中，难以充分抑制碳化硅基板的表面缺陷。另外，即使对于在利用碳膜覆盖碳化硅基板的表面的状态下进行活化热处理的方法，也可能会因热处理装置和/或热处理条件而导致碳化硅基板的表面缺陷。其理由是，因碳膜的成膜方法(溅射法、CVD法、旋涂法)和/或热处理条件在碳膜产生裂缝。另外，即使在碳膜不产生裂缝，碳膜的厚度和/或膜质在得到作为保护膜的功能的方面不充分的情况下，可能会产生碳化硅基板的表面缺陷。因此，从提高合格率，或确保单元的可靠性出发，在活化热处理时保护碳化硅基板表面的保护膜的形成方法有改良的余地。
本发明为了消除上述的现有技术的问题，目的在于提供一种能够抑制碳化硅基板的表面缺陷的碳化硅半导体装置的制造方法。
技术方案
为了解决上述的课题而实现目的，本发明人等反复进行了深入的研究，其结果发现，即使硅原子从碳化硅基板的表面蒸发，也能够通过向碳化硅基板的表面新供给硅原子而抑制碳化硅基板的表面缺陷。本发明基于这样的情况而完成。
为了解决上述的课题，实现本发明的目的，从而本发明的碳化硅半导体装置的制造方法具有下述的特征。首先，进行从以碳化硅为材料的半导体基板的表面将杂质进行离子注入的注入工序。接下来，进行在上述半导体基板的离子注入了杂质的表面形成保护膜的形成工序。接下来，进行对利用上述保护膜覆盖的状态的上述半导体基板进行热处理而使上述杂质活化的活化工序。在上述形成工序中，形成第一保护膜和第二保护膜的双层结构的上述保护膜，其中，所述第一保护膜在上述半导体基板的表面上形成，并且供给因上述热处理导致上述半导体基板中不足的原子，所述第二保护膜在上述第一保护膜的表面上形成，并且在上述热处理时抑制硅原子从上述半导体基板以及上述第一保护膜蒸发。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第一保护膜为硅膜。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第二保护膜为碳膜或者氮化碳膜。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，使用硅靶并通过氩气气氛下的溅射形成上述第一保护膜。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第一保护膜的厚度为1nm以上且3nm以下。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，使用碳靶并通过氩气气氛或者包括氮气的氩气气氛下的溅射形成上述第二保护膜。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第二保护膜的厚度为20nm以上。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，还包括在上述活化工序之后除去上述第二保护膜的除去工序。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，设定上述第一保护膜的厚度，以使在上述除去工序后使用X射线光电子分光法而分析上述半导体基板的对上述杂质进行了离子注入的表面的情况下，在上述半导体基板的表面检测到的碳的峰值强度比碳化硅的峰值强度小的。
另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，设定上述第一保护膜的厚度，以使在上述除去工序后使用X射线光电子分光法而以X射线入射角度45°分析上述半导体基板的对上述杂质进行了离子注入的表面的情况下，出现在结合能285eV～286eV的sp2键的上述碳的峰值强度相对于出现在结合能283eV～284eV的上述碳化硅的峰值强度的比值为0.4以下。
根据上述的发明，能够抑制在热处理时硅原子从碳化硅基板的离子注入面(以碳化硅为材料的半导体基板的离子注入了杂质的表面)蒸发。另外，即使在热处理时硅原子从碳化硅基板的离子注入面蒸发，也可从与碳化硅基板的离子注入面接触的硅膜供给硅原子，碳化硅基板的离子注入面的硅原子的蒸发位置被修复。
有益效果
根据本发明的碳化硅半导体装置的制造方法，起到能够抑制碳化硅基板的表面缺陷的效果。
附图说明
图1A是表示实施方式的碳化硅半导体装置的制造方法的概要的流程图。
图1B是表示实施方式的碳化硅半导体装置的制造过程中的状态的剖视图。
图2是示意性地表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态的说明图。
图3是表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的凹凸状态的剖视图。
图4是表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的化学结合状态的特性图。
图5是表示本发明的碳化硅半导体装置的制造方法的碳化硅基板的表面的化学结合状态的特性图。
图6是表示本发明的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态的俯视图。
符号说明
1 碳化硅基板
2 硅膜
3 碳膜
4 保护膜
具体实施方式
以下参照附图，详细说明本发明的碳化硅半导体装置的制造方法的优选的实施方式。应予说明，在以下的实施方式的说明以及附图中，对相同的构成标记相同的符号，省略重复的说明。另外，关于密勒指数的标记，“-”表示附加于紧随其后的指数的横线(bar)，通过在指数前附加“-”来表示负的指数。
(实施方式)
对实施方式的碳化硅半导体装置的制造方法进行说明。图1A是表示实施方式的碳化硅半导体装置的制造方法的概要的流程图。图1B是表示实施方式的碳化硅半导体装置的制造过程中的状态的剖视图。首先，准备碳化硅基板(半导体晶圆)1，通过通常的有机清洗法和/或RCA清洗法进行清洗(步骤S1)。碳化硅基板1例如可以是以将(000-1)面(所谓的C面)相对于结晶轴倾斜例如4°左右的(带有偏离角)面作为正面的碳化硅体基板。另外，碳化硅基板1例如可以是在以碳化硅为材料的初始基板上层叠外延层而成的碳化硅外延基板。即，碳化硅基板1例如可以是以四层周期六方晶(4H-SiC)等的碳化硅为材料的半导体基板。
接下来，在将碳化硅基板1加热到例如500℃左右的温度的状态下，通过通常的离子注入装置从碳化硅基板1的正面(以下，称为离子注入面)将杂质进行离子注入(步骤S2)。步骤S2的离子注入是用于在碳化硅基板1形成预定器件的单元结构的离子注入工序，其离子种类、注入剂量根据各器件的设计条件而不同。作为一个例子，以距离基板正面为0.45μm以上且0.85μm以下程度的深度，以成为总注入剂量为2×1014/cm2左右的箱形轮廓的方式，利用290keV以上且700keV以下程度的加速能注入氮气(N)。并且，以距离基板正面为0.35μm以下程度的深度，以成为总注入剂量为8×1014/cm2左右的箱形轮廓的方式，利用20keV以上350keV以下程度的加速能注入磷(P)。
接下来，例如通过溅射，在碳化硅基板1的离子注入面上，形成用于供给因后述的活化热处理导致碳化硅基板1中不足的原子的材料膜，具体而言形成硅(Si)膜(第一保护膜)2来作为保护膜4(步骤S3)。因热处理导致碳化硅基板1中不足的原子是指在活化热处理时从碳化硅基板1蒸发的硅原子。接下来，例如通过溅射，在硅膜2的表面，形成碳(碳：C)膜或者氮化碳膜(CNx)(以下，统称为碳膜(第二保护膜)3)来作为保护膜4(步骤S4)。即，通过步骤S3、S4的处理，在碳化硅基板1的离子注入面上，形成依次层叠了硅膜2以及碳膜3的双层结构的保护膜4。
在步骤S3中，例如可以在DC(直流：Direct Current)磁控溅射装置的处理炉(室)内插入碳化硅基板1，使用纯度99.99％的硅靶，在氩(Ar)气气氛中进行磁控溅射而形成硅膜2。此时，例如可以将基板温度设为室温(例如25℃)以上且300℃以下的程度，将直流电力调整为1W/cm2。硅膜2的厚度t例如基于后述的活化热处理的条件和/或碳膜的厚度、膜质等，设定成距离活化热处理后的碳化硅基板1的离子注入面或者距离碳化硅基板1的离子注入面为预定深度中的元素组成和/或元素量、结合状态等为后述的预定条件。具体而言，硅膜2的厚度t优选为例如1nm以上且3nm以下程度(1≤t≤3)。其理由如下所述。硅膜2的厚度t不足1nm的情况下(t＜1)，可能无法充分得到硅膜2的作为保护膜4的功能。另外，硅膜2的厚度t超过3nm的情况下(t＞3)，在碳化硅基板1的离子注入面残留有硅膜2。由此，除去后述的碳(C)膜3的(例如氧灰化)时，可能在碳化硅基板1的离子注入面形成氧化硅(SiO2)。因此，硅膜2的厚度t进一步优选为被设定为在活化热处理后几乎不残留硅膜2的程度的厚度。
在步骤S4中，例如可以使用纯度99.99％的碳靶，在氩(Ar)气气氛中或者添加了氮(N2)气的氩气气氛中进行溅射而形成碳膜3。此时，例如可以调整成基板温度为室温以上且300℃以下的程度，直流电力变为2W/cm2。另外，步骤S4的处理优选例如使用相同的溅射装置而紧接着步骤S3的处理之后进行，以使步骤S3的处理后的碳化硅基板1不暴露于大气。碳膜3的厚度根据器件的单元结构和/或成膜装置、用于后述的活化热处理的热处理装置而进行各种变更，设定为可充分得到本发明的效果的厚度。具体而言，碳膜3的厚度例如可以为20nm。另外，例如在碳化硅基板1的离子注入面产生了与器件的单元结构相应的阶梯差的情况等基于碳膜3的阶梯覆盖(阶梯差覆盖性)增加碳膜3的厚度(例如20nm以上)。基于成膜装置、热处理装置的规格增加碳膜3的厚度(例如20nm以上)。
接下来，进行使用于在碳化硅基板1内进行离子注入的杂质活化的活化热处理(步骤S5)。在步骤S5中，例如首先，在热处理装置的处理炉内插入碳化硅基板1，将处理炉内抽真空至7.5×10-5Torr以下的程度。其后，可以向处理炉内导入氩气，在60Torr以上且100Torr以下的程度的压力下，以1分钟以上且5分钟以下的处理时间进行1600℃以上且1800℃以下程度的高温度的活化热处理。在该活化热处理时，从硅膜2向碳化硅基板1的离子注入面供给硅原子，硅膜2几乎不残留。接下来，冷却碳化硅基板1直到碳化硅基板1变成能够从热处理装置的处理炉取出的温度。接着，除去(灰化)碳膜3的(步骤S6)。步骤S6的灰化例如可以将导入到灰化装置的处理炉内的氧(O2)气减压到5Pa左右，在供给高频(RF：Radio Frequency)电力而生成的氧等离子体中进行5分钟左右。而且，通过依次进行其后的工序而形成剩余的单元结构，将半导体晶圆切割(Dicing)为芯片状，完成实施方式的碳化硅半导体装置。
接下来，检验实施方式的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态。首先，作为比较，对以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态进行说明。图2是示意性地表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态的说明图。图3是表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的凹凸状态的剖视图。
图4是表示以往的碳化硅半导体装置的制造方法的碳化硅基板的表面的化学结合状态的特性图。作为以往例，准备以下的试样，在碳化硅基板101的进行了离子注入的一侧的主面(以下，称为离子注入面)仅形成碳膜(未图示)来作为保护膜，在氩气氛中中进行5分钟的1700℃温度的活化热处理，之后除去(灰化)了碳膜。
对以往例的离子注入面利用扫描式电子显微镜(SEM：Scanning ElectronMicroscope)以10000倍的倍率进行表面观察，并将其结果示于图2。对以往例的离子注入面的截面状态利用原子力显微镜(AFM：Atomic Force Microscope)进行观察，并将其结果示于图3。对以往例的离子注入面的化学结合状态利用角度分解型X射线光电子分光(XPS：X-ray Photoelectron Spectroscopy)法进行检测，并将其结果示于图4。图4的横轴为原子的结合能(eV)，纵轴为光电子的强度(任意单位(a.u.：arbitrary unit))。图4中，是X射线入射角度越小越靠近最外层表面(越浅)的深度的信息(图5中也相同)。这里选择在离子注入面产生了表面缺陷的试样。如图2所示，以往例中，在离子注入面的某些位置观察到凹陷(涂黑部分)102，可确认产生了表面缺陷。
根据图3所示的结果，可确认在以往例的离子注入面产生的凹陷102的深度为数nm至10nm的程度，即使在没有产生凹陷102的部分也产生了1nm程度的凹凸103。根据图4所示的结果，在以往例中，对于距离离子注入面较浅的部分(X射线入射角度：5°以及30°)，可确认在285eV附近存在sp2键的碳(Csp2)的峰值111。另外，对于距离离子注入面较深的部分(X射线入射角度：60°以及90°)，可确认是sp2键的碳(Csp2)的峰值111(285eV附近)和碳化硅(SiC)的峰值112(283eV附近)的混合存在的状态。即，可知距离离子注入面越浅，只有硅原子越容易从碳化硅蒸发而被除去，碳变成主导。比sp2键的碳(Csp2)的峰值111更高结合能的一侧是碳的1轨道(C1s)的峰值。这样，可知由于氩气气氛中的高温度的活化热处理，硅原子易于从离子注入面蒸发是碳化硅基板101的表面缺陷的重要因素之一。
根据这些结果，可确认在仅利用碳膜保护碳化硅基板的离子注入面的状态下进行高温度的活化热处理的情况下，根据碳膜的状态(厚度、膜质)和/或热处理装置的不同，碳膜作为保护膜不能够充分地发挥作用，会在离子注入面产生表面缺陷。即，可知如以往例在仅利用碳膜的保护膜中，无法充分抑制硅原子从碳化硅基板1的离子注入面蒸发。以往例中产生的该现象虽然不会时常发生，但本发明人通过深入的研究确认了是以多次中发生一次的比例出现上述现象。具体而言，例如在对用于形成碳膜的溅射装置、热处理装置的处理炉进行变更的情况等，即使在相同的方法和条件下进行处理也得不到再现性，可确认有时在离子注入面产生表面缺陷。
接下来，对本发明的碳化硅半导体装置的制造方法的碳化硅基板1的表面的状态进行说明。图5是表示本发明的碳化硅半导体装置的制造方法的碳化硅基板的表面的化学结合状态的特性图。图6是表示本发明的碳化硅半导体装置的制造方法的碳化硅基板的表面的状态的俯视图。基于上述的实施方式的碳化硅半导体装置的制造方法，准备以下的试样，即在碳化硅基板1的离子注入面形成依次层叠了硅膜2以及碳膜3的保护膜4，在活化热处理后除去(灰化)碳膜3(以下，称为实施例)。活化热处理的条件与上述以往例相同。
将实施例的离子注入面的化学结合状态利用角度分解型XPS法进行检测，将其结果示于图5。将检测时的X射线入射角度设为45°。图5的注释所示的数值为硅膜2的厚度t。将实施例的各试样的硅膜2的厚度t设为0nm～3nm。硅膜2的厚度t＝0nm是指没有硅膜2，仅形成碳膜3作为保护膜4的状态，相当于现有技术。对于硅膜2的厚度t＝0nm的试样，选择在离子注入面产生了表面缺陷的试样。图5所示的光电子的强度(纵轴的值)以硅膜2的厚度t＝0nm下的sp2键的碳(Csp2)的峰值11为1来表示相对值。在比sp2键的碳的峰值11更低结合能的一侧检测到碳化硅(SiC)的峰值12，在比sp2键的碳的峰值11更高结合能的一侧检测到碳的第一轨道(C1s)的峰值，这与上述以往例(参照图4)相同。
根据图5所示的结果可知，在硅膜2的厚度t＝0nm下，与上述以往例同样地，sp2键的碳的峰值11的强度比碳化硅的峰值12的强度大。另一方面，可确认通过将硅膜2的厚度t设为1nm，与硅膜2的厚度t＝0nm的情况相比，能够大幅度减小sp2键的碳的峰值11的强度，且能够相对地增大碳化硅的峰值12的强度。并且，可确认将硅膜2的厚度t增厚至2nm以及3nm，能够进一步增大碳化硅的峰值12的强度与sp2键的碳的峰值11的强度比。
例如，使用XPS法以X射线入射角度45°分析碳化硅基板1的离子注入面时，将出现在结合能283eV～284eV附近的碳化硅的峰值12的强度h1规定为1.0时的、出现在结合能285eV～286eV附近的sp2键的碳的峰值11的强度h2的比值(＝h2/h1)优选为0.4以下。强度h1、h2是进行了通常的背景校正的数值。图5中示出了例如通过直线近似法而进行背景校正的情况，在该情况下，强度h1、h2是基于背景的强度的近似直线10而从测定值中减去背景的强度的数值。背景的强度的近似直线10是连接将sp2键的碳的峰值11以及碳化硅的峰值12夹在中间的两点(sp2键的碳的峰值11的高结合能侧的端部和碳化硅的峰值12的低结合能侧的端部这两点)的直线。
由其结果可确认，通过在碳化硅基板1与碳膜3之间进一步插入硅膜2作为保护膜4，能够大幅度抑制硅原子从碳化硅基板1的离子注入面蒸发。即，可确认在进行活化热处理时，从硅膜2向碳化硅基板1的离子注入面供给硅原子。若使硅膜2的厚度t比3nm厚(t＞3)，则可能会如上所述因在碳化硅基板1的离子注入面残留硅膜2而形成氧化硅。
因此，硅膜2的厚度t优选为以在碳化硅基板1的离子注入面以比碳化硅的峰值12的强度低的强度残留sp2键的碳的峰值11(即硅原子不足)程度向碳化硅基板1的离子注入面供给硅原子的厚度。
对实施例的离子注入面的平面状态通过AFM以5μm×5μm的范围进行观察，将其结果示于图6。图6中示出了，硅膜2的厚度t＝3nm时的实施例的离子注入面。在以往例(参照图3)中可确认，5μm的范围内观察到多个凹陷102和/或凹凸103，即为产生表面缺陷，但如图6所示，在实施例中，平坦性非常好，由AFM图像测定的离子注入面的凹凸的高低差(阶梯差)的均方根(RMS：Root Mean Square)为0.15nm。
根据其结果可确认，通过在碳化硅基板1和碳膜3之间进一步插入硅膜2作为保护膜4，能够将碳化硅基板1的离子注入面维持在非常平坦的状态。因此，在本发明中，在碳化硅半导体装置的制成(制造)中，也能够提高碳化硅半导体装置的可靠性。发明人确认了即使在变更了溅射装置和/或热处理装置的处理炉的情况下图5、6所示的结果也可良好地得到再现性。
如上所述，根据实施方式，通过将形成于碳化硅基板的离子注入面的保护膜设为依次层叠了硅膜以及碳膜的双层结构，使硅膜的表面变成硅层(碳化硅基板以及硅膜的层叠)的最外层表面。由此，碳化硅基板的离子注入面位于距离硅层的最外层表面为与硅膜的厚度对应的深度的位置，因而能够抑制活化热处理时硅原子从碳化硅基板的离子注入面蒸发。另外，即使在活化热处理时硅原子从碳化硅基板的离子注入面蒸发，也可从与碳化硅基板的离子注入面接触的硅膜供给硅原子，碳化硅基板的离子注入面的硅原子的蒸发位置被修复。由此，在碳化硅基板的离子注入面产生因活化热处理而导致的表面缺陷，即使在活化热处理后也可维持碳化硅基板的离子注入面的平坦性。
因此，能够提高碳化硅半导体装置的可靠性。另外，通过将保护膜设为上述双层结构，从而硅膜被碳膜覆盖，由此能够抑制硅原子从硅膜蒸发。因此，硅膜的厚度的设定变得容易。
以上，本发明并不限于上述的实施方式，能够在不脱离本发明的主旨的范围内进行各种变更。例如，在上述的实施方式中，举例说明了将碳化硅基板的正面设为带有4°左右的偏离角的(000-1)面的情况，但也可以将碳化硅基板的正面设为(0001)面(所谓的Si面)，偏离角也可以进行各种变更。另外，即使在从碳化硅基板的背面将杂质进行离子注入的情况下，通过在碳化硅基板的背面上依次形成硅膜以及碳膜作为保护膜，可得到同样的效果。
另外，本发明使用碳化硅作为半导体材料，并且能够用于通过离子注入以及其后的活化热处理而形成单元结构的各种碳化硅半导体装置。例如可以在绝缘栅型场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)、绝缘栅双极型晶体管(IGBT：Insulated Gate Bipolar Transistor)，肖特基势垒二极管(SBD：SchottkyBarrier Diode)等应用本发明。
产业上的可利用性
如上所述，本发明的碳化硅半导体装置的制造方法在通过离子注入以及其后的活化热处理形成单元结构的碳化硅半导体装置中有用。
Claims (9)
1.一种碳化硅半导体装置的制造方法，其特征在于，包括：
注入工序，从以碳化硅为材料的半导体基板的表面将杂质进行离子注入；
形成工序，在所述半导体基板的离子注入了杂质的表面形成保护膜；和
活化工序，对被所述保护膜覆盖的状态的所述半导体基板进行热处理而使所述杂质活化，
在所述形成工序中，形成第一保护膜和第二保护膜的双层结构的所述保护膜，其中，
所述第一保护膜在所述半导体基板的表面上形成，并且供给因所述热处理导致所述半导体基板中不足的原子，所述因热处理导致所述半导体基板中不足的原子是在活化热处理时从所述半导体基板蒸发的硅原子，
所述第二保护膜在所述第一保护膜的表面上形成，并且抑制在所述热处理时硅原子从所述半导体基板以及所述第一保护膜蒸发，
所述第一保护膜的厚度为1nm以上且3nm以下。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
所述第一保护膜为硅膜。
3.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，
所述第二保护膜为碳膜或者氮化碳膜。
4.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，
使用硅靶并利用氩气气氛下的溅射形成所述第一保护膜。
5.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，
使用碳靶并通过氩气气氛或者包含氮气的氩气气氛下的溅射形成所述第二保护膜。
6.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，
所述第二保护膜的厚度为20nm以上。
7.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，还包括在所述活化工序之后除去所述第二保护膜的除去工序。
8.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，
设定所述第一保护膜的厚度，以使在所述除去工序后使用X射线光电子分光法而分析所述半导体基板的离子注入了杂质的表面的情况下，所述半导体基板的表面检测到的碳的峰值强度比碳化硅的峰值强度小。
9.根据权利要求8所述的碳化硅半导体装置的制造方法，其特征在于，
设定所述第一保护膜的厚度，以使在所述除去工序后使用X射线光电子分光法而以X射线入射角度45°分析所述半导体基板的离子注入了杂质的表面的情况下，出现在结合能285eV～286eV的sp2键的所述碳的峰值强度相对于出现在结合能283eV～284eV的所述碳化硅的峰值强度的比值为0.4以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015122083A JP6507875B2 (ja) | 2015-06-17 | 2015-06-17 | 炭化珪素半導体装置の製造方法 |
| JP2015-122083 | 2015-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106257619A CN106257619A (zh) | 2016-12-28 |
| CN106257619B true CN106257619B (zh) | 2021-07-02 |
Family
ID=57588432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610121660.4A Active CN106257619B (zh) | 2015-06-17 | 2016-03-04 | 碳化硅半导体装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9748149B2 (zh) |
| JP (1) | JP6507875B2 (zh) |
| CN (1) | CN106257619B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538738B (zh) * | 2017-03-06 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 用于检测氮浓度的结构及方法 |
| CN109979829A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅激活退火方法 |
| CN109494150B (zh) * | 2018-11-21 | 2021-06-08 | 北京国联万众半导体科技有限公司 | 碳化硅高温退火表面保护的制作方法及碳化硅功率器件 |
| CN110223996A (zh) * | 2019-06-20 | 2019-09-10 | 德淮半导体有限公司 | 晶圆组件及其形成方法 |
| KR20220113458A (ko) * | 2019-12-09 | 2022-08-12 | 엔테그리스, 아이엔씨. | 다중 장벽 재료로 제조된 확산 장벽, 그리고 관련 물품 및 방법 |
| CN113811107B (zh) * | 2020-06-11 | 2023-05-26 | 维达力科技股份有限公司 | 壳体的制备方法、壳体以及电子产品 |
| CN113897684B (zh) * | 2020-06-22 | 2023-08-08 | 比亚迪股份有限公司 | 碳化硅籽晶、碳化硅籽晶组件及其制备方法和制备碳化硅晶体的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| US6193853B1 (en) * | 1999-02-25 | 2001-02-27 | Cametoid Limited | Magnetron sputtering method and apparatus |
| US20080291573A1 (en) * | 2004-04-28 | 2008-11-27 | Motoyoshi Murakami | Magnetic Recording Medium, and Manufacturing Method, Manufacturing Apparatus, Recording and Reproduction Method, and Recording and Reproduction Apparatus for the Same |
| US20090042375A1 (en) * | 2007-08-10 | 2009-02-12 | Mitsubishi Electric Corporation | Method of manufacturing silicon carbide semiconductor device |
| US20110223694A1 (en) * | 2010-03-09 | 2011-09-15 | Mitsubishi Electric Corporation | Method of manufacturing silicon carbide semiconductor device |
| JP2012142484A (ja) * | 2011-01-05 | 2012-07-26 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体デバイスの作製方法 |
| JP2014216571A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社豊田自動織機 | 半導体基板の製造方法および半導体基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4293165B2 (ja) * | 2005-06-23 | 2009-07-08 | 住友電気工業株式会社 | 炭化ケイ素基板の表面再構成方法 |
| JP2012146795A (ja) * | 2011-01-11 | 2012-08-02 | Toyota Central R&D Labs Inc | 半導体装置の製造方法 |
-
2015
- 2015-06-17 JP JP2015122083A patent/JP6507875B2/ja active Active
-
2016
- 2016-03-04 CN CN201610121660.4A patent/CN106257619B/zh active Active
- 2016-03-10 US US15/067,163 patent/US9748149B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| US6193853B1 (en) * | 1999-02-25 | 2001-02-27 | Cametoid Limited | Magnetron sputtering method and apparatus |
| US20080291573A1 (en) * | 2004-04-28 | 2008-11-27 | Motoyoshi Murakami | Magnetic Recording Medium, and Manufacturing Method, Manufacturing Apparatus, Recording and Reproduction Method, and Recording and Reproduction Apparatus for the Same |
| US20090042375A1 (en) * | 2007-08-10 | 2009-02-12 | Mitsubishi Electric Corporation | Method of manufacturing silicon carbide semiconductor device |
| US20110223694A1 (en) * | 2010-03-09 | 2011-09-15 | Mitsubishi Electric Corporation | Method of manufacturing silicon carbide semiconductor device |
| JP2012142484A (ja) * | 2011-01-05 | 2012-07-26 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体デバイスの作製方法 |
| JP2014216571A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社豊田自動織機 | 半導体基板の製造方法および半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6507875B2 (ja) | 2019-05-08 |
| JP2017010986A (ja) | 2017-01-12 |
| CN106257619A (zh) | 2016-12-28 |
| US9748149B2 (en) | 2017-08-29 |
| US20160372328A1 (en) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106257619B (zh) | 碳化硅半导体装置的制造方法 | |
| EP3136420B1 (en) | Method for manufacturing bonded soi wafer | |
| US8187958B2 (en) | Substrate processing method and method of manufacturing crystalline silicon carbide (SIC) substrate | |
| KR101340004B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| EP1883104B1 (en) | Method for manufacturing a bonded SOI wafer | |
| KR20160145600A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| EP3309819B1 (en) | Bonded soi wafer manufacturing method | |
| US20180247914A1 (en) | Method of bonding semiconductor substrates | |
| JP2017041503A (ja) | 半導体装置、および、その製造方法 | |
| Khalfaoui et al. | Impact of rapid thermal annealing on Mg‐implanted GaN with a SiOx/AlN cap‐layer | |
| JP5030172B2 (ja) | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス | |
| JP5673107B2 (ja) | 炭化珪素半導体デバイスの作製方法 | |
| JP4581348B2 (ja) | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| US11626492B2 (en) | Semiconductor epitaxial wafer and method of producing the same | |
| JP7035925B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| JP6540571B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWI423338B (zh) | 矽晶片及其製造方法 | |
| CN112262455A (zh) | 贴合soi晶圆的制造方法及贴合soi晶圆 | |
| Choi et al. | Chemical vapor deposition carbon film as a capping layer in 4H-SiC based mosfets | |
| JP6472016B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US11456204B1 (en) | Silicon-on-insulator wafer and low temperature method to make thereof | |
| JP2024011530A (ja) | 固体基板、その製造方法、および固体装置の製造方法 | |
| JPH07169726A (ja) | 半導体清浄方法および薄膜形成方法 | |
| Tetreault et al. | Gas Cluster Ge Infusion for Si (1− x) Ge (x) Strained-Layer Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |