JP2017118113A - 2つの構造体間の直接接合を実行する方法 - Google Patents
2つの構造体間の直接接合を実行する方法 Download PDFInfo
- Publication number
- JP2017118113A JP2017118113A JP2016248332A JP2016248332A JP2017118113A JP 2017118113 A JP2017118113 A JP 2017118113A JP 2016248332 A JP2016248332 A JP 2016248332A JP 2016248332 A JP2016248332 A JP 2016248332A JP 2017118113 A JP2017118113 A JP 2017118113A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- silicon
- less
- layer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 144
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 143
- 239000010703 silicon Substances 0.000 claims abstract description 143
- 230000003746 surface roughness Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 49
- 238000002513 implantation Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000013626 chemical specie Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 10
- 239000010432 diamond Substances 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000002679 ablation Methods 0.000 description 10
- 238000001994 activation Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 241000894007 species Species 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000000663 remote plasma-enhanced chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004613 CdTe Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000001993 wax Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
- H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/2781—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/2783—Reworking, e.g. shaping
- H01L2224/27831—Reworking, e.g. shaping involving a chemical process, e.g. etching the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/2783—Reworking, e.g. shaping
- H01L2224/27845—Chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
- H01L2224/83011—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/8309—Vacuum
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0544—14th Group
- H01L2924/05442—SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Physical Vapour Deposition (AREA)
- Laminated Bodies (AREA)
Abstract
Description
a)第1の構造体と第2の構造体とを提供するステップであって、第1の構造体が、シリコン層が形成された表面を備える、提供するステップと、
b)第1の構造体の表面に達することと、打ち込み終了時に1nm未満のRMSの表面粗さをもつシリコン層の一部を維持することとを行うように構成された化学種のビームによりシリコン層に打ち込むステップと、
c)ステップb)において維持されたシリコン層の一部と第2の構造体との間の直接接合により第1の構造体と第2の構造体とを接合するステップと、を含み、ステップb)とステップc)とが、10−2mbar未満の真空にされた同じチャンバ内で実行される、
第1の構造体と第2の構造体との接合方法に関する。
− ステップa)で形成されたシリコン層が、化学種(イオンなど)の侵入深さより大きな厚さを呈する場合、ステップa)で形成されたシリコン層がアブレーションされることと、所望の厚さが、シリコン層における維持された一部に対して得られることと、
− ステップa)で形成されたシリコン層の厚さが、化学種(イオンなど)の侵入深さ以下である−または、アブレーション後にそうなる−場合、シリコン層と第1の構造体の表面との間の界面が、打ち込まれた化学種によるそれらの混合に起因して、接合に関して強化されることと、
− シリコン層の表面がステップc)において接合されるようにシリコン層の表面を前処理するという意味において、シリコン層の表面が活性化されることと、
を可能にする。この前処理の目的は、特に、表面にシリコンの未結合手を生成することであり、この生成は、チャンバ内の高真空、好ましくは、10−4mbar未満、より好ましくは、10−5mbar未満、さらにより好ましくは、10−6mbar未満により可能とされる。
s1)シリコン層と第1の構造体の表面との間の界面の打ち込みによる混合をもたらすステップであって、シリコン層が化学種の侵入深さ以下の厚さを呈する、混合をもたらすステップと、
s2)堆積によりシリコン層を厚くするステップと、
s3)接合ステップc)を実行するために表面を前処理するという意味において、打ち込みによりステップs2)において厚くされたシリコン層の表面を活性化するステップと、
を含む。この前処理の目的は、特に、表面にシリコンの未結合手を生成することであり、この生成は、チャンバ内の高真空、好ましくは、10−4mbar未満、より好ましくは、10−5mbar未満、さらに好ましくは、10−6mbar未満により可能とされる。
− 第1の材料により形成された基材と、
− シリコン層が形成された表面を備える第2の材料により形成された層と、
を備える。
− 第1の材料により形成された基材と、
− ステップc)において直接接合が発生する第2の材料により形成された層と、
を備える。
− ステップa)で形成された追加シリコン層が化学種(イオンなど)の深さより大きな厚さを呈する場合、ステップa)で形成された追加シリコン層がアブレーションされて、追加シリコン層の維持された一部のために必要な厚さに達することと、
− ステップa)で形成された追加シリコン層の厚さが化学種(イオンなど)の侵入深さ以下である−または、アブレーション後にそうなる−場合、追加シリコン層と第2の構造体の表面との間の界面が、打ち込まれた化学種による混合に起因して、接合に関して補強されることと、
− ステップc)における追加シリコン層の表面の接合のため、追加シリコン層の表面を前処理するという意味において、追加シリコン層の表面が活性化されることと、
を可能にする。この前処理の目的は、特に、表面にシリコンの未結合手を生成することであり、この生成は、チャンバ内の高真空、好ましくは、10−4mbar未満、より好ましくは、10−5mbar未満、さらに好ましくは、10−6mbar未満により可能とされる。
a)第1の構造体1と第2の構造体2とを提供するステップであって、第1の構造体1が、シリコン層3が形成された表面100を備える、提供するステップと、
b)第1の構造体1の表面100に達することと、打ち込みの完了時に1nm未満のRMSの表面粗さをもつシリコン層3の一部3aを維持することとを行うように構成された化学種のビームFによりシリコン層3に打ち込むステップと、
c)ステップb)において維持されたシリコン層3の一部3aと第2の構造体2との間の直接接合により第1の構造体1と第2の構造体2とを接合するステップと、
を含む。ステップb)とステップc)とは、10−2mbar未満の真空にされた同じチャンバ内で実行される。
図1に示されるように、好ましくは、ステップa)において提供された第1の構造体1は、連続的に、
− 第1の材料により形成された基材10と、
− シリコン層3が形成された表面100を備える第2の材料により形成された層11と、
を備える。
図6に示されるように、好ましくは、ステップa)において提供された第2の構造体2は、連続的に、
− 第1の材料により形成された基材20と、
− ステップc)において直接接合が発生する表面200を備える第2の材料により形成された層21と、
を備える。
ステップb)は、有益には、シリコン層3の維持された一部3aが0.2nmから5nmの間、好ましくは、1nmから5nmの間、より好ましくは、3nmから5nmの間の厚さを呈するように実行される。ステップb)は、有益には、シリコン層3の維持された一部3aが0.2nmから10nmの間、より好ましくは、1nmから5nmの間、さらにより好ましくは、2nmから5nmの間の厚さを呈するように実行される。ステップa)で形成されたシリコン層3が5nmよりはるかに大きな厚さ(例えば、10nmまたは15nm)を呈する場合、本方法は、好ましくは、ステップb)の前にシリコン層3が約5nmの厚さを呈するように、ドライ化学エッチングまたはウェット化学エッチングにより、シリコン層3をエッチングすることから成るステップb0)を含む。ステップb0)は、ステップb)の事前ステップであるか、または、ステップb)の初期段階中に実行され得る。
− 特にアルゴン打ち込み用の高速原子ビーム(FAB:Fast Atom Beam)と、
− 磁場中に閉じ込められた電子との衝突によりイオンが生成されるカウフマン型と、
であり得る。
− シリコン層3の維持された一部3aが、好ましくは、3nmから5nmの間の厚さを呈するようなアブレーション速度を得るため、
− 打ち込みの完了時に、維持された一部3aの自由表面30aにおいて1nm未満のRMS(または、さらには、0.5nm未満のRMS、または、さらには、0.3nm未満のRMS)の粗さを得るため、
打ち込みパラメータ(主に、エネルギーおよび電流)と処理パラメータ(主に、動作の持続期間、温度、および圧力)とが選択される。
第1の構造体1と第2の構造体2とは、ステップc)において積層体を形成し、ステップc)は、有益には、自由表面に直交する方向において、積層体の少なくとも1つの自由表面に圧力を加えることにより実行され、圧力は、好ましくは、5から30barの間である。圧力は、有益には、2つのプレートにより積層体の2つの自由表面に加えられる。
図3に示される一実施形態によると、ステップa)において提供された第2の構造体2は、追加シリコン層4が形成される表面200を備える。本方法は、有益には、第2の構造体2の表面200に達することと、打ち込みの完了時に1nm未満のRMSの表面粗さをもつ追加シリコン層4の一部4aを維持することとを行うように構成された化学種のビームFにより、追加シリコン層4に打ち込むことから成るステップb1)を含む(図4に示される)。ステップb1)は、有益には、10−2mbar未満の真空にされた同じチャンバ内で実行される。ステップc)は、ステップb)において維持されたシリコン層3の一部3aとステップb1)において維持された追加シリコン層4の一部4aとの間で直接接合が発生するように実行される。
− 追加シリコン層4の維持された一部4aが、好ましくは、3nmから5nmの間の厚さを呈するようなアブレーション速度を得るように、および、
− 打ち込みの完了時に、維持された一部4aの自由表面40aにおいて1nm未満のRMS(または、さらには、0.5nm未満のRMS、または、さらには、0.3nm未満のRMS)の粗さを得るように、
選択される。
第1の構造体1の基材10は、シリコンにより形成される。第2の構造体2の基材20は、シリコンにより形成される。
2 第2の構造体、積層体
3 シリコン層、シリコン膜
3a シリコン層の一部
4 追加シリコン層
4a 追加シリコン層の一部
10 基材
11 層
20 基材
21 層
30a 自由表面
40a 自由表面
100 表面
200 表面
Claims (15)
- 第1の構造体(1)と第2の構造体(2)とを接合する方法であって、
a)前記第1の構造体(1)と前記第2の構造体(2)とを提供するステップであって、前記第1の構造体(1)が、シリコン層(3)が形成された表面(100)を備える、提供するステップと、
b)前記第1の構造体(1)の前記表面(100)に達することと、打ち込みの完了時に1nm未満のRMSの表面粗さをもつ前記シリコン層(3)の一部(3a)を維持することとを行うように構成された化学種のビーム(F)により、前記シリコン層(3)に打ち込むステップと、
c)ステップb)において維持された前記シリコン層(3)の前記一部(3a)と前記第2の構造体(2)との間の直接接合により前記第1の構造体(1)と前記第2の構造体(2)とを接合するステップと、
を含み、
ステップb)とステップc)とが、10−4mbar未満の真空にされた同じチャンバ内で実行される、方法。 - ステップb)は、前記シリコン層(3)の前記維持された一部(3a)が0.2nmから10nmの間、好ましくは、1nmから5nmの間、より好ましくは、2nmから5nmの間の厚さを呈するように実行されることを特徴とする、請求項1に記載の方法。
- 前記ビーム(F)の前記化学種が、ArとNeとNとHとOとHeとを含む群から選択される少なくとも1つの元素を含むことを特徴とする、請求項1または2に記載の方法。
- ステップa)において提供された前記第1の構造体(1)が、連続的に、
− 第1の材料により形成された基材(10)と、
− 前記シリコン層(3)が形成された前記表面(100)を備える、第2の材料により形成された層(11)と、
を備えることを特徴とする、請求項1ないし3のいずれかに記載の方法。 - ステップa)において提供された前記第2の構造体(2)が、連続的に、
− 第1の材料により形成された基材(20)と、
− ステップc)において前記直接接合が発生する、第2の材料により形成された層(21)と、
を備えることを特徴とする、請求項1ないし4のいずれかに記載の方法。 - 前記層(11、21)の前記第2の材料が、シリコン酸化物と、シリコン窒化物と、窒化アルミニウムと、酸化アルミニウムと、酸窒化シリコンと、炭化ケイ素と、ダイヤモンドと、III−V族材料と、II−VI族材料と、IV族材料とを含む群から選択されることを特徴とする、請求項4または5に記載の方法。
- 前記基材(10、20)の前記第1の材料は、シリコンと、ガラスと、サファイアと、III−V族材料と、ダイヤモンドと、炭化ケイ素と、アルミナと、ポリマーと、セラミックスとを含む群から選択されることを特徴とする、請求項4ないし6のいずれかに記載の方法。
- 前記第1の構造体(1)と前記第2の構造体(2)とが、ステップc)において積層体を形成することと、
ステップc)が、前記積層体の少なくとも1つの自由表面に対して、前記自由表面に直交する方向に圧力を加えることにより実行され、前記圧力が、好ましくは、5から30barの間であることと、
を特徴とする、請求項1ないし7のいずれかに記載の方法。 - ステップb)の前に前記第1の構造体(1)に熱アニーリングを適用することから成るステップを含み、
前記熱アニーリングが、T<T2を満たす温度Tを呈し、
T2は、T2を上回ると前記第1の構造体(1)が劣化される傾向がある温度である、
ことを特徴とする、請求項1ないし8のいずれかに記載の方法。 - 前記シリコン層(3)が、非晶質または多結晶であることを特徴とする、請求項1ないし9のいずれかに記載の方法。
- ステップa)において提供された前記第1の構造体(1)が、前記シリコン層(3)上に形成されたシリコン酸化物を備えることと、
前記方法が、ステップb)の前に、前記シリコン酸化物を除去することから成るステップを含むことと、
を特徴とする、請求項1ないし10のいずれかに記載の方法。 - ステップa)が、好ましくは、600℃未満、より好ましくは、500℃未満の温度において、前記第1の構造体(1)の前記表面(100)に前記シリコン層(3)を堆積することから成るステップを含むことを特徴とする、請求項1ないし11のいずれかに記載の方法。
- ステップa)において提供された前記第2の構造体(2)が、追加シリコン層(4)が形成される表面(200)を備えることと、
前記方法が、前記第2の構造体(2)の前記表面(200)に達することと、打ち込みの完了時に1nm未満のRMSの表面粗さをもつ前記追加シリコン層(4)の一部(4a)を維持することとを行うように構成された化学種のビーム(F)により前記追加シリコン層(4)に打ち込むことから成るステップb1)を含み、ステップb1)が、10−4mbar未満の真空にされた同じチャンバ内で実行されることと、
ステップc)が、ステップb)において維持された前記シリコン層(3)の前記一部(3a)とステップb1)において維持された前記追加シリコン層(4)の前記一部(4a)との間で直接接合が発生するような方法で実行されることと、
を特徴とする、請求項1ないし12のいずれかに記載の方法。 - ステップa)において提供された前記第2の構造体(2)が、ステップc)において前記直接接合が発生する表面(200)を備えることと、
前記方法が、1nm未満のRMSの表面粗さを維持するように構成された化学種のビーム(F)により、ステップc)の前に、前記表面(200)に打ち込むことから成るステップを含むことと、
を特徴とする、請求項1ないし12のいずれかに記載の方法。 - ステップc)の後、100℃を上回る温度を呈する熱アニーリング・ステップを含まないことを特徴とする、請求項1ないし14のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1563134A FR3045939B1 (fr) | 2015-12-22 | 2015-12-22 | Procede de collage direct entre deux structures |
FR1563134 | 2015-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017118113A true JP2017118113A (ja) | 2017-06-29 |
JP6866150B2 JP6866150B2 (ja) | 2021-04-28 |
Family
ID=55451404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016248332A Active JP6866150B2 (ja) | 2015-12-22 | 2016-12-21 | 2つの構造体間の直接接合を実行する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9922954B2 (ja) |
EP (1) | EP3185279B1 (ja) |
JP (1) | JP6866150B2 (ja) |
FR (1) | FR3045939B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10978508B2 (en) | 2018-10-16 | 2021-04-13 | L3 Cincinnati Electronics Corporation | Infrared detector having a directly bonded silicon substrate present on top thereof |
US20230369136A1 (en) * | 2022-05-13 | 2023-11-16 | Adeia Semiconductor Bonding Technologies Inc. | Bonding surface validation on dicing tape |
CN117174728B (zh) * | 2023-11-02 | 2024-02-20 | 合肥新晶集成电路有限公司 | 晶圆处理方法及晶圆结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198549A (ja) * | 1991-08-26 | 1993-08-06 | Nippondenso Co Ltd | 半導体基板の製造方法 |
JP2009506533A (ja) * | 2005-08-26 | 2009-02-12 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 歪みシリコン・オン・インシュレータ構造の製造方法 |
WO2015156381A1 (ja) * | 2014-04-10 | 2015-10-15 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
FR2872625B1 (fr) * | 2004-06-30 | 2006-09-22 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique |
FR2888663B1 (fr) * | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
EP1901345A1 (en) * | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
IT1401748B1 (it) * | 2010-08-02 | 2013-08-02 | Selex Sistemi Integrati Spa | Transistori ad alta mobilita' elettronica con elettrodo di field plate |
EP3447789B1 (de) * | 2011-01-25 | 2021-04-14 | EV Group E. Thallner GmbH | Verfahren zum permanenten bonden von wafern |
-
2015
- 2015-12-22 FR FR1563134A patent/FR3045939B1/fr not_active Expired - Fee Related
-
2016
- 2016-12-16 EP EP16204644.5A patent/EP3185279B1/fr active Active
- 2016-12-21 JP JP2016248332A patent/JP6866150B2/ja active Active
- 2016-12-22 US US15/388,594 patent/US9922954B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198549A (ja) * | 1991-08-26 | 1993-08-06 | Nippondenso Co Ltd | 半導体基板の製造方法 |
JP2009506533A (ja) * | 2005-08-26 | 2009-02-12 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 歪みシリコン・オン・インシュレータ構造の製造方法 |
WO2015156381A1 (ja) * | 2014-04-10 | 2015-10-15 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6866150B2 (ja) | 2021-04-28 |
FR3045939B1 (fr) | 2018-03-30 |
EP3185279B1 (fr) | 2021-06-02 |
US20170179073A1 (en) | 2017-06-22 |
FR3045939A1 (fr) | 2017-06-23 |
US9922954B2 (en) | 2018-03-20 |
EP3185279A1 (fr) | 2017-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1872388B1 (en) | A method of bonding two wafers made out of materials selected from semiconductor materials | |
US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
TWI610335B (zh) | 貼合式soi晶圓的製造方法及貼合式soi晶圓 | |
US20100216294A1 (en) | Method of fabricating a microelectronic structure involving molecular bonding | |
CN113557588B (zh) | 多晶金刚石自立基板及其制造方法 | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
JP6866150B2 (ja) | 2つの構造体間の直接接合を実行する方法 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
JP2023519165A (ja) | SiCでできたキャリア基板の上に単結晶SiCでできた薄層を備える複合構造を製造するための方法 | |
TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
KR20220159960A (ko) | SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 | |
CN115315779A (zh) | 复合基板及其制造方法 | |
JP2022542224A (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
JP5411438B2 (ja) | Soi基板の製造方法 | |
US20220319910A1 (en) | Process for hydrophilically bonding substrates | |
CN114787968A (zh) | 接合两个半导体衬底的方法 | |
JP2023502571A (ja) | SiCでできたキャリア基材上に単結晶SiCの薄層を備える複合構造を作成するプロセス | |
US10727106B2 (en) | Method for transfer of a useful layer | |
JP7275438B2 (ja) | 剥離可能な構造及び前記構造を使用する剥離プロセス | |
CN118302839A (en) | Method for producing a semiconductor structure comprising a working layer made of silicon carbide with improved electrical properties | |
JP2024510756A (ja) | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 | |
JP2024521573A (ja) | 改善された電気特性を有する、炭化ケイ素から作製された動作層を備える半導体構造体を製造するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6866150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |