JPS63107169A - 逆導通ｇｔｏサイリスタ - Google Patents
逆導通ｇｔｏサイリスタInfo
- Publication number
- JPS63107169A JPS63107169A JP25318186A JP25318186A JPS63107169A JP S63107169 A JPS63107169 A JP S63107169A JP 25318186 A JP25318186 A JP 25318186A JP 25318186 A JP25318186 A JP 25318186A JP S63107169 A JPS63107169 A JP S63107169A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- electrode
- diode
- anode
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、自己消弧機能を有するＧＴＯサイリスタ（ゲ
ートターンオフサイリスタ）に逆並列ダイオードが同一
チップに一体化された逆導通ＧＴＯサイリスタに関する
。
ートターンオフサイリスタ）に逆並列ダイオードが同一
チップに一体化された逆導通ＧＴＯサイリスタに関する
。
従来の逆導通ＧＴＯサイリスタは、第４図に示すように
、半導体基体１に第一エミッタ領域となる第一のｎ型Ｗ
Ｊ２）第一ベース領域となる第一のｎ型層３、第二ベー
ス領域となる第二のｎ型ｆｆ１４、第二エミッタ領域と
なる第二のｐ型ＷＩ５を形成し、第一のｎ型層２にはカ
ソード電極６、第一のｎ型層３にはゲート電極７、第二
のｎ型層４と第二のｎ型層５とを短絡するようにアノー
ド電極８を設けてＧＴＯサイリスタとして動作するＧＴ
Ｏ部１０１とし、第一のｎ型層３にさらに別のカソード
電極９を設け、第二のｎ型層４とともにダイオードとし
て動作するダイオード部１０２を形成している。このＧ
ＴＯ部１０１のカソード電極６とダイオード部１０２の
カソード電極９とは互いに接続されている。１０はＧＴ
Ｏ部１０１のカソード電極６とゲート電極７との間に挿
入されたゲートドライブ回路である。
、半導体基体１に第一エミッタ領域となる第一のｎ型Ｗ
Ｊ２）第一ベース領域となる第一のｎ型層３、第二ベー
ス領域となる第二のｎ型ｆｆ１４、第二エミッタ領域と
なる第二のｐ型ＷＩ５を形成し、第一のｎ型層２にはカ
ソード電極６、第一のｎ型層３にはゲート電極７、第二
のｎ型層４と第二のｎ型層５とを短絡するようにアノー
ド電極８を設けてＧＴＯサイリスタとして動作するＧＴ
Ｏ部１０１とし、第一のｎ型層３にさらに別のカソード
電極９を設け、第二のｎ型層４とともにダイオードとし
て動作するダイオード部１０２を形成している。このＧ
ＴＯ部１０１のカソード電極６とダイオード部１０２の
カソード電極９とは互いに接続されている。１０はＧＴ
Ｏ部１０１のカソード電極６とゲート電極７との間に挿
入されたゲートドライブ回路である。
この逆導通ＧＴＯサイリスタのＧＴＯ部Ｌｏｔとダイオ
ード部１０２とは同一チップ上にあるため、第一のｎ型
層３のＧＴＯ部１０１とダイオード部１０２との間に溝
１１を掘り、両者間の電気的分離を行っている。しかし
この溝１１を深くしすぎると順耐圧の低下をもたらし、
浅いと逆導通ＧＴＯサイリスタの転流ｄｕ／ｄｔ能力の
低下やゲート回路の電力損失が増大する欠点があり、溝
掘りそのものが製造工程を増加させコストの上昇を招く
ことになる。さらにダイオード部１０２を０７０部１０
１とは独立に配置するので、チップ面積が増大する欠点
もある。
ード部１０２とは同一チップ上にあるため、第一のｎ型
層３のＧＴＯ部１０１とダイオード部１０２との間に溝
１１を掘り、両者間の電気的分離を行っている。しかし
この溝１１を深くしすぎると順耐圧の低下をもたらし、
浅いと逆導通ＧＴＯサイリスタの転流ｄｕ／ｄｔ能力の
低下やゲート回路の電力損失が増大する欠点があり、溝
掘りそのものが製造工程を増加させコストの上昇を招く
ことになる。さらにダイオード部１０２を０７０部１０
１とは独立に配置するので、チップ面積が増大する欠点
もある。
本発明は、逆導通ＧＴＯサイリスタの０７０部とダイオ
ード部とを電気的に分離するだめの溝を必要とせず、チ
ップ面積を小とし得る逆導通ＧＴＯサイリスタを得るこ
とを目的とするものである。
ード部とを電気的に分離するだめの溝を必要とせず、チ
ップ面積を小とし得る逆導通ＧＴＯサイリスタを得るこ
とを目的とするものである。
本発明は、アノードショート構造を持つＧＴＯサイリス
タのｎ型ベースがアノード電極と接続されているため、
ｐ型ベースに設けたゲート電極とアノード電極との間が
ダイオード構造になっていることに着目し、ゲート電極
をダイオードの正極、アノード電極をダイオードの負極
として逆並列ダイオードをＧＴＯサイリスタに含ませる
ものである。
タのｎ型ベースがアノード電極と接続されているため、
ｐ型ベースに設けたゲート電極とアノード電極との間が
ダイオード構造になっていることに着目し、ゲート電極
をダイオードの正極、アノード電極をダイオードの負極
として逆並列ダイオードをＧＴＯサイリスタに含ませる
ものである。
次に本発明の実施例を図面について説明する。
第１図において、半導体基体１には順次導電型の異なる
４つの層が形成され、第一エミッタの第一のｎ型層２）
第一ベースの第一のｐ型ｒＭ３、第二ベースの第二のｎ
型層４、第二のエミッタの第二のｎ型層５を備えている
。第一のｎ型層２にはカソード電極６、第一のｎ型層３
にはゲート電極７が設けられ、アノード側の第二のｎ型
層５は第二のｎ型層４により貫通され島状に分離してお
り、ｎ型層５とｎ型層４の両者にアノード電極８が接続
され、アノードショート型のＧＴＯサイリスタを形成し
ている。ゲートＮ極７は又ダイオードの正極となり、ア
ノード電極８はダイオードの負極となり、その間に挟ま
れた第一のｎ型層３と第二のｎ型層４とともにダイオー
ドを形成し、半導体基体１内にＧＴ○サイリスタとそれ
に逆並列のダイオードとを共有することになる。１０は
カソード電極６とゲート電極７との間に挿入されたゲー
トドライブ回路、１２はそれに並列の還流ダイオードで
ある。
４つの層が形成され、第一エミッタの第一のｎ型層２）
第一ベースの第一のｐ型ｒＭ３、第二ベースの第二のｎ
型層４、第二のエミッタの第二のｎ型層５を備えている
。第一のｎ型層２にはカソード電極６、第一のｎ型層３
にはゲート電極７が設けられ、アノード側の第二のｎ型
層５は第二のｎ型層４により貫通され島状に分離してお
り、ｎ型層５とｎ型層４の両者にアノード電極８が接続
され、アノードショート型のＧＴＯサイリスタを形成し
ている。ゲートＮ極７は又ダイオードの正極となり、ア
ノード電極８はダイオードの負極となり、その間に挟ま
れた第一のｎ型層３と第二のｎ型層４とともにダイオー
ドを形成し、半導体基体１内にＧＴ○サイリスタとそれ
に逆並列のダイオードとを共有することになる。１０は
カソード電極６とゲート電極７との間に挿入されたゲー
トドライブ回路、１２はそれに並列の還流ダイオードで
ある。
ＧＴＯサイリスタのオン状態においては、アノード電極
８からカソード電極６へ向けて電流が流れ、ターンオフ
時にはゲート電極７がら電流を引き抜くことによりアノ
ード電流を遮断する。アノード電極８に負電圧が印加さ
れるときにはカソード電極６とアノード電極８との間に
は電流が流れず、ゲート電極７とアノード電極８との間
のダイオードにのみ電流が流れる。このようにＧＴＯ部
１０１とダイオード部１０２とはチップ上での動作領域
を互いに共有することが可能であることが実験により確
認された。
８からカソード電極６へ向けて電流が流れ、ターンオフ
時にはゲート電極７がら電流を引き抜くことによりアノ
ード電流を遮断する。アノード電極８に負電圧が印加さ
れるときにはカソード電極６とアノード電極８との間に
は電流が流れず、ゲート電極７とアノード電極８との間
のダイオードにのみ電流が流れる。このようにＧＴＯ部
１０１とダイオード部１０２とはチップ上での動作領域
を互いに共有することが可能であることが実験により確
認された。
第２図は本発明による逆導通ＧＴＯサイリスタの駆動回
路の一例で、サイリスタそのものについては等価回路で
示しである。
路の一例で、サイリスタそのものについては等価回路で
示しである。
ゲートドライブ回路１０は互いに逆極性の二つの電源１
３．１４とスイッチ１５とより構成され、電源１３側に
スイッチ１５を投入するとゲート電極７が正にバイアス
され、ＧＴＯ部１０１はオン状態に移行する。電源１４
側にスイッチ１５を投入するとゲート電極７は負にバイ
アスされ、アノ−ド電流がゲート電極７に転流し、ＧＴ
Ｏ部１０１はターンオフする。ＧＴＯ部１０１をオフ状
態で維持するには、電源１４によりゲート電極７に負の
バイアス電圧を印加し続ける。
３．１４とスイッチ１５とより構成され、電源１３側に
スイッチ１５を投入するとゲート電極７が正にバイアス
され、ＧＴＯ部１０１はオン状態に移行する。電源１４
側にスイッチ１５を投入するとゲート電極７は負にバイ
アスされ、アノ−ド電流がゲート電極７に転流し、ＧＴ
Ｏ部１０１はターンオフする。ＧＴＯ部１０１をオフ状
態で維持するには、電源１４によりゲート電極７に負の
バイアス電圧を印加し続ける。
アノード電極８に負の電圧が印加されるとき、その電圧
がゲート電源１５の電圧より高くなると還流ダイオード
１２）逆並列ダイオード部１０２を通ってアノード電極
８から逆電流が流れ出て行く。なお還流ダイオード１２
は電源１４と同じかそれ以上の耐圧を有することが必要
である。電源１４は一般に１０〜２０Ｖの電圧を持って
いる。
がゲート電源１５の電圧より高くなると還流ダイオード
１２）逆並列ダイオード部１０２を通ってアノード電極
８から逆電流が流れ出て行く。なお還流ダイオード１２
は電源１４と同じかそれ以上の耐圧を有することが必要
である。電源１４は一般に１０〜２０Ｖの電圧を持って
いる。
逆並列ダイオード部１０２が逆回復状態に移行するとき
、その逆回復電流によるＧＴＯ部１０１の点弧を防止す
るため、ゲート電極７は電源１４により負に逆バイアス
されている。
、その逆回復電流によるＧＴＯ部１０１の点弧を防止す
るため、ゲート電極７は電源１４により負に逆バイアス
されている。
上述の回路で用いる還流ダイオード１２は、既に述べた
ように電圧阻止能力が電源１４の程度かそれ以上であれ
ばよく、せいぜい５０〜１００■まであれば十分であり
、逆回復時間の短いダイオードを利用することができ、
１ ｉｌｌもしくは複数個の通常のダイオード、ツェナ
ーダイオード、又はブレークオーバーダイオードを用い
ることができる。
ように電圧阻止能力が電源１４の程度かそれ以上であれ
ばよく、せいぜい５０〜１００■まであれば十分であり
、逆回復時間の短いダイオードを利用することができ、
１ ｉｌｌもしくは複数個の通常のダイオード、ツェナ
ーダイオード、又はブレークオーバーダイオードを用い
ることができる。
第３図は本発明による逆導通ＧＴＯサイリスタの駆動回
路の異なる例を示す。
路の異なる例を示す。
この回路においては、カソード側に直列に電界効果型ス
イッチ、例えばＭＯＳ ＦＥＴ１６が接続され、その
ドレイン電極１７はカソード電極６に接続され、ソース
電極１８とゲート電極７との間にサイリスタのオン用電
源１３が接続されている。この電源１３の電圧は一般に
２Ｖ程度でよい。
イッチ、例えばＭＯＳ ＦＥＴ１６が接続され、その
ドレイン電極１７はカソード電極６に接続され、ソース
電極１８とゲート電極７との間にサイリスタのオン用電
源１３が接続されている。この電源１３の電圧は一般に
２Ｖ程度でよい。
電源１３にはその電圧値を■止することのできるダイオ
ード１９が、その順方向と電源１３の電流の流れる方向
とが逆並列になるように接続されている。１２は還流ダ
イオードである。
ード１９が、その順方向と電源１３の電流の流れる方向
とが逆並列になるように接続されている。１２は還流ダ
イオードである。
今ＭＯ３ＦＥＴ１６をオンとすると、電源１３によりＧ
ＴＯ部１０１がオンする。ＭＯＳ ＦＥＴ１６をオフ
すると、ＧＴＯ部１０１のオン電流はゲート電極７に転
流し、ダイオード１９を通して流れ出ることにより、タ
ーンオフに転することができる。アノード電極８に負の
電圧が印加されると、第２図の例と同様に還流ダイオー
ド１２および逆並列ダイオード部１０２を通して逆電流
が流れる。
ＴＯ部１０１がオンする。ＭＯＳ ＦＥＴ１６をオフ
すると、ＧＴＯ部１０１のオン電流はゲート電極７に転
流し、ダイオード１９を通して流れ出ることにより、タ
ーンオフに転することができる。アノード電極８に負の
電圧が印加されると、第２図の例と同様に還流ダイオー
ド１２および逆並列ダイオード部１０２を通して逆電流
が流れる。
このような回路構成によれば、ゲート回路はオン用電源
のみでよく、しかもサイリスタは電界効果トランジスタ
によりオン・オフするので、電圧駆動できる利点がある
。
のみでよく、しかもサイリスタは電界効果トランジスタ
によりオン・オフするので、電圧駆動できる利点がある
。
本発明によれば、アノードショート型ＧＴＯサイリスタ
のゲート電極をダイオードの正極、アノード電極をダイ
オードの負極とする逆並列ダイオードが構成されるため
、従来のように０７０部とダイオード部とを溝掘りによ
り電気的分離する必要がな（なる。また０７０部とダイ
オード部が同一のＧＴＯサイリスタを利用して構成され
ているので、従来のような０７０部から独立したダイオ
ード部を設ける必要がなく、チップ面積を従来の逆導通
ＧＴＯサイリスタに比べて２０〜３０％低減できる利点
がある。
のゲート電極をダイオードの正極、アノード電極をダイ
オードの負極とする逆並列ダイオードが構成されるため
、従来のように０７０部とダイオード部とを溝掘りによ
り電気的分離する必要がな（なる。また０７０部とダイ
オード部が同一のＧＴＯサイリスタを利用して構成され
ているので、従来のような０７０部から独立したダイオ
ード部を設ける必要がなく、チップ面積を従来の逆導通
ＧＴＯサイリスタに比べて２０〜３０％低減できる利点
がある。
第１図は本発明の逆導通ＧＴＯサイリスタの断面図、第
２図、第３図は本発明の逆導通ＧＴＯサイリスタの駆動
回路の異なる例の接続図、第４図は従来の逆導通ＧＴＯ
サイリスタの断面図である。 １・・・半導体基体、 ２・・・第一のｎ型層、 ３・
・・第一のｎ型層、 ４・・・第二のｎ型層、 ５・・
・第二のｎ型層、 ６・・・カソード電極、 ７・・・
ゲート電極、 ８・・・アノード電極、 １０・・
・ゲートドライブ回路、 １２・・・還流ダイオード
、 １６・・・ＭＯＳ ＦＥＴ、 １０１・・・
０７０部、 １０２・・・逆並列ダイオード部。 一１１１Ｓ）代汀人Ｊ７−１’ｌｌ ｌ、富す ｉ
−第２図
２図、第３図は本発明の逆導通ＧＴＯサイリスタの駆動
回路の異なる例の接続図、第４図は従来の逆導通ＧＴＯ
サイリスタの断面図である。 １・・・半導体基体、 ２・・・第一のｎ型層、 ３・
・・第一のｎ型層、 ４・・・第二のｎ型層、 ５・・
・第二のｎ型層、 ６・・・カソード電極、 ７・・・
ゲート電極、 ８・・・アノード電極、 １０・・
・ゲートドライブ回路、 １２・・・還流ダイオード
、 １６・・・ＭＯＳ ＦＥＴ、 １０１・・・
０７０部、 １０２・・・逆並列ダイオード部。 一１１１Ｓ）代汀人Ｊ７−１’ｌｌ ｌ、富す ｉ
−第２図
Claims (1)
- 【特許請求の範囲】 １）順次導電型を異にするｐｎｐｎ４層を含む半導体基
体を備え、第一の主面側の第一のｎ型層は島状に分離し
てカソード電極を有し、第一のｐ型層は表面に露出して
ゲート電極を有し、第二の主面側の第二のｎ型層表面に
島状に分離した第二のｐ型層を有し、第二のｎ型層と第
二のｐ型層とに共通にアノード電極が接触し、前記ゲー
ト電極を正極とし前記アノード電極を負極とする逆並列
ダイオード部を含むことを特徴とする逆導通ＧＴＯサイ
リスタ。 ２）特許請求の範囲第１項記載のＧＴＯサイリスタにお
いて、カソード電極とゲート電極との間に１個または複
数個のダイオードが接続されていることを特徴とする逆
導通ＧＴＯサイリスタ。 ３）特許請求の範囲第１項記載のＧＴＯサイリスタにお
いて、カソード電極に直列に電界効果型スイッチが接続
されていることを特徴とする逆導通ＧＴＯサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25318186A JPS63107169A (ja) | 1986-10-24 | 1986-10-24 | 逆導通ｇｔｏサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25318186A JPS63107169A (ja) | 1986-10-24 | 1986-10-24 | 逆導通ｇｔｏサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107169A true JPS63107169A (ja) | 1988-05-12 |
Family
ID=17247670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25318186A Pending JPS63107169A (ja) | 1986-10-24 | 1986-10-24 | 逆導通ｇｔｏサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146977A (ja) * | 2010-12-28 | 2012-08-02 | Infineon Technologies Austria Ag | ダイオードを含む半導体装置 |
-
1986
- 1986-10-24 JP JP25318186A patent/JPS63107169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146977A (ja) * | 2010-12-28 | 2012-08-02 | Infineon Technologies Austria Ag | ダイオードを含む半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054748A (en) | High voltage semiconductor power device | |
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US4656493A (en) | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region | |
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| JPH02126669A (ja) | 複合ｍｏｓトランジスタと自由輪ダイオード | |
| JPH10200102A (ja) | 半導体装置 | |
| US4791470A (en) | Reverse conducting gate turn-off thyristor device | |
| EP0177665B1 (en) | Self turnoff type semiconductor switching device | |
| JP3243792B2 (ja) | 横方向エミッタ切替サイリスタ素子及び縦方向エミッタ切替サイリスタ素子 | |
| US5621229A (en) | Semiconductor device and control method | |
| EP0253353B1 (en) | Composite semiconductor device | |
| JP3663258B2 (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JP3491049B2 (ja) | 整流素子およびその駆動方法 | |
| US8878238B2 (en) | MCT device with base-width-determined latching and non-latching states | |
| JPS63107169A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPH0217940B2 (ja) | ||
| US4609933A (en) | Gate turn-off thyristor having P+ gate and emitter | |
| JP3116667B2 (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| JP2002094046A (ja) | 半導体装置 | |
| WO1991017570A1 (en) | Insulated gate bipolar transistor | |
| JPH0418763A (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| JP3289880B2 (ja) | Ｍｏｓ制御サイリスタ | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPH0758328A (ja) | 自己消弧型半導体装置 |