JP5872281B2 - ダイオードを含む半導体装置 - Google Patents

ダイオードを含む半導体装置 Download PDF

Info

Publication number
JP5872281B2
JP5872281B2 JP2011282710A JP2011282710A JP5872281B2 JP 5872281 B2 JP5872281 B2 JP 5872281B2 JP 2011282710 A JP2011282710 A JP 2011282710A JP 2011282710 A JP2011282710 A JP 2011282710A JP 5872281 B2 JP5872281 B2 JP 5872281B2
Authority
JP
Japan
Prior art keywords
region
type
anode
cathode
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011282710A
Other languages
English (en)
Other versions
JP2012146977A (ja
Inventor
ハンス−ギュンター エッケル，
ハンス−ギュンター エッケル，
イェルク シューマン，
イェルク シューマン，
Original Assignee
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト, インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Publication of JP2012146977A publication Critical patent/JP2012146977A/ja
Application granted granted Critical
Publication of JP5872281B2 publication Critical patent/JP5872281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導体ダイオードは半導体用途において広く使用されている。半導体変換器用途では、還流ダイオードの逆回復挙動とオン状態特性とのトレードオフが変換器特性に影響を与える。したがってダイオードの逆回復挙動とオン状態特性とのトレードオフを改善することが望ましい。
半導体装置の一実施形態によると、半導体装置は陰極を含む。半導体装置はさらに第１のｐ型半導体陽極領域と第２のｐ型半導体陽極領域とを有する陽極を含む。第１のｐ型半導体陽極領域は陽極接触領域に電気的に接続される。第２のｐ型半導体陽極領域は、第２のｐ型半導体陽極領域と陽極接触領域間を電気的に接続または切断するように構成されたスイッチを介し陽極接触領域に電気的に接続される。
当業者は、以下の詳細な説明を読み添付図面を見ることによりさらなる特徴と利点を理解することになる。
添付図面は本発明をさらに理解するために含まれ、本明細書に援用され本明細書の一部を構成する。添付図面は本発明の実施形態を例示し、本明細書と共に本発明の実施形態の原理を説明するのに役立つ。本発明の他の実施形態および本発明の実施形態の意図した利点の多くは以下の詳細説明を参照することによりさらに良く理解されるので容易に理解される。添付図面の構成要素同士は互いに対して必ずしも一定のスケールで記載されていない。同様な参照符号は対応する同様な部分を示す。様々な例示実施形態の特徴は互いに排除しない限り組み合わせられ得る。
実施形態は添付図面に示され、以下の明細書の中で詳述される。
第１の陽極と、スイッチによりオンまたはオフされるように構成された第２の陽極と、を含むダイオードの一実施形態の概略図を示す。 第１の陽極と、電界効果トランジスタ（ＦＥＴ）によりオンまたはオフされるように構成された第２の陽極と、を含むダイオードの一実施形態の一部の断面を示す。 図２に示す第１の陽極（第２の陽極）の線Ａ−Ａ’（Ｂ−Ｂ’）に沿ったｐ型不純物添加のプロファイルの一実施形態を説明する概略グラフである。 第１の陽極と第２の陽極とを含むダイオードのさらに別の実施形態の一部の断面を例示する。第１の陽極は、第２の陽極に対向した陰極の第２の部分より低い平均ｎ型不純物濃度を有する陰極の第１の部分に対向して配置される。 図４に示す第１の陰極部分（第２の陰極部分）の線Ｃ−Ｃ’（Ｄ−Ｄ’）に沿ったｎ型不純物添加のプロファイルの一実施形態を説明する概略グラフである。 第１の陽極と、チャネル方向に沿ってｎ型ドリフト領域上の領域内に延びるＦＥＴのゲートによりオンまたはオフされるよう構成された第２の陽極と、を含むダイオードの別の実施形態の一部の断面を例示する。 トレンチ分離部に接する第１の陽極と、トレンチＦＥＴによりオンまたはオフされるように構成された第２の陽極と、を含むダイオードの別の実施形態の一部分の断面を例示する。 トレンチ分離部に接する第１の陽極と、トレンチＦＥＴによりオンまたはオフされるように構成された第２の陽極と、を含むダイオードのさらに別の実施形態の一部分の断面を例示する。トレンチＦＥＴのゲート電極はｎ型ドリフト領域内に第２の陽極より深く延びる。 第１の陽極と、トレンチＦＥＴによりオンまたはオフされるように構成された第２の陽極と、を含むダイオードの別の実施形態の一部分の断面を例示する。 第１の陽極と、トレンチＦＥＴによりオンまたはオフされるように構成された第２の陽極と、を含むダイオードのさらに別の実施形態の一部分の断面を例示する。ｎ型ドリフト領域内においてトレンチＦＥＴのゲート電極は第２の陽極より深く延びる。 マージドＰＩＮショットキーダイオード（ｍｅｒｇｅｄ ＰＩＮ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）の一部である第１の陽極と、第２の陽極と、を含むダイオードのさらに別の実施形態の一部分の断面を例示する。 第１の陰極と、スイッチによりオンまたはオフされるように構成された第２の陰極と、を含むダイオードの一実施形態の概略図を例示する。
以下の詳細説明では、本明細書の一部をなす添付図面を参照して、本発明を実施し得る特定の実施態様を例示として示す。この点に関し、「最上部」、「最下部」、「前部」「後部」、「先頭の」、「後続の」等の方向用語は説明される図面の配向に関連して使用される。実施形態の構成要素は多くの異なる配向で配置されることができるので、上記方向用語は例示のために使用され、決して限定するものではない。他の実施形態を利用してもよいことと、本発明の範囲から逸脱することなく構造的または論理的変更をなし得ることと、を理解すべきである。したがって以下の詳細説明は限定的な意味でとらえるべきでなく、本発明の範囲は添付の特許請求範囲により規定される。
多くの実施形態について以下に説明する。この場合、同一の構造的特徴部は添付図面内の同一または類似の参照符号により特定される。本明細書との関連では、「横の」または「横方向」は、半導体材料または半導体キャリアの横方向の広がりに概して平行に走る方向または広がりを意味するように理解すべきである。したがって横方向はこれらの表面または面に対し概して平行に延びる。これとは対照的に、用語「垂直の」または「垂直方向」はこれらの表面または面、したがって横方向に対して概して垂直に走る方向を意味するように理解される。したがって垂直方向は半導体キャリアの厚さ方向に走る。
図１に、陽極Ａと陰極Ｃを含むダイオード１００の一実施形態の概略図を例示する。陽極Ａは第１の陽極Ａ１と第２の陽極Ａ２を含む。第１の陽極Ａ１は陽極接触部（図１に図示せず）に電気的に接続される。第２の陽極Ａ２は、第２の陽極Ａ２と陽極接触部間を電気的に接続または切断するように構成されたスイッチＳを介し陽極接触部に電気的に接続される。
スイッチＳは、オン状態（すなわち導電状態）とオフ状態（すなわち非導電状態）間で切り替わるのに好適な任意の装置であってよい。一例として、スイッチＳはＦＥＴまたはバイポーラトランジスタ等のトランジスタを含んでよい。
一実施形態によると、スイッチＳは、ダイオード１００の活性領域内に少なくとも部分的に形成されてもよい。一例として、第２の陽極Ａ２は、ダイオード１００とスイッチＳの両方に共通の半導体領域、例えば第２の陽極とＦＥＴ（バイポーラトランジスタ）のソースとドレイン（エミッタとコレクタ）の１つを構成するｐ型半導体領域を含んでよい。別の実施形態によると、スイッチＳはダイオード１００の活性領域と異なる活性領域内に形成されてもよい。一例として、第２の陽極Ａ２は接触プラグおよび／または配線を介しスイッチＳに電気的に接続されてもよいし、スイッチＳは他の接触プラグおよび／または別の配線を介し陽極接触部に電気的に接続されてもよい。陰極Ｃは、第１の陽極Ａ１と第２の陽極Ａ２の両方に共通な陰極接触部例えば金属領域を含む。
スイッチＳがオン状態（すなわち導電状態）である場合、第２の陽極Ａ２は陽極Ａと陰極Ｃ間の電流の流れに寄与する。スイッチＳがオフ状態にある場合、陰極Ｃと第２の陽極Ａ２間の電流の流れは無効にされる。陽極効率は、不純物添加のドーズ量（例えば、不純物濃度、不純物添加の垂直方向広がり、または陽極Ａ内の少数キャリア寿命）等の効率に影響を与える陽極パラメータを適切に調整することにより、第１の陽極Ａ１より第２の陽極Ａ２においてより高く設定される。ダイオード１００はスイッチＳのオン状態およびオフ状態における電圧をブロッキングすることができる。ダイオード１００は、スイッチＳがオフ状態にあり第２の陽極Ａ２が非作動化された場合、低い電荷キャリア濃度したがって有用な逆回復挙動を有する所謂高速モードで動作するが、スイッチＳがオン状態にあり第２の陽極Ａ２が作動化された場合、ダイオード１００は高い電荷キャリア濃度と低オン抵抗を有する所謂低飽和モードで動作する。スイッチＳのオフ状態はダイオード１００のより良好な逆回復挙動を可能にするが、スイッチＳのオン状態はダイオード１００のより良好なオン状態特性を可能にする。したがってダイオード１００の動作モードに依存するスイッチＳのオン状態とオフ状態とを切り替えることにより、ダイオード１００の逆回復挙動とオン状態特性とのトレードオフを改善することができる。
図２に、ダイオード２００の一実施形態の一部分の断面を例示する。ダイオード２００は、ｎ型半導体基板（例えば、エピタキシャル層等の半導体層をその上に有しない、または１つまたは複数の半導体層を有するＳｉ基板）等のｎ型ドリフト領域２０２を含む。ｎ型ドリフト領域２０２内には、ｎ型ドリフト領域２０２の第１の側２０８に接する第１のｐ型陽極領域２０４と第２のｐ型陽極領域２０６が形成される。ｎ型ドリフト領域２０２内において、第２のｐ型陽極領域２０６の底面は、第１のｐ型陽極領域２０４の底面より深くに位置する、すなわち、第１の側２０８からｎ型ドリフト領域２０２への垂直方向２１０に沿った第２のｐ型陽極領域２０６の広がりｄ２は第１のｐ型陽極領域２０４の対応する広がりｄ１より大きい。横方向２１１は第１の側２０８に対して平行であり、垂直方向２１０に対して垂直である。
ｎ型陰極領域２１２は、ｎ型ドリフト領域２０２の第２の側２１４でｎ型ドリフト領域２０２に接する。ｎ型陰極領域２１２は第１のｐ型陽極領域２０４と第２のｐ型陽極領域２０６に共通である。金属または合金等の陰極接触部２１６はｎ型陰極領域２１２に接する。
第１のｐ型陽極領域２０４は第１の側２０８において陽極接触部２１８に電気的に接続される。陽極接触部２０８は１つまたはいくつかの接触プラグおよび／または１つまたはいくつかの配線を含んでよい。
第２のｐ型陽極領域２０６はＦＥＴ２２０を介し陽極接触部２１８に電気的に接続される。ＦＥＴ２２０はソースとドレインの一方としてｐ型陽極領域２０６を含む。ｎ型領域２２１はｐ型陽極領域２０６内に配置され第１の側２０８に接する。チャネル２２２はｎ型領域２２１内の第１の側２０８に位置する。チャネル２２２の導電率はチャネル２２２上に配置されたゲート構造２２４により制御可能である。ゲート構造２２４は、ゲート誘電体２２６（例えば、ＳｉＯ２）とゲート電極２２８（例えば、金属、合金またはドープ半導体等の導電性または半導体生材料）を含む。ＦＥＴ２２０のソースとドレインの他方を構成するｐ型領域２３０はｎ型領域２２１内に配置され第１の側２０８に接する。ＦＥＴ２２０のソースとドレイン間の電流の流れは、ゲート電極２２８にそれぞれの電圧が印加されると、ソースとドレインの一方としての第２のｐ型陽極領域２０６とソースとドレインの他方としてのｐ型領域２３０との間の第１の側２０８の横方向２１１に沿って制御可能である。したがってＦＥＴ２２０を介し第２のｐ型陽極領域２０６をオンとオフすることによりダイオードの逆回復挙動とオン状態特性に影響を与えることができる。これにより、逆回復挙動とオン状態特性とのトレードオフを改善することができる。
第１と第２のｐ型陽極領域２０４、２０６の不純物添加と垂直方向寸法は図２に示す実施形態と異なってもよい。第２のｐ型陽極領域２０６の不純物添加のドーズ量は、また、例えば第２のｐ型陽極領域２０６内の不純物濃度をそれぞれ増加させることに関連して、第１のｐ型陽極領域２０４のｎ型ドリフト領域２０２内の深さを第２のｐ型陽極領域２０６の深さより大きく設定することにより、第１のｐ型陽極領域２０４の不純物添加のドーズ量より大きくしてもよい。第１のｐ型陽極領域２０４の不純物添加のドーズ量に対する第２のｐ型陽極領域２０６の不純物添加のドーズ量の比は、例えば５〜１０４、５〜１０３、または５〜１０２であってよい。
図３は、図２に示す第１のｐ型陽極領域２０４（第２のｐ型陽極領域２０６）の線Ａ−Ａ’（Ｂ−Ｂ’）に沿ったｐ型不純物の濃度Ｎ１（Ｎ２）のプロファイルの一実施形態の概略グラフを例示する。
図２の第１のｐ型陽極領域２０４内のｐ型不純物添加の濃度Ｎ１は第２のｐ型陽極領域２０６内のｐ型不純物添加の濃度Ｎ２より低い。これにより、第２のｐ型陽極領域２０６の陽極効率を第１のｐ型陽極領域２０４の陽極効率より大きく設定することができる。濃度Ｎ１、Ｎ２のプロファイルは、例えばエネルギーとドーズ量等のインプラントパラメータを適切に選択することにより調整されてもよい。
図４は、図２に示す実施形態のダイオード２００と類似のダイオード４００のさらに別の実施形態の一部分の断面を例示する。しかしながらダイオード４００はｎ型陰極領域４１２に加え第２のｎ型陰極領域４３４という点でダイオード２００と異なる。第２のｎ型陰極領域４３４は第２のｐ型陽極領域４０６に対向して配置されるが、第１のｐ型陽極領域４０４に対向した領域には存在しない。さらに、ｎ型ドリフト領域４０２内において、第２のｎ型陰極領域４３４は、ｎ型陰極領域４１２より深く延びる、すなわち第２の側４１４からｎ型ドリフト領域４０２内への垂直方向４１０に沿った第２のｎ型陰極領域４３４の広がりｄ４はｎ型陰極領域４１２の対応する広がりｄ３より大きい。これにより陰極効率を、第１のｐ型陽極領域４０４に対向した領域よりも第２のｐ型陽極領域４０６に対向した領域でより大きく設定することができる。一例としてｄ４は、例えばインプラントエネルギー等のインプラントパラメータを適切に選択することによりｄ３より大きくなるように調整されてもよい。
図５に、図４に示すｎ型陰極領域４１２（第２のｎ型陰極領域４３４）の線Ｃ−Ｃ’（Ｄ−Ｄ’）に沿ったｎ型不純物の濃度Ｎ３（Ｎ４）のプロファイルの一実施形態の概略グラフを例示する。
図４のｎ型陰極領域４１２内のｎ型不純物の濃度Ｎ３は第２のｎ型陰極領域４３４内のｎ型不純物の濃度Ｎ４より小さい。これにより陰極効率を、第１のｐ型陽極領域４０４に対向した領域よりも第２のｐ型陽極領域４０６に対向した領域でより大きく設定することができる。濃度Ｎ３、Ｎ４のプロファイルは、例えばエネルギーとドーズ量等のインプラントパラメータを適切に選択することにより調整されてもよい。
図６は、図２に示す実施形態のダイオード２００と類似のダイオード６００のさらに別の実施形態の一部分の断面を例示する。しかしながらダイオード６００はゲート構造６２４の寸法によりダイオード２００と異なる。図２のダイオード２００のゲート構造２２４の一方の横方向広がりは第２のｐ型陽極領域２０６上で終わるが、図６のダイオード６００のゲート構造６２４の対応する横方向の広がりはｎ型ドリフト領域６０２上で終わる。この特有の特徴は、電圧ブロッキング能力を有しない単極モードのダイオード６００を動作させる際のｎ型ドリフト領域６０２内の電荷キャリア濃度のさらなる低減という技術的効果を与える。この単極モードでは、第１の側６０８においてｎ型ドリフト領域６０２とｎ型領域６２１間のチャネルに沿った電子流の流れを可能にするように正電圧がゲート電極６２８に印加される。したがってｎ型ドリフト領域６０２内の電荷キャリア濃度を低減しかつ非常に高速でダイオード６００を動作させることが可能となる。しかしながら動作が逆回復を続ける前に、ダイオード６００は電圧ブロッキング能力を有する動作モードに戻らなければならない（例えば、ゲート電極６２８に印加される電圧を変化させることにより）。
図７Ａに、ダイオード７００の別の実施形態の一部分の断面を例示する。ダイオード７００は、第１のｐ型陽極領域７０４が、第１の側７０８から垂直方向７１０に沿ったｎ型ドリフト領域７０２内に延びるトレンチ分離部７３８に横方向に接するという点で図２に示すダイオード２００と異なる。トレンチ分離部７３８は、例えばドライエッチング工程後にトレンチをシリコンの酸化物等の電気絶縁材により充填するなどのエッチング工程によりｎ型ドリフト領域７０２内にトレンチをエッチングすることにより形成されてもよい。図７Ａの実施形態では、ｎ型ドリフト領域７０２内において、トレンチ分離部７３８は第１のｐ型陽極領域７０４より深く延びる、すなわちトレンチ分離部７３８の底面は第１のｐ型陽極領域７０４の底面より下にある。他の実施形態によると、トレンチ分離部７３８の底面はまた、第１のｐ型陽極領域７０４の底面より上またはそれと同じレベルに位置してもよい。
ダイオード７００はさらに、ＦＥＴ７２０が垂直チャネルトレンチＦＥＴであってＦＥＴ２２０などの横方向チャネルＦＥＴではないという点で図２に示すダイオード２００と異なる。ＦＥＴ７２０のゲート構造７２４はゲート電極７２８とトレンチ内に配置された誘電体７２６とを含む。ソースとドレインの一方を構成する第２のｐ型陽極領域７０６と、チャネル７２２を含むｎ型領域７２１と、ソースとドレインの他方を構成するｐ型領域７３０と、のそれぞれの側面はゲート構造７２４に接する。チャネル７２２の導電率はゲート電極７２８に印加された電圧により制御可能である。
図７Ｂに、図７Ａに示された実施形態のダイオード７００と類似のダイオード７００’のさらに別の実施形態の一部分の断面を例示する。
図７Ｂのダイオード７００’は、ｎ型ドリフト領域７０２内において、ゲート電極７２８’が第２のｐ型陽極領域７０６より深く延びる、すなわちゲート電極７２８’の底面は、第２のｐ型陽極領域７０６の底面より下に位置するという点で図７Ａのダイオード７００と異なる。換言すれば、第１の側７０８に対するゲート電極７２８’の底面の深さｄ５は第１の側７０８に対する第２のｐ型陽極領域７０６の底面の深さｄ６より大きい。
図６に示す平面型ＦＥＴ６２０のゲート電極６２８と同様に、ゲート電極７２８’は、電圧ブロッキング能力を有しない単極モードのダイオード７００’を動作させる際のｎ型ドリフト領域７０２内の電荷キャリア濃度のさらなる低減という技術的な効果を与える。この単極モードでは、トレンチの側壁におけるｎ型ドリフト領域７０２とｎ型領域７２１間の垂直チャネルに沿った電子流の流れを可能にするように正電圧がゲート電極７２８’に印加される。したがって、ｎ型ドリフト領域７０２内の電荷キャリア濃度を低減しかつ非常に高速でダイオード７００’を動作させることが可能となる。しかしながら動作が逆回復を続ける前に、ダイオード７００’は電圧ブロッキング能力を有する動作モードに戻らなければならない（例えば、ゲート電極７２８’に印加される電圧を変化させることにより）。
図８Ａに、図７Ａに示された実施形態のダイオード７００と同様なダイオード８００の別の実施形態の一部分の断面を例示する。
ダイオード８００は、ダイオード８００が第１のｐ型陽極領域８０４に接するトレンチ分離部を欠くという点で図７Ａのダイオード７００と異なる。その代り、第１のｐ型陽極領域８０４は、図２、４、６に示された実施形態と同様なｎ型ドリフト領域８０２により囲まれる。
図８Ｂは、図８Ａに示された実施形態のダイオード８００と同様なダイオード８００’のさらに別の実施形態の一部分の断面を例示する。
図８Ｂのダイオード８００’は、ｎ型ドリフト領域８０２内において、ゲート電極８２８’が第２のｐ型陽極領域８０６より深く延びる、すなわちゲート電極８２８’の底面は、第２のｐ型陽極領域８０６の底面より下に位置するという点で図８Ａのダイオード８００と異なる。換言すれば、第１の側８０８に対するゲート電極８２８’の底面の深さｄ５は第１の側８０８に対する第２のｐ型陽極領域８０６の底面の深さｄ６より大きい。ゲート電極８２８’の配置に関連する技術的効果に関しては、図７Ｂのゲート電極７２８’と上述の関連説明を参照されたい。
他の実施形態によると、ダイオードは、横方向チャネルＦＥＴと、トレンチ絶縁部に横方向に接する第１のｐ型陽極領域と、を含んでよい。
第１のｐ型陽極領域に隣接するトレンチ絶縁部の配置により、この領域のエミッタ効率を低減することができる。スイッチをトレンチＦＥＴとして形成すると、チャネル導電率を改善できるかもしれない。
図９に、図２、４、６のダイオード２００、４００、６００と類似の、陰極接触部９１６、ｎ型陰極領域９１２、ｎ型ドリフト領域９０２、第２のｐ型陽極領域９０６を含むダイオード９００のさらに別の実施形態の一部分の断面を例示する。第１のｐ型陽極領域９０４、９０４’はマージドＰＩＮショットキーダイオードの一部である。マージドＰＩＮショットキーダイオードは、第１の側９０８上の金属接触部９４２とそれに接するｎ型ドリフト領域９０２間のショットキー接合をさらに含む。金属接触部９４２は、ダイオード９００の第１の陽極接触部９１８の一部であってもよいし、あるいはそれに電気的に接続されてもよい。金属接触部９４２はまた、第１のｐ型陽極領域９０４、９０４’に対する電気的接続を与える。したがってマージドＰＩＮショットキーダイオードでは、第１のｐ型陽極領域９０４、９０４’と金属接触部９４２がこのマージドＰＩＮショットキーダイオードの陽極を構成する。
スイッチＳは、第２のｐ型陽極領域９０６と陽極接触部９１８間を電気的に接続または切断する。一実施形態によると、スイッチＳはダイオード９００の活性領域内に少なくとも部分的に形成されてもよい。別の実施形態によると、スイッチＳはダイオード９００の活性領域と異なる活性領域内に形成されてもよい。第２の陽極領域９０６とは異なり、マージドＰＩＮショットキーダイオードの陽極を、スイッチＳにより作動化または非作動化することができない。マージドＰＩＮショットキーダイオードはエミッタ効率を低減させることができるので、開スイッチＳと閉スイッチＳの動作モード間のダイオード９００の効率の差をさらに拡大させてもよい、すなわち、開スイッチＳと閉スイッチＳの動作モード間の電荷キャリア濃度の差をさらに拡大させてもよい。
他の実施形態によると、上記実施形態の半導体領域の導電型は逆であってもよい。したがって上述の陽極が陰極であり、上述の陰極が陽極であってもよい。この場合を図１０に模式的に示す。図１０に示す実施形態によると、ダイオード１００’は陽極Ａと陰極Ｃを含む。陰極Ｃは第１の陰極Ｃ１と第２の陰極Ｃ２を含む。第１の陰極Ｃ１は陰極接触部（図１０に図示せず）に電気的に接続される。第２の陰極Ｃ２は、第２の陰極Ｃ２と陰極接触部間を電気的に接続または切断するように構成されたスイッチＳを介し陰極接触部に電気的に接続される。
図２〜９に示された上記実施形態は、ｎ型とｐ型だけでなく陽極と陰極も交換することにより、ダイオード１００’に必要な変更を加える。
「真下に」、「下に」、「下部の」、「上に」、「上部の」等の空間的相対用語は、１つの構成要素の第２の構成要素に対する位置の説明を簡単にするために使用される。これらの用語は、添付図面に図示したものとは異なる配向に加え装置の様々な配向を包含するように意図されている。さらに「第１」、「第２」等の用語はまた、様々な素子、領域、部分等を説明するために使用され、限定することを意図していない。同じ用語は本明細書を通し同じ構成要素を指す。
本明細書で使用される際、用語「有する」、「含有する」、「含む」等は、明示された要素または特徴の存在を示すが追加要素または追加特徴を排除しない開放型用語である。単数形式の冠詞は文脈が明確に示さない限り単数だけでなく複数形式のものを含むように意図される。
本明細書に記載の様々な実施形態の特徴は特に明記しない限り互いに組み合わせられ得るということを理解すべきである。
本明細書で使用される際、用語「電気的に接続」は構成要素同士が直接接続されなければならないことを意味するように意図されず、「電気的に接続」された構成要素間に介在構成要素が設けられてもよい。
本明細書で使用される際、用語「活性領域」は、例えばトレンチ分離部または接合分離部等の絶縁により他の領域の半導体領域から電気的に絶縁された装置の半導体領域を指す。
本明細書で使用される際、特定の導電型（例えば、ｎ型またはｐ型）の用語「不純物添加のドーズ量」は、例えば適切な方法（例えば、イオン注入）による単位表面積当たりの半導体本体（例えば、ドリフト領域）内に導入されるその特定の導電型のドーパントの数を指す。
本明細書では特定の実施形態が例示され説明されたが、様々な代替のおよび／または等価な実施形態が本発明の範囲から逸脱することなく、上に示され説明された特定の実施形態を置換し得るということを当業者は理解することになる。本出願は、本明細書で検討された特定の実施形態のあらゆる適合化または変形を網羅するように意図されている。したがって本発明は特許請求の範囲とその等価物だけにより限定されるように意図されている。
１００ ダイオード
Ａ 陽極
Ａ１ 第１の陽極
Ａ２ 第２の陽極
Ｃ 陰極
Ｓ スイッチ
２００、４００、６００、７００、７００’、８００、８００’、９００ ダイオード
２０２、４０２、６０２、７０２、８０２、９０２ ｎ型ドリフト領域
２０４、４０４、６０４、７０４、８０４、９０４、９０４’ 第１のｐ型陽極領域
２０６、４０６、６０６、７０６、８０６、９０６ 第２のｐ型陽極領域
２０８、４０８、６０８、７０８、８０８ 第１の側
２１０、４１０、６１０、７１０、８１０ 垂直方向
２１１、４１１、６１１、７１１、８１１ 横方向
２１２、４１２、６１２、７１２、８１２、９１２ ｎ型陰極領域
２１４、４１４、６１４、７１４、８１４、９１４ 第２の側
２１６、４１６、６１６、７１６、８１６、９１６ 陰極接触部
２１８、４１８、６１８、７１８、８１８ 陽極接触部
２２０、４２０、６２０、７２０、８２０ ＦＥＴ
２２１、４２１、６２１、７２１、８２１ ｎ型領域
２２２、４２２、６２２、８２２ チャネル
２２４、４２４、６２４、７２４、８２４ ゲート構造
２２６、４２６、６２６、７２６、８２６ ゲート誘電体
２２８、４２８、６２８、７２８、７２８’、８２８、８２８’ ゲート電極
２３０、４３０、６３０、７３０、８３０ ｐ型領域
４３４ 第２のｎ型陰極領域
７３８ トレンチ分離部
９１８ 陽極接触部
９４２ 金属接触部
ｄ１ 第１のｐ型陽極領域の広がり
ｄ２ 第２のｐ型陽極領域の広がり
ｄ５ ゲート電極’の底面の深さ
ｄ６ 第２のｐ型陽極領域の底面の深さ
Ｎ１、Ｎ２ ｐ型不純物濃度
Ｎ３、Ｎ４ ｎ型不純物濃度
Ａ−Ａ’、Ｂ−Ｂ、Ｃ−Ｃ’、Ｄ−Ｄ’ 断面線

Claims (11)

  1. 陰極と、
    第１のｐ型半導体陽極領域と第２のｐ型半導体陽極領域を含む陽極と、を含む半導体装置であって
    前記第１のｐ型半導体陽極領域は陽極接触領域に電気的に接続され、
    前記第２のｐ型半導体陽極領域は前記第２のｐ型半導体陽極領域と前記陽極接触領域間を電気的に接続または切断するように構成されたスイッチを介し前記陽極接触領域に電気的に接続され、
    前記第１のｐ型半導体陽極領域に対向した前記陰極の第１の部分内のｎ型不純物添加のドーズ量は、前記第２のｐ型半導体陽極領域に対向した前記陰極の第２の部分内のｎ型不純物添加のドーズ量より少なく、
    前記スイッチは電界効果トランジスタを含み、
    前記第２のｐ型半導体陽極領域は前記電界効果トランジスタのソースとドレインの一方であり、
    前記スイッチは第１の補助ｎ型領域と第２の補助ｐ型領域とを含み、前記第２の補助ｐ型領域は前記電界効果トランジスタの前記ソースと前記ドレインの他方であり、
    前記第１の補助ｎ型領域と前記第２の補助ｐ型領域は前記陽極接触領域に電気的に接続され、
    前記スイッチは垂直チャネルを含むトレンチ電界効果トランジスタであり、
    前記第１の補助ｎ型領域は前記第２のｐ型半導体陽極領域内に配置され、
    前記第２の補助ｐ型領域は前記第１の補助ｎ型領域内に配置され、
    前記第１の補助ｎ型領域と前記第２の補助ｐ型領域は半導体基板の表面に接し、
    ゲート電極はトレンチ内に配置され、前記ゲート電極は前記第２の補助ｐ型領域と前記第２のｐ型半導体陽極領域間の前記トレンチの側壁における前記第１の補助ｎ型領域内に位置するチャネルの導電率を制御するように構成される、
    半導体装置。
  2. 前記陰極の前記第１の部分内の前記ｎ型不純物添加の前記ドーズ量に対する前記陰極の前記第２の部分における前記ｎ型不純物添加の前記ドーズ量の比は５〜１０４である、請求項１に記載の半導体装置。
  3. 前記第１のｐ型半導体陽極領域内のｐ型不純物添加のドーズ量は前記第２のｐ型半導体陽極領域内の前記ｐ型不純物添加のドーズ量より少ない、請求項１または２に記載の半導体装置。
  4. 前記第１のｐ型半導体陽極領域内の前記ｐ型不純物添加の前記ドーズ量に対する前記第２のｐ型半導体陽極領域内の前記ｐ型不純物添加のドーズ量の比は５〜１０４である、請求項３に記載の半導体装置。
  5. 半導体基板内において、前記第２のｐ型半導体陽極領域の底面は前記第１のｐ型半導体陽極領域の底面より深くに位置する、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１のｐ型半導体陽極領域と前記第２のｐ型半導体陽極領域間および前記陰極と前記陽極間に配置されたｎ型ドリフト領域をさらに含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記半導体基板内において、前記ゲート電極の底面は前記第２のｐ型半導体陽極領域の底面より深いところで終わる、請求項１ないし６のいずれか一項に記載の半導体装置。
  8. 前記半導体基板内の前記ゲート電極の底面は前記第２のｐ型半導体陽極領域の底面と同じレベルかあるいはそれよりも上で終わる、請求項１ないし６のいずれか一項に記載の半導体装置。
  9. 少数キャリア寿命は前記第１のｐ型半導体陽極領域内より前記第２のｐ型半導体陽極領域内でより高い、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１のｐ型半導体陽極領域内の前記少数キャリア寿命に対する前記第２のｐ型半導体陽極領域内の前記少数キャリア寿命の比は５〜１０４である、請求項９に記載の半導体装置。
  11. 陽極と、
    第１のｎ型半導体陰極領域と第２のｎ型半導体陰極領域を含む陰極とを含む半導体装置であって、
    前記第１のｎ型半導体陰極領域は陰極接触領域に電気的に接続され、
    前記第２のｎ型半導体陰極領域は、前記第２のｎ型半導体陰極領域と前記陰極接触領域間を電気的に接続または切断するように構成されたスイッチを介し前記陰極接触領域に電気的に接続され、
    前記第１のｎ型半導体陰極領域に対向した前記陽極の第１の部分内のｐ型不純物添加のドーズ量は、前記第２のｎ型半導体陰極領域に対向した前記陽極の第２の部分内のｐ型不純物添加のドーズ量より少なく、
    前記スイッチは電界効果トランジスタを含み、
    前記第２のｎ型半導体陰極領域は前記電界効果トランジスタのソースとドレインの一方であり、
    前記スイッチは第１の補助ｐ型領域と第２の補助ｎ型領域とを含み、前記第２の補助ｎ型領域は前記電界効果トランジスタの前記ソースと前記ドレインの他方であり、
    前記第１の補助ｐ型領域と前記第２の補助ｎ型領域は前記陰極接触領域に電気的に接続され、
    前記スイッチは垂直チャネルを含むトレンチ電界効果トランジスタであり、
    前記第１の補助ｐ型領域は前記第２のｎ型半導体陰極領域内に配置され、
    前記第２の補助ｎ型領域は前記第１の補助ｐ型領域内に配置され、
    前記第１の補助ｐ型領域と前記第２の補助ｎ型領域は半導体基板の表面に接し、
    ゲート電極はトレンチ内に配置され、前記ゲート電極は前記第２の補助ｎ型領域と前記第２のｎ型半導体陰極領域間の前記トレンチの側壁における前記第１の補助ｐ型領域内に位置するチャネルの導電率を制御するように構成される、
    半導体装置。
JP2011282710A 2010-12-28 2011-12-26 ダイオードを含む半導体装置 Active JP5872281B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/980,041 US8415747B2 (en) 2010-12-28 2010-12-28 Semiconductor device including diode
US12/980,041 2010-12-28

Publications (2)

Publication Number Publication Date
JP2012146977A JP2012146977A (ja) 2012-08-02
JP5872281B2 true JP5872281B2 (ja) 2016-03-01

Family

ID=46315597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011282710A Active JP5872281B2 (ja) 2010-12-28 2011-12-26 ダイオードを含む半導体装置

Country Status (4)

Country Link
US (1) US8415747B2 (ja)
JP (1) JP5872281B2 (ja)
CN (1) CN102569298B (ja)
DE (1) DE102011056956A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015120210B4 (de) * 2015-11-23 2019-02-21 Infineon Technologies Ag Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
JP6662059B2 (ja) * 2016-01-26 2020-03-11 豊田合成株式会社 半導体装置及び電力変換装置
DE102016105699B4 (de) * 2016-03-29 2019-12-12 Infineon Technologies Ag Halbleitervorrichtung mit Finnenabschnitten zwischen sich in einen Halbleiterteil erstreckenden Gatestrukturen
DE102016112490B4 (de) 2016-07-07 2022-05-25 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
TWI630700B (zh) * 2017-05-10 2018-07-21 新唐科技股份有限公司 半導體元件
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
GB2609343B (en) * 2018-07-23 2023-06-07 Ween Semiconductors Co Ltd Power Semiconductor Device
JP7315443B2 (ja) * 2019-12-06 2023-07-26 株式会社日立製作所 半導体回路制御方法、及びそれを適用した電力変換器
JP2023036341A (ja) 2021-09-02 2023-03-14 株式会社 日立パワーデバイス 半導体装置、半導体装置の製造方法、電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107169A (ja) * 1986-10-24 1988-05-12 Fuji Electric Co Ltd 逆導通ｇｔｏサイリスタ
FR2636778B1 (fr) * 1988-08-31 1990-12-14 Sgs Thomson Microelectronics Transistor mos composite et application a une diode roue libre
JP3232763B2 (ja) * 1992-04-17 2001-11-26 富士電機株式会社 半導体装置、およびその駆動方法
DE4407279C1 (de) * 1994-03-04 1994-10-13 Siemens Ag Halbleiterbauelement für den Überspannungsschutz von MOSFET und IGBT
GB2289371B (en) * 1994-05-05 1997-11-19 Fuji Electric Co Ltd A semiconductor device and control method
JPH0832064A (ja) * 1994-07-15 1996-02-02 Fuji Electric Co Ltd Ｍｏｓ半導体装置とその駆動方法および駆動回路
JP3522887B2 (ja) * 1995-04-20 2004-04-26 株式会社東芝 高耐圧半導体素子
JP3491049B2 (ja) * 1995-10-11 2004-01-26 富士電機ホールディングス株式会社 整流素子およびその駆動方法
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
JP2002076343A (ja) * 2000-08-23 2002-03-15 Toshiba Corp 半導体素子
US6642088B1 (en) * 2002-04-10 2003-11-04 Taiwan Semiconductor Manufacturing Company Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation
DE102005019860B4 (de) * 2005-04-28 2010-11-18 Siemens Ag Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP2010062377A (ja) * 2008-09-04 2010-03-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8389352B2 (en) * 2011-02-11 2013-03-05 International Business Machines Corporation Silicon germanium film formation method and structure

Also Published As

Publication number Publication date
DE102011056956A1 (de) 2012-06-28
JP2012146977A (ja) 2012-08-02
US20120161224A1 (en) 2012-06-28
CN102569298A (zh) 2012-07-11
US8415747B2 (en) 2013-04-09
CN102569298B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
JP5872281B2 (ja) ダイオードを含む半導体装置
US8778764B2 (en) Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
US7560787B2 (en) Trench field plate termination for power devices
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US10680089B2 (en) Semiconductor device having an active trench and a body trench
CN107026207B (zh) 包括横向晶体管的半导体器件
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP2002076339A (ja) 超接合半導体素子
US9318590B2 (en) IGBT using trench gate electrode
US7989921B2 (en) Soi vertical bipolar power component
WO2017133904A1 (en) Power semiconductor device
CN114078964A (zh) 包括第一栅极电极和第二栅极电极的半导体器件
US20110156093A1 (en) High-voltage power transistor using soi technology
US9419128B2 (en) Bidirectional trench FET with gate-based resurf
US20220416028A1 (en) Vertical field effect transistor and method for the formation thereof
US11094691B2 (en) Semiconductor device
JP2008523586A (ja) 絶縁ゲート電界効果トランジスタ
CN113675265A (zh) 竖向功率半导体器件和制造方法
US20240055528A1 (en) Vertical field-effect transistor and method for forming same
JP2009246037A (ja) 横型半導体装置
US9502498B2 (en) Power semiconductor device
CN112909084A (zh) 包括绝缘栅双极晶体管的半导体器件
CN117099209A (zh) 功率半导体器件和用于制造功率半导体器件的方法
KR20150065489A (ko) 고전압 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160113

R150 Certificate of patent or registration of utility model

Ref document number: 5872281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250